JP6036272B2 - レベルシフト回路、パワーオンリセット回路及び半導体集積回路 - Google Patents

Description

本発明は、複数の電源電圧で動作する半導体集積回路に使用されるレベルシフト回路及びパワーオンリセット回路と、それらを用いた半導体集積回路に関する。

近年の半導体集積回路は、高集積化が進み１個のチップに様々な機能の回路ブロックが搭載されるようになっている。また、これらの回路ブロックは、扱う信号の種類の違いや、低消費電力化を図った電源制御手法によって、回路ブロック毎に別々の電源電圧で動作させるように構成されている。これらの電源電圧は、各回路ブロックで最適な値が設定されるため、回路ブロック毎に異なる電源電圧で動作することになる。このため、回路ブロック間の信号の接続には、安定して信号が伝送できるようにレベルシフト回路が用いられている。

従来、回路ブロック間の信号授受に用いられるレベルシフト回路は、互いに異なる第１の電源電圧及び第２の電源電圧が供給され、第１の電源電圧にて動作する回路の信号を第２の電源電圧の信号レベルにレベル変換する。このレベルシフト回路において、第１の電源電圧と第２の電源電圧が供給されるタイミングの差によって誤動作する可能性がある。前記の問題点を解決するために以下の様々な提案がなされている。

特許文献１は、低電圧動作の信号を高電圧動作の信号にレベルシフトするレベルシフト回路を開示しており、当該レベルシフト回路は、高電圧電源だけが供給された状態のときに、回路に貫通電流が流れることを防止することを目的とし、レベルシフト回路内部に容量を挿入して内部インバータの立ち上がり時間を制御し、電源起動時の出力信号がＬレベル又はＨレベルのどちらか一方に決まるようにしている。

しかしながら、容量を挿入するということは、面積の増大を招くことに他ならず、さらに、容量が存在することで、通常動作時の信号の立ち上がり遷移時間と立下り遷移時間に差が生じてしまうことが考えられる。

また、特許文献２においても、容量を用いて電源投入時の回路内部電位の安定を図り、回路誤動作や貫通電流の低減を実現しているが、これもまた、特許文献１と同様に面積の増大と伝送信号の遷移時間の変動がある。

図３は従来例に係るレベルシフト回路の一例の構成を示す回路図である。図３において、当該レベルシフト回路は、信号入力部１と、レベルシフト部３とを備えて構成され、電源電圧ＶＤＤ１下で動作する入力信号ＩＮを、電源電圧ＶＤＤ２下で動作する出力信号ＯＵＴに変換する。ここで、信号入力部１は２つのインバータＩＮＶ１，ＩＮＶ２が縦続接続されて構成され、レベルシフト部３は、クロスカップル接続された２個のＰチャネルＭＯＳトランジスタ（以下、Ｐチャネルトランジスタという。）と、２個のＮチャネルＭＯＳトランジスタ（以下、Ｎチャネルトランジスタという。）Ｎ１，Ｎ２と、インバータＩＮＶ３とを備えて構成される。以下に、２つの電源電圧ＶＤＤ１，ＶＤＤ２がとも供給されている、いわゆる通常動作について説明する。

図３において、インバータＩＮＶ１，ＩＮＶ２には電源電圧ＶＤＤ１が供給され、インバータＩＮＶ３には電源電圧ＶＤＤ２が供給される。ＰチャネルトランジスタＰ１，Ｐ２の各ソースは電源電圧ＶＤＤ２に接続され、ＮチャネルトランジスタＮ１，Ｎ２の各ソースは接地電圧ＶＳＳのグラウンドに接続されている。また、前記トランジスタＰ１のドレイン、前記トランジスタＮ１のドレイン、前記トランジスタＰ２のゲートは互いに接続され、ノードＳ３を構成している。ここで、前記トランジスタＰ２のドレイン、前記トランジスタＮ２のドレイン、前記トランジスタＰ１のゲートは互いに接続され、ノードＳ４を構成している。ノードＳ４にはさらに前記インバータＩＮＶ３の入力端子が接続される。前記インバータＩＮＶ１には、電源電圧ＶＤＤ１で動作する回路（図示せず）から信号ＩＮが入力される。そして、前記インバータＩＮＶ３から信号レベルが電源電圧ＶＤＤ２となった信号ＯＵＴが出力される。

以上のように構成されたレベルシフト回路では、信号ＩＮがＨレベル（ＶＤＤ１電位）のとき、ノードＳ１がＬレベル（ＶＳＳ電位）、ノードＳ２がＨレベル（ＶＤＤ１電位）となり、トランジスタＮ１がオフされ、トランジスタＮ２がオンされる。さらにトランジスタＰ１がオン、トランジスタＰ２がオフとなる。このとき、ノードＳ４はＬレベルであるので、信号ＯＵＴはＨレベル（ＶＤＤ２電位）となる。一方、信号ＩＮがＬレベルのときは、Ｓ４はＨレベルとなって、信号ＯＵＴはＬレベルとなる。すなわち、このレベルシフト回路は入力信号ＩＮの信号振幅を電圧（ＶＤＤ１−ＶＳＳ）から電圧（ＶＤＤ２−ＶＳＳ）にレベル変換して、信号ＯＵＴとして出力している。

ところで、複数の電源電圧で動作する半導体集積回路において、複数の電源電圧供給回路の起動時間は、それぞれの回路によって異なることが多い。

図４は従来例に係る２つの電源電圧ＶＤＤ１，ＶＤＤ２を発生する電源供給回路の一例を示す回路図である。また、図７は従来例に係る２つの電源電圧ＶＤＤ１，ＶＤＤ２の各電圧波形を示すタイミングチャートである。

図４に示す回路構成のように、電源電圧ＶＤＤ２から電源電圧ＶＤＤ１を生成するような場合、図７の電源電圧ＶＤＤ１，ＶＤＤ２の電圧波形に示すように、まず、電源電圧ＶＤＤ２が供給された後、電源供給回路の立ち上がり時間だけ遅れて電源電圧ＶＤＤ１が供給されるようになる。つまり、半導体集積回路に電源電圧ＶＤＤ２だけが供給される時間が存在し、この期間は、電源電圧ＶＤＤ１で動作する回路内の全ての信号がＬレベルになっていることと等しい状態になる。

この状態を図３の従来技術に係るレベルシフト回路にあてはめると、電源電圧ＶＤＤ２が供給された後、数μ秒間はノードＳ１，Ｓ２はＬレベルであるため、ＮチャネルトランジスタＮ１、Ｎ２はオフ状態となり、ノードＳ３，Ｓ４は電圧が確定せず中間電圧になる可能性がある。このため、インバータＩＮＶ３の入力電圧が中間電圧となり、インバータＩＮＶ３には電源電圧ＶＤＤ２から接地電圧ＶＳＳのグランドへ貫通電流が流れてしまうという問題点があった。また、電源起動時にレベルシフト回路の出力が不安定となるため、回路の誤動作を引き起こす可能性もあった。

本発明の目的は以上の問題点を解決し、半導体集積回路に搭載されるレベルシフト回路において、複数の電源の起動時間差がある場合でも貫通電流を発生させることなく、安定して動作することが可能なレベルシフト回路及びパワーオンリセット回路と、それらを用いた半導体集積回路を提供することにある。

本発明に係るレベルシフト回路は、第１の電源電圧の振幅を有する入力信号を、第２の電源電圧の振幅を有する出力信号に電圧レベルの変換を行うレベルシフト回路において、
前記入力信号を入力する信号入力手段と、
前記入力信号を前記出力信号に電圧レベルを変換するレベルシフト手段と、
前記信号入力手段と前記レベルシフト手段の間に設けられ、前記第１の電源電圧が所定第１の値に立ち上がるまでの時間だけ、前記レベルシフト手段に出力される信号を所定の第２の値に固定するパワーオンリセット手段とを備えたことを特徴とする。

本発明に係るレベルシフト回路によれば、第１の電源電圧の供給がなく、第２の電源電圧が供給されたときにも、出力信号における信号レベルを安定して設定することができる。すなわち、複数の電源の起動時間差がある場合でも貫通電流を発生させることなく、安定して動作することができる。

本発明の一実施形態に係るレベルシフト回路の概略構成を示すブロック図である。 図１のレベルシフト回路の詳細構成を示す回路図である。 従来例に係るレベルシフト回路の一例の構成を示す回路図である。 従来例に係る２つの電源電圧ＶＤＤ１，ＶＤＤ２を発生する電源供給回路の一例を示す回路図である。 図２のパワーオンリセット信号（以下、ＰＯＲ信号という。）発生部４の一例の構成を示す回路図である。 図２のレベルシフト回路の動作を示す各電圧波形を示すタイミングチャートである。 従来例に係る２つの電源電圧ＶＤＤ１，ＶＤＤ２の各電圧波形を示すタイミングチャートである。 本発明の変形例に係るレベルシフト回路の詳細構成を示す回路図である。

以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。

図１は本発明の一実施形態に係るレベルシフト回路の概略構成を示すブロック図である。図１においては、本実施形態に係るレベルシフト回路は、信号入力部１及びレベルシフト部３に加えて、ＰＯＲ信号発生部４及びパワーオンリセット部２をさらに備えたことを特徴とする。ここで、信号入力部１は入力信号ＩＮを入力し、レベルシフト部３は入力信号ＩＮを出力信号ＯＵＴに電圧レベルを変換する。パワーオンリセット部２は信号入力部１とレベルシフト部３の間に設けられ、電源電圧ＶＤＤ１が所定第１の値Ｖｔｈ（図６及び図７）に立ち上がるまでの時間だけ、レベルシフト部３に出力される信号を所定の第２の値に固定する。

また、パワーオンリセット部２には、電源電圧ＶＤＤ２下で動作し、電源電圧ＶＤＤ１が前記第１の値に達するまでは、電源電圧ＶＤＤ２に従って上昇するパワーオンリセット信号を出力するＰＯＲ信号発生部４が接続される。パワーオンリセット部２は、パワーオンリセット信号発生部４からのＰＯＲ信号に基づいて、電源電圧ＶＤＤ１が第１の値Ｖｔｈに達するまでは、信号入力部１からの信号を遮断し、その後伝送する遮断手段であるＮチャネルトランジスタＮ５，Ｎ６を備える。また、パワーオンリセット部２は、ＰＯＲ信号発生部４からのＰＯＲ信号に基づいて、電源電圧ＶＤＤ１が第１の値Ｖｔｈに達するまでは、ＮチャネルトランジスタＮ５，Ｎ６からレベルシフト部３に出力される信号を電源電圧ＶＤＤ２及び接地電圧ＶＳＳに接続することを保持し、その後接続しない信号固定手段であるＮチャネルトランジスタＮ３，Ｎ４とを備える。

図２は図１のレベルシフト回路の詳細構成を示す回路図である。図２において、当該レベルシフト回路は、グランドの接地電圧ＶＳＳと、所定の第１の電源電圧との間で変化する振幅を有するデジタル信号である入力信号ＩＮを、接地電圧ＶＳＳと所定の第２の電源電圧との間で変化する振幅を有する出力信号ＯＵＴに、電圧のレベルシフトを行って出力信号ＯＵＴとして出力する。ここで、入力信号ＩＮは、信号入力部１のインバータＩＮＶ１によりその信号レベルが反転されて信号ｉｎｂとして出力され、前記信号ｉｎｂはさらにインバータＩＮＶ２によりその信号レベルが反転されて、信号ｉｎとして出力される。信号ｉｎ及びｉｎｂは１対の差動信号を構成し、パワーオンリセット部２のＮチャネルトランジスタＮ６，Ｎ５の各ドレインにそれぞれ入力される。

パワーオンリセット部２には電源電圧ＶＤＤ２が供給され、パワーオンリセット部２は、４個のＮチャネルトランジスタＮ３，Ｎ４，Ｎ５，Ｎ６、及び２個のインバータＩＮＶ４，ＩＮＶ５を備えて構成される。トランジスタＮ６、Ｎ５の各ドレインに入力された信号ｉｎ、ｉｎｂはトランジスタＮ６，Ｎ５を介してそれらの各ソースからノードＳ２，Ｓ１を介して出力される。さらに、ノードＳ２には、電源電圧ＶＤＤ２との間にＮチャネルトランジスタＮ４が接続され、ノードＳ１には、接地電圧ＶＳＳとの間にＮチャネルトランジスタＮ３が接続される。また、インバータＩＮＶ４にはＰＯＲ信号発生部４から出力されるＰＯＲ信号が入力される。当該ＰＯＲ信号は、図６に示すように電源電圧ＶＤＤ２に従ってかつ対応してその電圧が上昇して電源電圧ＶＤＤ１が所定のしきい値電圧Ｖｔｈを超えるまで所定電圧値を保持した後、電源電圧ＶＤＤ１が所定のしきい値電圧Ｖｔｈを超えたときに０Ｖとなる信号である。ＰＯＲ信号はインバータＩＮＶ４により反転された後、トランジスタＮ５，Ｎ６の各ゲート、及びインバータＩＮＶ５に入力される。前記インバータＩＮＶ５からの出力信号はトランジスタＮ３，Ｎ４の各ゲートに入力される。ここで、トランジスタＮ４は電源電圧ＶＤＤ２とトランジスタＮ６のソースとの間に接続され、当該ソースからの出力信号Ｓ２はレベルシフト部３のＮチャネルトランジスタＮ２のゲートに入力される。また、トランジスタＮ３はトランジスタＮ５のソースと接地電圧ＶＳＳとの間に接続され、トランジスタＮ３のドレインからの出力信号Ｓ１はレベルシフト部３のＮチャネルトランジスタＮ１のゲートに入力される。

なお、レベルシフト部３の構成については図３の従来技術に係る回路と同じ構成であり、同一の作用効果を有し、ここでは詳細説明を省略する。

図６は図２のレベルシフト回路の動作を示す各電圧波形を示すタイミングチャートである。以下、図６及び図７を参照してレベルシフト回路の動作について詳述する。

以上のように構成されたレベルシフト回路において、電源電圧ＶＤＤ１及び電源電圧ＶＤＤ２が共に安定して供給されている、いわゆる通常状態である場合、ＰＯＲ信号はパワーオンリセットを解除すべくＬレベル（ＶＳＳ電位）となっており、インバータＩＮＶ４の出力信号（ノードＳ６）はＨレベル（ＶＤＤ２電位）となり、インバータＩＮＶ５の出力信号Ｓ５はＬレベルとなっている。このため、ＮチャネルトランジスタＮ６，Ｎ５はオンされ、ＮチャネルトランジスタＮ４，Ｎ３はオフされ、信号入力部１からの信号ｉｎ、ｉｎｂはレベルシフト部２に伝送される。このようにして、図２に示すシフトレジスタ回路は、従来技術に係るレベルシフト回路の動作と同じように、入力信号ＩＮの信号振幅を電圧（ＶＤＤ１−ＶＳＳ）から電圧（ＶＤＤ２−ＶＳＳ）にレベル変換して、信号ＯＵＴとして出力する。

一方、電源電圧ＶＤＤ１，ＶＤＤ２の立ち上がり期間においては、図７に示すように電源電圧ＶＤＤ２が供給開始された後、電源電圧ＶＤＤ１が所定のしきい値電圧Ｖｔｈに達するように上昇するまでの間、電源電圧ＶＤＤ１の不在期間が存在する。この電源電圧ＶＤＤ１の不在期間において、詳細後述するようにＰＯＲ信号はＶＤＤ２電圧と等しい電圧を出力している。図２において、電源電圧ＶＤＤ１はまだ接地電圧ＶＳＳレベルにあるとして、信号ｉｎ、ｉｎｂはそれぞれＬレベルである。また、ＰＯＲ信号は電源電圧ＶＤＤ２の上昇と共にＨレベルとなる。それ故、インバータＩＮＶ４の出力信号（ノードＳ６）はＬレベルであって、インバータＩＮＶ５の出力信号（ノードＳ５）はＨレベルである。このためＮチャネルトランジスタＮ５、Ｎ６がオフ状態となり、信号ｉｎ、ｉｎｂの伝送を遮断し、ＮチャネルトランジスタＮ３，Ｎ４はオン状態となって、トランジスタＮ３はノードＳ２を接地電圧ＶＳＳレベルに保持し、トランジスタＮ４はノードＳ１を電源電圧ＶＤＤ２レベルに保持する。

このようにして電源供給開始時のレベルシフト部３は、トランジスタＮ１がオンされ、トランジスタＮ２がオフされるので、ノードＳ３はＬレベルとなり、トランジスタＰ２がオンして、ノードＳ４がＨレベルとなる。インバータＩＮＶ３への入力信号がＨレベルとなるので、レベルシフト回路の出力信号であるインバータＩＮＶ３の出力信号がＬレベルとなる。このようにして、電源電圧ＶＤＤ１，ＶＤＤ２の立ち上がり期間のレベルシフト回路の動作安定化を図ることができる。

次に、第２の電源電圧ＶＤＤ２が立ち上がって第１の電源電圧ＶＤＤ１が十分に立ち上がると、ＰＯＲ信号はＬレベルに変化する。ＰＯＲ信号がＬレベルに変化すると、トランジスタＮ５，Ｎ６はオンされると同時にトランジスタＮ３，Ｎ４はオフに変化し、信号入力部１の出力信号ｉｎ、ｉｎｂをそれぞれノードＳ２，Ｓ１へ伝送するようになる。このようにして、本実施形態によれば、電源電圧ＶＤＤ１，ＶＤＤ２の立ち上がり時の貫通電流の発生を抑えることができる。

また、説明のために用いた図６及び図７では、ＶＤＤ２＞ＶＤＤ１であるが、電源電圧ＶＤＤ２と電源電圧ＶＤＤ１が等しい電圧である場合や、電源電圧ＶＤＤ１が電源電圧ＶＤＤ２より大きい場合でも本実施形態の動作は有効である。特に、ＶＤＤ２＜ＶＤＤ１である場合、トランジスタＮ４，Ｎ６はＮチャネルトランジスタであることが重要である。しトランジスタＮ４，Ｎ６にＰチャネルトランジスタを用いた場合、Ｐチャネルトランジスタのドレイン（電源電圧ＶＤＤ１になっている）からバルク（電源電圧ＶＤＤ２）を介して寄生ダイオードが順方向にバイアスされ、不要電流が流れて回路誤動作を起こしてしまう可能性がある。

図５は図２のＰＯＲ信号発生部４の一例の構成を示す回路図である。図５において、ＰＯＲ信号発生部４は、ダイオードＤ１と、抵抗Ｒ１と、キャパシタＣ１と、ヒステリシスインバータＳＭＴ１とを備えて構成される。ここで、ダイオードＤ１と抵抗Ｒ１との並列回路の一方端は電源電圧ＶＤＤ１に接続される一方、その他方端はキャパシタＣ１を介して接地電圧ＶＳＳに接続されるとともに、インバータＳＭＴ１の入力端子に接続される。また、インバータＳＭＴ１は電源電圧ＶＤＤ２による駆動される。

以上のように構成されたＰＯＲ信号発生部４の動作について、図７の電源電圧ＶＤＤ１，ＶＤＤ２の投入波形を用いて図５を参照して説明する。

電源電圧ＶＤＤ２，ＶＤＤ１が供給される前は、ＶＤＤ１＝ＶＤＤ２＝ＶＳＳであり、キャパシタＣ１はダイオードＤ１によって放電されており、インバータＳＭＴ１の入力端子はＶＳＳ電位となっている。ＰＯＲ信号は、インバータＳＭＴ１の反転信号であるので電源電圧ＶＤＤ２を出力するが、現時点ではＶＤＤ２＝ＶＳＳであるので、ＰＯＲ信号はＶＳＳ電位となっている。この状態から電源電圧ＶＤＤ２が供給され始めると、ＰＯＲ信号は電源電圧ＶＤＤ２の増大に伴って上昇を始める。また、電源電圧ＶＤＤ１はまだ供給されていないので、ノードＳはＶＳＳ電位のままである。

次に、電源電圧ＶＤＤ１が供給され始めると、抵抗Ｒ１によってキャパシタＣ１が充電されノードＳの電圧が上昇し始める。ノードＳは電源電圧ＶＤＤ１電位まで上昇を続けるが、インバータＳＭＴ１の入力しきい値電圧を超えたところで、インバータＳＭＴ１の出力信号が反転し、ＰＯＲ信号はＬレベル（ＶＳＳ電位）となって、パワーオンリセットを解除する。

図８は本発明の変形例に係るレベルシフト回路の詳細構成を示す回路図である。図８の変形例に係るレベルシフト回路は、図２のレベルシフト回路に比較して以下の点が異なる。
（１）ＮチャネルトランジスタＮ４のソースをノードＳ２に代えてノードＳ１に接続したこと。
（２）ＮチャネルトランジスタＮ３のドレインをノードＳ１に代えてノードＳ２に接続したこと。
以上のように構成しても、図２のレベルシフト回路と同様に動作して同様の作用効果を奏する。

以上説明したように、本実施形態及び変形例によれば、ＰＯＲ信号発生部４お酔いパワーオンリセット部２を備えたので、電源電圧ＶＤＤ１の供給がなく、電源電圧ＶＤＤ２が供給されたときにも、出力信号における信号レベルを安定して設定することができる。

また、信号遮断手段であるＮチャネルトランジスタＮ５，Ｎ６と、信号固定手段であるＮチャネルトランジスタＮ３，Ｎ４を備え、電源電圧ＶＤＤ２が供給されたのち、電源電圧ＶＤＤ１が供給されるまでの間、出力信号をリセット状態にすることで、レベルシフト回路に貫通電流が流れることを防止できる。

さらに、信号遮断手段及び信号固定手段としてそれぞれＮチャネルトランジスタＮ５，Ｎ６及びＮ３，Ｎ４を備えたので、電源電圧ＶＤＤ１が電源電圧ＶＤＤ２よりも高い電圧であった場合でも、電源電圧ＶＤＤ１から電源電圧ＶＤＤ２への電流の流入を防止できる。

以上の実施形態において、信号固定手段であるＮチャネルトランジスタＮ３，Ｎ４は、レベルシフト部３に出力される信号として電源電圧ＶＤＤ２及び接地電圧を印加しているが、本発明はこれに限らず、レベルシフト部３に出力される信号として電源電圧ＶＤＤ２及び、負側電源ＶＳＳの電圧値である所定の負電圧を印加してもよい。

以上の実施形態においては、レベルシフト回路を構成しているが、図２における、信号入力部１と、パワーオンリセット部２と、レベルシフト部３と、ＰＯＲ信号発生部４とを備えてパワーオンリセット回路を構成してもよい。また、レベルシフト回路又はパワーオンリセット回路とを備えた半導体集積回路装置を構成してもよい。

以上詳述したように、本発明に係るレベルシフト回路によれば、第１の電源電圧の供給がなく、第２の電源電圧が供給されたときにも、出力信号における信号レベルを安定して設定することができる。すなわち、複数の電源の起動時間差がある場合でも貫通電流を発生させることなく、安定して動作することができる。

１…信号入力部、
２，２Ａ…パワーリセット部、
３…レベルシフト部、
４…ＰＯＲ信号発生部、
Ｄ１…ダイオード、
Ｒ１…抵抗、
Ｃ１…キャパシタ、
ＩＮＶ１〜ＩＮＶ５，ＳＭＴ１…インバータ、
Ｎ１〜Ｎ６…Ｎチャネルトランジスタ、
Ｐ１，Ｐ２…Ｐチャネルトランジスタ、
Ｓ，Ｓ１〜Ｓ６…ノード。

特開平１０−３３６００７号公報 特開平１０−３１８２６８号公報 特許第３７０５８８０号公報

Claims (5)

1. 第１の電源電圧の振幅を有する入力信号を、第２の電源電圧の振幅を有する出力信号に電圧レベルの変換を行うレベルシフト回路において、
   前記入力信号を入力する信号入力手段と、
   前記入力信号を前記出力信号に電圧レベルを変換するレベルシフト手段と、
   前記信号入力手段と前記レベルシフト手段の間に設けられ、前記第１の電源電圧が所定第１の値に立ち上がるまでの時間だけ、前記レベルシフト手段に出力される信号を所定の第２の値に固定するパワーオンリセット手段とを備え、
   前記パワーオンリセット手段は、
   所定のパワーオンリセット信号に基づいて、前記第１の電源電圧が前記第１の値に達するまでは、前記信号入力部からの信号を遮断し、その後伝送する遮断手段と、
   前記パワーオンリセット信号に基づいて、前記第１の電源電圧が前記第１の値に達するまでは、前記遮断手段から前記レベルシフト手段に出力される信号として、前記第２の電源電圧及び、接地電圧又は所定の負電圧を印加する信号固定手段とを備えたことを特徴とするレベルシフト回路。
2. 前記遮断手段と前記信号固定手段はそれぞれＮチャネルトランジスタであることを特徴とする請求項１に記載のレベルシフト回路。
3. 請求項１又は２に記載のレベルシフト回路を備えた半導体集積回路。
4. 請求項１又は２に記載のレベルシフト回路と、
   前記第２の電源電圧下で動作し、前記第１の電源電圧が前記第１の値に達するまでは、前記第２の電源電圧に従って上昇するパワーオンリセット信号を出力するパワーオンリセット信号発生手段とを備えたことを特徴とするパワーオンリセット回路。
5. 請求項４に記載のパワーオンリセット回路を備えた半導体集積回路。

Images