JP2009081679A - レベルシフト回路 - Google Patents

Abstract

【課題】２つの高電位側電源間の電圧差が大きな場合でもレベルシフト回路を
高速動作させる。
【解決手段】レベルシフト回路３０には、内部電源発生部１、インバータＩＮＶ１、インバータＩＮＶ２、及びインバータＩＮＶ３が設けられる。インバータＩＮＶ１は、第１の高電位側電源Ｖｃｃ１と低電位側電源Ｖｓｓの間に設けられ、入力信号Ｓｉｎを反転した出力信号Ｓ１を出力する。インバータＩＮＶ２は、内部電源生成部から供給され、第１の高電位側電源Ｖｃｃ１よりも電圧の高い第２の高電位側電源Ｖｃｃ２と低電位側電源Ｖｓｓの間に設けられ、出力信号Ｓ１を反転した出力信号Ｓ２を出力する。インバータＩＮＶ３は、第２の高電位側電源Ｖｃｃ２よりも電圧の高い第３の高電位側電源Ｖｃｃ３と低電位側電源Ｖｓｓの間に設けられ、出力信号Ｓ２を反転した出力信号Ｓｏｕｔを出力する。
【選択図】図１

Description

本発明は、ＣＭＯＳなどで構成されるレベルシフト回路に関する。

ＣＭＯＳ（Complementary Metal Oxide Semiconductor）などから構成され、論理回路や順序回路を備える半導体集積回路（ＬＳＩ）には、異なる高電位側電源間で、信号レベルをレベルシフトするレベルシフト回路が設けられる。通常、レベルシフト回路には、第１の高電位側電源と低電位側電源の間に設けられる第１のインバータと、第１の高電位側電源と電圧レベルが異なる第２の高電位側電源と低電位側電源の間に設けられ、第１のインバータの出力信号を入力する第２のインバータとから構成される（例えば、特許文献１参照。）。

特許文献１などの記載されるレベルシフト回路では、第２の高電位側電源が第１の高電位側電源よりも電圧が高く、且つ第２の高電位側電源と第１の高電位側電源の電圧差が大きな場合、第２のインバータの回路閾値と第１のインバータの出力信号の“Ｈｉｇｈ”レベルが接近し、第２のインバータへの信号伝達が困難となり、動作ノイズマージンが減少するという問題点がある。また、動作時の消費電流が増加し、その結果伝搬遅延時間が遅くなるという問題点がある。
特開２００６−１２９３６１号公報（頁９、図８乃至１０）

本発明は、２つの高電位側電源間の電圧差が大きな場合でも高速動作ができるレベルシフト回路を提供する。

本発明の一態様のレベルシフト回路は、第１の高電位側電源と低電位側電源の間に設けられ、入力信号を入力し、第１の信号を出力する第１のレベルシフト回路部と、前記第１の高電位側電源よりも高い電圧の第２の高電位側電源と前記低電位側電源の間に設けられ、前記第１の信号を入力し、レベルシフトされた第２の信号を出力する第２のレベルシフト回路部と、前記第２の高電位側電源よりも高い電圧の第３の高電位側電源と前記低電位側電源の間に設けられ、前記第２の信号を入力し、レベルシフトされた第３の信号を出力する第３のレベルシフト回路部と、前記第３の高電位側電源と前記第１の高電位側電源の間に設けられ、前記第２の高電位側電源を生成して、前記第２のレベルシフト回路部に前記第２の高電位側電源を供給する内部電源発生部とを具備することを特徴とする。

更に、本発明の他態様のレベルシフト回路は、第１の高電位側電源と低電位側電源の間に設けられ、入力信号を入力し、前記入力信号を反転した第１の信号を出力する第１のインバータと、前記第１の高電位側電源よりも高い電圧の第２の高電位側電源と前記低電位側電源の間に設けられ、前記第１の信号を入力し、前記第１の信号を反転した第２の信号を出力する第２のインバータと、前記第２の高電位側電源よりも高い電圧の第３の高電位側電源と前記低電位側電源の間に設けられ、前記第２の信号を入力し、前記第２の信号を反転した第３の信号を出力する第３のインバータと、前記第３の高電位側電源と前記第１の高電位側電源の間に設けられ、前記第２の高電位側電源を生成して、前記第２のインバータに前記第２の高電位側電源を供給する内部電源発生部とを具備することを特徴とする。

本発明によれば、２つの高電位側電源間の電圧差が大きな場合でも高速動作ができるレベルシフト回路を提供することができる。

以下本発明の実施例について図面を参照しながら説明する。

まず、本発明の実施例１に係るレベルシフト回路について、図面を参照して説明する。図１はレベルシフト回路の構成を示すブロック図、図２は内部電源発生部を示す回路図である。本実施例では、レベルシフト回路を構成するインバータに内部電源発生部から出力される高電位側電源電圧が入力される。

図１に示すように、レベルシフト回路３０には、内部電源発生部１、インバータＩＮＶ１、インバータＩＮＶ２、及びインバータＩＮＶ３が設けられる。レベルシフト回路３０は、例えば論理回路や順序回路を備える半導体集積回路（ＬＳＩ）に設けられ、入力信号Ｓｉｎを入力して、入力信号Ｓｉｎの信号レベルよりも大きな出力信号ＳｏｕｔをＬＳＩ内部に出力する。出力信号Ｓｏｕｔは入力信号Ｓｉｎとは逆位相の信号である。

インバータ（第１のレベルシフト回路部）ＩＮＶ１は、第１の高電位側電源Ｖｃｃ１と低電位側電源Ｖｓｓの間に設けられ、入力信号Ｓｉｎを入力し、入力信号Ｓｉｎを反転した出力信号Ｓ１を出力する。入力信号Ｓｉｎの“Ｈｉｇｈ”レベルが第１の高電位側電源Ｖｃｃ１電圧と異なる場合、インバータＩＮＶ１はレベルシフトした出力信号Ｓ１を出力することとなる。なお、ここでは低電位側電源Ｖｓｓ電圧を接地電圧に設定しているが、別の電圧（第１の高電位側電源Ｖｃｃ１電圧よりも低い電圧）に設定してもよい。

インバータ（第２のレベルシフト回路部）ＩＮＶ２は、第１の高電位側電源Ｖｃｃ１よりも電圧の高い第２の高電位側電源Ｖｃｃ２と低電位側電源Ｖｓｓの間に設けられ、インバータＩＮＶ１とインバータＩＮＶ３の間に設けられ、インバータＩＮＶ１から出力される出力信号Ｓ１を入力し、出力信号Ｓ１を反転した出力信号Ｓ２を出力する。ここで、第２の高電位側電源Ｖｃｃ２は内部電源発生部１から供給される。

インバータ（第３のレベルシフト回路部）ＩＮＶ３は、第２の高電位側電源Ｖｃｃ２よりも電圧の高い第３の高電位側電源Ｖｃｃ３と低電位側電源Ｖｓｓの間に設けられ、インバータＩＮＶ２から出力される出力信号Ｓ２を入力し、出力信号Ｓ２を反転した出力信号Ｓｏｕｔを出力する。

図２に示すように、内部電源発生部１には、Ｎｃｈ ＭＯＳトランジスタＮＴ１、Ｎｃｈ ＭＯＳトランジスタＮＴ２、抵抗Ｒ１、及び抵抗Ｒ２が設けられる。なお、ＭＯＳトランジスタはＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）とも呼称される。

抵抗Ｒ１は、一端が第３の高電位側電源Ｖｃｃ３に接続される。Ｎｃｈ ＭＯＳトランジスタＮＴ１は、ドレインが抵抗Ｒ１の他端に接続され、ゲートがドレインに接続されるダイオード接続のトランジスタである。抵抗Ｒ２は、一端がＮｃｈ ＭＯＳトランジスタＮＴ１のソースに接続され、他端が第１の高電位側電源Ｖｃｃ１に接続される。Ｎｃｈ ＭＯＳトランジスタＮＴ２は、ドレインが第３の高電位側電源Ｖｃｃ３に接続され、ゲートがＮｃｈ ＭＯＳトランジスタＮＴ１のゲートに接続され、ソースから第２の高電位側電源Ｖｃｃ２電圧を出力するソースフォロア型出力トランジスタである。

ここで、Ｎｃｈ ＭＯＳトランジスタＮＴ１及びＮＴ２はカレントミラー回路を構成する。Ｎｃｈ ＭＯＳトランジスタＮＴ１側には電流Ｉ_１が第１の高電位側電源Ｖｃｃ１側に流れ、Ｎｃｈ ＭＯＳトランジスタＮＴ２側には電流Ｉ_２（ミラー比の電流）が流れる。Ｎｃｈ ＭＯＳトランジスタＮＴ１のオン抵抗Ｒ_ＮＴ１、Ｎｃｈ ＭＯＳトランジスタＮＴ２のオン抵抗Ｒ_ＮＴ２、抵抗Ｒ１、及び抵抗Ｒ２は、
R1、R2＞＞Ｒ_ＮＴ１、Ｒ_ＮＴ２・・・・・・・・式（１）
に設定される。インバータＩＮＶ２の回路閾値がＶｔｈ_ＩＮＶ２で、
Vcc1＋Vth_INV2＜Vcc3・・・・・・・・・・式（２）
の場合、第２の高電位側電源Ｖｃｃ２を、
Vcc2＝Vcc1＋[{R2／(R1＋R2)}(Vcc3−Vcc1−Vth_INV2)]・・・式（３）
に設定することができる。つまり、抵抗Ｒ１と抵抗Ｒ２の値を任意の値に設定することにより、第２の高電位側電源Ｖｃｃ２を所定の電圧に設定することができる。

次に、本実施例のレベルシフト回路と従来のレベルシフト回路の動作の差異について図３を参照して説明する。図３は高電位側電源電圧とインバータの回路閾値の関係を示す図である。ここで、従来のレベルシフト回路では内部電源発生部と第２のインバータが省略される（２構成のインバータ）。

図３に示すように、２構成のインバータから構成される従来のレベルシフト回路では、初段のインバータの出力信号Ｓ１の“Ｈｉｇｈ”レベルは第１の高電位側電源Ｖｃｃ１電圧であり、第１の高電位側電源Ｖｃｃ１電圧、第３の高電位側電源Ｖｃｃ３電圧、次段のインバータの回路閾値Ｖｔｈ１、出力信号Ｓ１の“Ｈｉｇｈ”レベルとインバータの回路閾値の差ΔＶ１との関係は、
ΔV1＝Vcc1−Vth1＝Vcc1−(Vcc3／2)・・・・・・・・式（４）
で表される。

一方、本実施例のレベルシフト回路では、初段のインバータの出力信号Ｓ１の“Ｈｉｇｈ”レベルは第１の高電位側電源Ｖｃｃ１電圧であり、第１の高電位側電源Ｖｃｃ１電圧、第２の高電位側電源Ｖｃｃ２電圧、次段のインバータ（２段目の）の回路閾値Ｖｔｈ２、出力信号Ｓ１の“Ｈｉｇｈ”レベルとインバータの回路閾値の差ΔＶ１のと関係は、
ΔV1＝Vcc1-Vth2＝Vcc1−(Vcc2／2)・・・・・・・・式（５）
で表される。

ここで、第１の高電位側電源Ｖｃｃ１電圧が、例えば１．８Ｖで、第３の高電位側電源Ｖｃｃ３電圧が、例えば３．３Ｖと電圧差が大きな場合、従来の出力信号Ｓ１の“Ｈｉｇｈ”レベルとインバータの回路閾値の差ΔＶ１は略０．１５Ｖしかなく、また高電位側電源電圧のバラツキを考慮するとΔＶ１のマージンを設定することができず、次段への信号電圧が困難となる。また、動作マージンも減少し、動作時の消費電流も増大し、その結果伝搬遅延時間が遅くなる。

一方、本実施例では、内部電源発生部１の抵抗Ｒ１及び抵抗Ｒ２の値を任意に設定することにより、第２の高電位側電源Ｖｃｃ２電圧を第１の高電位側電源Ｖｃｃ１電圧と第３の高電位側電源Ｖｃｃ３電圧の間に任意に設定することができ、出力信号Ｓ１の“Ｈｉｇｈ”レベルとインバータの回路閾値の差ΔＶ１を従来よりも大きく設定できる。第２の高電位側電源Ｖｃｃ２電圧を、例えば、２．５Ｖに設定すると、出力信号Ｓ１の“Ｈｉｇｈ”レベルとインバータの回路閾値の差ΔＶ１が０．５５Ｖとなり、次段への信号電圧が容易となり、動作時の消費電流も増加せずレベルシフト回路の高速動作が達成できる。

上述したように、本実施例のレベルシフト回路では、内部電源発生部１、インバータＩＮＶ１、インバータＩＮＶ２、及びインバータＩＮＶ３が設けられる。インバータＩＮＶ１は、第１の高電位側電源Ｖｃｃ１と低電位側電源Ｖｓｓの間に設けられ、入力信号Ｓｉｎを反転した出力信号Ｓ１を出力する。インバータＩＮＶ２は、内部電源発生部１から供給され、第１の高電位側電源Ｖｃｃ１よりも電圧の高い第２の高電位側電源Ｖｃｃ２と低電位側電源Ｖｓｓの間に設けられ、出力信号Ｓ１を反転した出力信号Ｓ２を出力する。インバータＩＮＶ３は、第２の高電位側電源Ｖｃｃ２よりも電圧の高い第３の高電位側電源Ｖｃｃ３と低電位側電源Ｖｓｓの間に設けられ、出力信号Ｓ２を反転した出力信号Ｓｏｕｔを出力する。内部電源発生部１には、Ｎｃｈ ＭＯＳトランジスタＮＴ１、Ｎｃｈ ＭＯＳトランジスタＮＴ２、抵抗Ｒ１、及び抵抗Ｒ２が設けられる。Ｎｃｈ ＭＯＳトランジスタＮＴ１及びＮＴ２はカレントミラー回路を構成し、ソースフォロア型出力トランジスタであるＮｃｈ ＭＯＳトランジスタＮＴ２のソースから、第３の高電位側電源Ｖｃｃ３電圧と第１の高電位側電源Ｖｃｃ１電圧の間の、抵抗Ｒ１及び抵抗Ｒ２で抵抗分割された第２の高電位側電源Ｖｃｃ２電圧が出力される。

このため、第３の高電位側電源Ｖｃｃ３よりも電圧が低く、抵抗Ｒ１及び抵抗Ｒ２の値により決定される第２の高電位側電源Ｖｃｃ２電圧がインバータＩＮＶ２に供給されるので、前段の出力信号の“Ｈｉｇｈ”レベルと次段のインバータの回路閾値の差ΔＶ１を従来よりも大きく設定することができる。したがって、次段への信号電圧が容易となり、動作時の消費電流も増加せずレベルシフト回路の高速動作が達成できる。

なお、本実施例では、レベルシフト回路３０を構成するトランジスタにＭＯＳトランジスタを用いているがＭＩＳ（Metal Insulator Semiconductor）トランジスタ（ＭIＳＦＥＴとも呼称される）を用いてもよい。また、例えば高電位側電源Ｖｃｃ１と高電位側電源Ｖｃｃ３の電圧差が本実施例よりも大きな場合、高電位側電源Ｖｃｃ１電圧と高電位側電源Ｖｃｃ３電圧の間の、電圧レベルの異なる内部電源を生成する内部電源電圧発生部を複数設けて、その電源電圧をインバータＩＮＶ１とインバータＩＮＶ３の間に直列接続されるインバータにそれぞれ供給させて徐々にレベルシフトさせてもよい。

次に、本発明の実施例２に係るレベルシフト回路について、図面を参照して説明する。図４はレベルシフト回路の構成を示すブロック図である。本実施例では、レベルシフト回路に入力される入力信号とレベルシフト回路から出力される出力信号を同一位相にしている。

以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。

図４に示すように、レベルシフト回路３０ａには、内部電源発生部１、及びインバータＩＮＶ１乃至４が設けられる。レベルシフト回路３０ａは、例えば論理回路や順序回路を備える半導体集積回路（ＬＳＩ）に設けられ、入力信号Ｓｉｎを入力して、入力信号Ｓｉｎの信号レベルよりも大きな出力信号ＳｏｕｔをＬＳＩ内部に出力する。出力信号Ｓｏｕｔは入力信号Ｓｉｎとは同位相の信号である。

インバータ（第３のレベルシフト回路部）ＩＮＶ３は、第３の高電位側電源Ｖｃｃ３と低電位側電源Ｖｓｓの間に設けられ、インバータＩＮＶ２とインバータＩＮＶ４の間に設けられ、インバータＩＮＶ２から出力される出力信号Ｓ２を入力し、出力信号Ｓ２を反転した出力信号Ｓ３を出力する。

インバータ（第４のレベルシフト回路部）ＩＮＶ４は、第３の高電位側電源Ｖｃｃ３と低電位側電源Ｖｓｓの間に設けられ、インバータＩＮＶ３から出力される出力信号Ｓ３を入力し、出力信号Ｓ３を反転した入力信号Ｓｉｎとは同位相の出力信号Ｓ３を出力する。

上述したように、本実施例のレベルシフト回路では、内部電源発生部１、及びインバータＩＮＶ１乃至４が設けられる。インバータＩＮＶ３は、第３の高電位側電源Ｖｃｃ３と低電位側電源Ｖｓｓの間に設けられ、出力信号Ｓ２を反転した出力信号Ｓ３を出力する。インバータＩＮＶ４は、第３の高電位側電源Ｖｃｃ３と低電位側電源Ｖｓｓの間に設けられ、出力信号Ｓ３を反転した出力信号Ｓｏｕｔを出力する。

このため、実施例１の効果の他に、レベルシフト回路３０ａから出力される出力信号Ｓｏｕｔを入力信号Ｓｉｎと同位相にすることができる。

次に、本発明の実施例３に係るレベルシフト回路について、図面を参照して説明する。図５は内部電源発生部を示す回路図である。本実施例では、内部電源発生部の構成を変更している。

以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。

図５に示すように、レベルシフト回路を構成する内部電源発生部１ａには、Ｎｃｈ ＭＯＳトランジスタＮＴ１、Ｎｃｈ ＭＯＳトランジスタＮＴ２、Ｐｃｈ ＭＯＳトランジスタＰＴ１、及びＰｃｈ ＭＯＳトランジスタＰＴ２が設けられる。

Ｐｃｈ ＭＯＳトランジスタＰＴ１は、ソースが第３の高電位側電源Ｖｃｃ３に接続され、ゲートが低電位側電源Ｖｓｓに接続され、ドレインがＮｃｈ ＭＯＳトランジスタＮＴ１のゲート及びドレインに接続され、常時“ＯＮ”している。

Ｐｃｈ ＭＯＳトランジスタＰＴ２は、ソースがＮｃｈ ＭＯＳトランジスタＮＴ１のソースに接続され、ゲートが低電位側電源Ｖｓｓに接続され、ドレインが第１の高電位側電源Ｖｃｃ１に接続され、常時“ＯＮ”している。

ここで、Ｎｃｈ ＭＯＳトランジスタＮＴ１のオン抵抗Ｒ_ＮＴ１、Ｎｃｈ ＭＯＳトランジスタＮＴ２のオン抵抗Ｒ_ＮＴ２、Ｐｃｈ ＭＯＳトランジスタＰＴ１のオン抵抗Ｒ_ＰＴ１、Ｐｃｈ ＭＯＳトランジスタＰＴ２のオン抵抗Ｒ_ＰＴ２は、
Ｒ_PT1、Ｒ_PT2＞＞Ｒ_NT1、Ｒ_NT2・・・・・・・・式（６）
に設定される。インバータＩＮＶ２の回路閾値がＶｔｈ_ＩＮＶ２で、Vcc1＋Vth_INV2＜Vcc3の場合、第２の高電位側電源Ｖｃｃ２を、
Vcc2＝Vcc1＋[{Ｒ_PT2／(Ｒ_PT1＋Ｒ_PT2)}(Vcc3−Vcc1−Vth_INV2)]・・・式（７）
に設定することができる。つまり、オン抵抗Ｒ_ＰＴ１とオン抵抗Ｒ_ＰＴ２の値を任意の値に設定することにより、第２の高電位側電源Ｖｃｃ２を所定の電圧に設定することができる。

上述したように、本実施例のレベルシフト回路では、内部電源発生部１ａには、Ｎｃｈ ＭＯＳトランジスタＮＴ１、Ｎｃｈ ＭＯＳトランジスタＮＴ２、Ｐｃｈ ＭＯＳトランジスタＰＴ１、及びＰｃｈ ＭＯＳトランジスタＰＴ２が設けられる。Ｎｃｈ ＭＯＳトランジスタＮＴ１及びＮＴ２はカレントミラー回路を構成し、Ｐｃｈ ＭＯＳトランジスタＰＴ１及びＰＴ２は負荷抵抗として機能し、ソースフォロア型出力トランジスタであるＮｃｈ ＭＯＳトランジスタＮＴ２のソースから、第３の高電位側電源Ｖｃｃ３電圧と第１の高電位側電源Ｖｃｃ１電圧の間の、Ｐｃｈ ＭＯＳトランジスタＰＴ１のオン抵抗及びＰｃｈ ＭＯＳトランジスタＰＴ２のオン抵抗で抵抗分割された第２の高電位側電源Ｖｃｃ２電圧が出力される。

このため、第３の高電位側電源Ｖｃｃ３よりも電圧が低く、Ｐｃｈ ＭＯＳトランジスタＰＴ１のオン抵抗及びＰｃｈ ＭＯＳトランジスタＰＴ２のオン抵抗の値により決定される第２の高電位側電源Ｖｃｃ２電圧がインバータＩＮＶ２に供給されるので、前段の出力信号の“Ｈｉｇｈ”レベルと次段のインバータの回路閾値の差ΔＶ１を従来よりも大きく設定することができる。したがって、次段への信号電圧が容易となり、動作時の消費電流も増加せずレベルシフト回路の高速動作が達成できる。

次に、本発明の実施例４に係る内部電源発生部について、図面を参照して説明する。図６は内部電源発生部を示す回路図である。本実施例では、内部電源発生部の構成を変更している。

以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。

図６に示すように、レベルシフト回路を構成する内部電源発生部１ｂには、Ｎｃｈ ＭＯＳトランジスタＮＴ１乃至３、抵抗Ｒ１、及び抵抗Ｒ２が設けられる。

抵抗Ｒ１は、一端が第３の高電位側電源Ｖｃｃ３に接続される。Ｎｃｈ ＭＯＳトランジスタＮＴ３は、ドレインが抵抗の他端に接続され、ゲートが高電位側電源Ｖｃｃ３に接続され、ソースがＮｃｈ ＭＯＳトランジスタＮＴのゲート及びドレインに接続される。Ｎｃｈ ＭＯＳトランジスタＮＴ１乃至３は、ウィルソン型カレントミラー回路を構成し、Ｎｃｈ ＭＯＳトランジスタＮＴ１及びＮＴ２から構成されるカレントミラー回路よりも高精度の電流Ｉ_２（ミラー比の電流）を流すことができる。このため、ソースフォロア型出力トランジスタであるＮｃｈ ＭＯＳトランジスタＮＴ２のソースから高精度の第２の高電位側電源Ｖｃｃ２電圧を出力することができる。

上述したように、本実施例のレベルシフト回路では、内部電源発生部１ｂには、Ｎｃｈ ＭＯＳトランジスタＮＴ１乃至３、抵抗Ｒ１、及び抵抗Ｒ２が設けられる。Ｎｃｈ ＭＯＳトランジスタＮＴ１乃至３は、ウィルソン型カレントミラー回路を構成し、実施例１のカレントミラー回路よりも高精度の電流Ｉ_２（ミラー比の電流）を流すことができる。

このため、実施例１の効果の他に、高精度の第２の高電位側電源Ｖｃｃ２電圧をインバータＩＮＶ２に供給することができる。

本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。

例えば、実施例では、インバータを用いてレベルシフトした信号を出力しているが、レベルシフト回路を構成するインバータを別な回路、例えばバッファ回路などに置き換えてもよい。

本発明は、以下の付記に記載されているような構成が考えられる。
（付記１） 第１の高電位側電源と低電位側電源の間に設けられ、入力信号を入力し、前記入力信号を反転した第１の信号を出力する第１のインバータと、前記第１の高電位側電源よりも高い電圧の第２の高電位側電源と前記低電位側電源の間に設けられ、前記第１の信号を入力し、前記第１の信号を反転した第２の信号を出力する第２のインバータと、前記第２の高電位側電源よりも高い電圧の第３の高電位側電源と前記低電位側電源の間に設けられ、前記第２の信号を入力し、前記第２の信号を反転した第３の信号を出力する第３のインバータと、一端が前記第３の高電位側電源に接続される第１の抵抗と、ドレインが前記第１の抵抗の他端に接続され、ゲートが前記第３の高電位側電源に接続される第１のＮｃｈトランジスタと、ドレインが前記第１のＮｃｈトランジスタのソースに接続され、ゲートがドレインに接続される第２のＮｃｈトランジスタと、一端が前記第２のＮｃｈトランジスタのソースに接続され、他端が前記第１の高電位側電源に接続される第２の抵抗と、ドレインが前記第３の高電位側電源に接続され、ゲートが前記第２のＮｃｈトランジスタのゲートに接続され、ソースから前記第２の高電位側電源電圧を出力する第３のＮｃｈトランジスタと有する内部電源発生部とを具備するレベルシフト回路。

（付記２） 第１の高電位側電源と低電位側電源の間に設けられ、入力信号を入力し、前記入力信号を反転した第１の信号を出力する第１のインバータと、前記第１の高電位側電源よりも高い電圧の第２の高電位側電源と前記低電位側電源の間に設けられ、前記第１の信号を入力し、前記第１の信号を反転した第２の信号を出力する第２のインバータと、前記第２の高電位側電源よりも高い電圧の第３の高電位側電源と前記低電位側電源の間に設けられ、前記第２の信号を入力し、前記第２の信号を反転した第３の信号を出力する第３のインバータと、ソースが前記第３の高電位側電源に接続され、ゲートが前記低電位側電源に接続される第１のＰｃｈトランジスタと、ドレインが前記第１のＰｃｈトランジスタのドレインに接続され、ゲートが前記第３の高電位側電源に接続される第１のＮｃｈトランジスタと、ドレインが前記第１のＮｃｈトランジスタのソースに接続され、ゲートがドレインに接続される第２のＮｃｈトランジスタと、ソースが前記第２のＮｃｈトランジスタのソースに接続され、ゲートが前記低電位側電源に接続され、ドレインが前記第１の高電位側電源に接続される第２のＰｃｈトランジスタと、ドレインが前記第３の高電位側電源に接続され、ゲートが前記第２のＮｃｈトランジスタのゲートに接続され、ソースから前記第２の高電位側電源電圧を出力する第３のＮｃｈトランジスタとを有する内部電源発生部とを具備するレベルシフト回路。

（付記３） 前記トランジスタはＭＯＳＦＥＴ或いはＭＩＳＦＥＴである付記１又は２に記載のレベルシフト回路。

本発明の実施例１に係るレベルシフト回路の構成を示すブロック図。 本発明の実施例１に係る内部電源発生部を示す回路図。 本発明の実施例１に係る高電位側電源電圧とインバータの回路閾値の関係を示す図。 本発明の実施例２に係るレベルシフト回路の構成を示すブロック図。 本発明の実施例３に係る内部電源発生部を示す回路図。 本発明の実施例４に係る内部電源発生部を示す回路図。

符号の説明

１、１ａ、１ｂ 内部電源発生部
３０、３０ａ レベルシフト回路
Ｉ_１、Ｉ_２ 電流
ＩＮＶ１〜４
ＮＴ１〜３ Ｎｃｈ ＭＯＳトランジスタ
ＰＴ１、ＰＴ２ Ｐｃｈ ＭＯＳトランジスタ
Ｒ１、Ｒ２ 抵抗
Ｓｉｎ 入力信号
Ｓ１、Ｓ２、Ｓ３、Ｓｏｕｔ 出力信号
Ｖｃｃ１ 第１の高電位側電源
Ｖｃｃ２ 第２の高電位側電源
Ｖｃｃ３ 第３の高電位側電源
Ｖｓｓ 低電位側電源

Claims (5)

1. 第１の高電位側電源と低電位側電源の間に設けられ、入力信号を入力し、第１の信号を出力する第１のレベルシフト回路部と、
   前記第１の高電位側電源よりも高い電圧の第２の高電位側電源と前記低電位側電源の間に設けられ、前記第１の信号を入力し、レベルシフトされた第２の信号を出力する第２のレベルシフト回路部と、
   前記第２の高電位側電源よりも高い電圧の第３の高電位側電源と前記低電位側電源の間に設けられ、前記第２の信号を入力し、レベルシフトされた第３の信号を出力する第３のレベルシフト回路部と、
   前記第３の高電位側電源と前記第１の高電位側電源の間に設けられ、前記第２の高電位側電源を生成して、前記第２のレベルシフト回路部に前記第２の高電位側電源を供給する内部電源発生部と、
   を具備することを特徴とするレベルシフト回路。
2. 第１の高電位側電源と低電位側電源の間に設けられ、入力信号を入力し、前記入力信号を反転した第１の信号を出力する第１のインバータと、
   前記第１の高電位側電源よりも高い電圧の第２の高電位側電源と前記低電位側電源の間に設けられ、前記第１の信号を入力し、前記第１の信号を反転した第２の信号を出力する第２のインバータと、
   前記第２の高電位側電源よりも高い電圧の第３の高電位側電源と前記低電位側電源の間に設けられ、前記第２の信号を入力し、前記第２の信号を反転した第３の信号を出力する第３のインバータと、
   前記第３の高電位側電源と前記第１の高電位側電源の間に設けられ、前記第２の高電位側電源を生成して、前記第２のインバータに前記第２の高電位側電源を供給する内部電源発生部と、
   を具備することを特徴とするレベルシフト回路。
3. 第１の高電位側電源と低電位側電源の間に設けられ、入力信号を入力し、前記入力信号を反転した第１の信号を出力する第１のインバータと、
   前記第１の高電位側電源よりも高い電圧の第２の高電位側電源と前記低電位側電源の間に設けられ、前記第１の信号を入力し、前記第１の信号を反転した第２の信号を出力する第２のインバータと、
   前記第２の高電位側電源よりも高い電圧の第３の高電位側電源と前記低電位側電源の間に設けられ、前記第２の信号を入力し、前記第２の信号を反転した第３の信号を出力する第３のインバータと、
   前記第３の高電位側電源と前記低電位側電源の間に設けられ、前記第３の信号を入力し、前記第３の信号を反転した前記入力信号と同位相の第４の信号を出力する第４のインバータと、
   前記第３の高電位側電源と前記第１の高電位側電源の間に設けられ、前記第２の高電位側電源を生成して、前記第２のインバータに前記第２の高電位側電源を供給する内部電源発生部と、
   を具備することを特徴とするレベルシフト回路。
4. 内部電源発生部は、一端が前記第３の高電位側電源に接続される第１の抵抗と、ドレインが前記第１の抵抗の他端に接続され、ゲートがドレインに接続される第１のＮｃｈトランジスタと、一端が前記第１のＮｃｈトランジスタのソースに接続され、他端が前記第１の高電位側電源に接続される第２の抵抗と、ドレインが前記第３の高電位側電源に接続され、ゲートが前記第１のＮｃｈトランジスタのゲートに接続され、ソースから前記第２の高電位側電源電圧を出力する第２のＮｃｈトランジスタとから構成されることを特徴とする請求項１乃至３のいずれか１項に記載のレベルシフト回路。
5. 内部電源発生部は、ソースが前記第３の高電位側電源に接続され、ゲートが前記低電位側電源に接続される第１のＰｃｈトランジスタと、ドレインが前記第１のＰｃｈトランジスタのドレインに接続され、ゲートがドレインに接続される第１のＮｃｈトランジスタと、ソースが前記第１のＮｃｈトランジスタのソースに接続され、ゲートが前記低電位側電源に接続され、ドレインが前記第１の高電位側電源に接続される第２のＰｃｈトランジスタと、ドレインが前記第３の高電位側電源に接続され、ゲートが前記第１のＮｃｈトランジスタのゲートに接続され、ソースから前記第２の高電位側電源電圧を出力する第２のＮｃｈトランジスタとから構成されることを特徴とする請求項１乃至３のいずれか１項に記載のレベルシフト回路。

Images