JP6297758B1 - 自己検出型逆電流保護スイッチ - Google Patents
自己検出型逆電流保護スイッチ Download PDFInfo
- Publication number
- JP6297758B1 JP6297758B1 JP2017539257A JP2017539257A JP6297758B1 JP 6297758 B1 JP6297758 B1 JP 6297758B1 JP 2017539257 A JP2017539257 A JP 2017539257A JP 2017539257 A JP2017539257 A JP 2017539257A JP 6297758 B1 JP6297758 B1 JP 6297758B1
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- supply voltage
- power supply
- power
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title description 2
- 239000000872 buffer Substances 0.000 claims abstract description 63
- 230000004044 response Effects 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000013459 approach Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008672 reprogramming Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/18—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to reversal of direct current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H11/00—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
- H02H11/002—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection
- H02H11/003—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection using a field effect transistor as protecting element in one of the supply lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
Description
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1]
電源レールおよびバッファ電源ノードとの間に結合された逆電流保護(RCP)スイッチと、
電源レールにより供給された電源電圧から基準電圧を生成するように構成された電圧基準回路と、
バッファ電源ノード上で搬送されるバッファ電源電圧により電力が供給される制御回路と、ここにおいて、前記制御回路は、前記基準電圧が前記電源電圧より大きいという決定に応答して前記RCPスイッチを開放し、前記基準電圧が前記電源電圧未満であるという決定に応答して前記RCPスイッチを閉成するように構成される、
を備えた、集積回路。
[C2]
前記基準電圧が前記電源電圧より大きいという決定を行うために、および前記基準電圧が前記電源電圧未満であるという決定を行うために前記基準電圧を前記電源電圧と比較するように構成される比較器をさらに備えたC1の集積回路。
[C3]
前記RCPスイッチはPMOSトランジスタを備える、C1の集積回路。
[C4]前記制御回路は前記PMOSトランジスタの前記ゲートを駆動するように構成された出力信号を有するインバーターを備える、C3の集積回路。
[C5]
前記バッファ電源ノードに結合された入/出力バッファをさらに備えた、C1の集積回路。
[C6]
前記電源レールに電力を供給するための電力を受信するように構成された電力端子をさらに備えた、C1の集積回路。
[C7]
前記電圧基準回路は前記電源レールとキャパシタとの間に結合されたダイオード接続トランジスタを備える、C2の集積回路。
[C8]
前記電源レールに結合されたソースフォロワートランジスタをさらに備え、前記キャパシタはグラウンドとソースフォロワートランジスタのゲートとの間を結合する、C7の集積回路。
[C9]
ドレインが前記電源レールに結合された第2のダイオード接続トランジスタと、
前記第2のダイオード接続トランジスタのソースに結合された第1の端子を有する第1の抵抗と、
前記ソースフォロワトランジスタのソースに結合された第1の端子を有する第2の抵抗と、ここにおいて、前記比較器は、前記基準電圧が前記電源電圧より大きいかどうかを決定するために前記第1の抵抗に関する第2の端子における電圧を前記第2の抵抗の第2の端子における電圧と比較するように構成される、
をさらに備えた、C8の集積回路。
[C10]
前記比較器は前記電源電圧により電力供給されるように構成される、C2の集積回路。
[C11]
前記第1の抵抗に関する抵抗値は前記第2の抵抗に関する抵抗値より大きい、C9の集積回路。
[C12]
前記第1の抵抗の第2の端子は前記比較器の正入力に結合され、前記第2の抵抗の第2の端子は前記比較器の負入力に結合される、C9の集積回路。
[C13]
第1の電流で前記第2のダイオード接続トランジスタをバイアスするように構成された第1のカレントソースと、
前記第1の電流で前記ソースフォロワートランジスタをバイアスするように構成された第2のカレントソースと、
をさらに備えた、C9の集積回路。
[C14]
前記第1のカレントソースと前記第2のカレントソースは各々カレントソーストランジスタを備え、前記集積回路はさらに前記カレントソーストランジスタを備えたカレントミラー構成において第3のダイオード接続トランジスタをさらに備える、C13の集積回路。
[C15]
電源電圧が第1の集積回路に関して放電される間、前記第1の集積回路においてバッファ供給電圧を電力供給するためにリモート集積回路から電圧信号を受信することと、
前記電源電圧の放電に応答して、前記バッファ供給電圧により電力供給される制御回路においてスイッチ開放制御信号を発生することと、
スイッチ閉成信号の発生に応答して、前記バッファ供給電圧を搬送するバッファ供給電圧ノードから前記電源電圧を搬送する電源レールを絶縁するためのスイッチを開放することと、
を備えた方法。
[C16]
電力供給される電源電圧に応答して前記スイッチを閉成することをさらに備えた、C15の方法。
[C17]
前記電源電圧が放電されるかどうかを決定するために前記電源電圧と容量記憶基準電圧を比較することをさらに備えた、C15の方法。
[C18]
電源レールと、
ESDダイオードを介してI/O端子に結合されたバッファ供給電圧ノードを含む入/出力(I/O)バッファと、
前記バッファ供給電圧ノードと前記電源レールとの間に結合された逆電流保護(RCP)スイッチと、
前記電源電圧から容量保存(capacitively-stored)基準電圧を発生するように構成された基準電圧回路と、および
前記基準電圧未満で放電する前記電源電圧に応答して前記RCPスイッチを開放する手段と、ここにおいて、前記手段は電力を供給するために前記バッファ電源ノードに結合されている、
を含む第1の集積回路と、および、
前記第1の集積回路の前記I/O端子に結合されたI/O端子を有するI/Oバッファを含む第2の集積回路と、
を備えたシステム。
[C19]
電力管理集積回路(PMIC)、ここにおいて前記第1の集積回路は前記電源レールに結合され、前記PMICから電力を受信するように構成される電力端子を含む、
をさらに備えたC18のシステム。
[C20]前記第1の集積回路はベースバンド集積回路を備え、前記第2の集積回路はアプリケーションプロセッサを備えた、C20のシステム。
Claims (19)
- リモート集積回路からの信号を受信するためのI/O端子と、
静電気放電ダイオードと、
前記静電気放電ダイオードを介して前記I/O端子に結合されたバッファ供給電圧ノードと、
電源レールおよび前記バッファ供給電圧ノードとの間に結合された逆電流保護(RCP)スイッチと、
電源レールにより供給された電源電圧から基準電圧を生成するように構成された電圧基準回路と、および
前記バッファ供給電圧ノード上で搬送されるバッファ供給電圧により電力が供給される制御回路と、ここにおいて、前記制御回路は、前記基準電圧が前記電源電圧より大きいという決定に応答して前記RCPスイッチを開放し、前記基準電圧が前記電源電圧未満であるという決定に応答して前記RCPスイッチを閉成するように構成される、を備えた、集積回路。 - 前記電源レールに電力を供給するために前記電源電圧を受信するように構成された電源端子をさらに備えた請求項1の集積回路。
- 前記RCPスイッチはPMOSトランジスタを備える、請求項1の集積回路。
- 前記制御回路は前記PMOSトランジスタのゲートを駆動するように構成された出力信号を有するインバーターを備える、請求項3の集積回路。
- 前記基準電圧が前記電源電圧より大きいという決定を行うために、および前記基準電圧が前記電源電圧未満であるという決定を行うために前記基準電圧を前記電源電圧と比較するように構成される比較器をさらに備えた、請求項1の集積回路。
- 前記比較器は前記電源電圧により電力供給されるように構成される、請求項5の集積回路。
- 前記電圧基準回路は前記電源レールとキャパシタとの間に結合されたダイオード接続トランジスタを備える、請求項5の集積回路。
- 前記電源レールに結合されたソースフォロワートランジスタをさらに備え、前記キャパシタはグラウンドとソースフォロワートランジスタのゲートとの間を結合する、請求項7の集積回路。
- ドレインが前記電源レールに結合された第2のダイオード接続トランジスタと、
前記第2のダイオード接続トランジスタのソースに結合された第1の端子を有する第1の抵抗と、
前記ソースフォロワートランジスタのソースに結合された第1の端子を有する第2の抵抗と、をさらに備え、
ここにおいて、前記比較器は、前記基準電圧が前記電源電圧より大きいかどうかを決定するために前記第1の抵抗に関する第2の端子における電圧を前記第2の抵抗の第2の端子における電圧と比較するように構成される、請求項8の集積回路。 - 前記第2の抵抗に関する抵抗値は前記第1の抵抗に関する抵抗値より大きい、請求項9の集積回路。
- 前記第1の抵抗の第2の端子は前記比較器の正入力に結合され、前記第2の抵抗の第2の端子は前記比較器の負入力に結合される、請求項9の集積回路。
- 第1の電流で前記第2のダイオード接続トランジスタをバイアスするように構成された第1のカレントソースと、
前記第1の電流で前記ソースフォロワートランジスタをバイアスするように構成された第2のカレントソースと、をさらに備えた、請求項9の集積回路。 - 前記第1のカレントソースと前記第2のカレントソースは各々カレントソーストランジスタを備え、前記集積回路はさらに前記カレントソーストランジスタを備えたカレントミラー構成において第3のダイオード接続トランジスタをさらに備える、請求項12の集積回路。
- バッファ供給電圧ノード上に搬送される電源電圧が第1の集積回路に関して放電される間、前記第1の集積回路においてバッファ供給電圧を電力供給するために前記バッファ供給電圧ノードに静電放電ダイオードを介して結合されたI/O端子における電圧信号をリモート集積回路から受信することと、
前記電源電圧の放電に応答して、前記バッファ供給電圧により電力供給される制御回路においてスイッチ開放制御信号を発生することと、および
前記スイッチ開放制御信号の発生に応答して、前記バッファ供給電圧を搬送するバッファ供給電圧ノードから前記電源電圧を搬送する電源レールを絶縁するためのスイッチを開放することと、を備えた方法。 - 電力供給される電源レールに応答して前記スイッチを閉成することをさらに備えた、請求項14の方法。
- 前記電源電圧が放電されるかどうかを決定するために前記電源電圧と容量保存基準電圧を比較することをさらに備えた、請求項14の方法。
- 電源レールと、
ESDダイオードを介してI/O端子に結合されたバッファ供給電圧ノードを含む入/出力(I/O)バッファと、
前記バッファ供給電圧ノードと前記電源レールとの間に結合された逆電流保護(RCP)スイッチと、
電源電圧から容量保存(capacitively-stored)基準電圧を発生するように構成された基準電圧回路と、および
前記基準電圧未満で放電する前記電源電圧に応答して前記RCPスイッチを開放する手段と、ここにおいて、前記手段は電力を受信するために前記バッファ供給電圧ノードに結合されている、を含む第1の集積回路と、および、
前記第1の集積回路の前記I/O端子に結合されたI/O端子を有するI/Oバッファを含む第2の集積回路と、を備えたシステム。 - 電力管理集積回路(PMIC)をさらに備え、前記第1の集積回路は、前記電源レールに結合され、前記PMICから電力を受信するように構成される電力端子を含む、請求項17のシステム。
- 前記第1の集積回路はベースバンド集積回路を備え、前記第2の集積回路はアプリケーションプロセッサを備えた、請求項17のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/606,746 US9705307B2 (en) | 2015-01-27 | 2015-01-27 | Self-sensing reverse current protection switch |
US14/606,746 | 2015-01-27 | ||
PCT/US2016/012072 WO2016122836A1 (en) | 2015-01-27 | 2016-01-04 | Self-sensing reverse current protection switch |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6297758B1 true JP6297758B1 (ja) | 2018-03-20 |
JP2018512031A JP2018512031A (ja) | 2018-04-26 |
Family
ID=55358103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017539257A Expired - Fee Related JP6297758B1 (ja) | 2015-01-27 | 2016-01-04 | 自己検出型逆電流保護スイッチ |
Country Status (5)
Country | Link |
---|---|
US (1) | US9705307B2 (ja) |
EP (1) | EP3251150B1 (ja) |
JP (1) | JP6297758B1 (ja) |
CN (1) | CN107210296B (ja) |
WO (1) | WO2016122836A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10630028B2 (en) | 2018-04-12 | 2020-04-21 | Cypress Semiconductor Corporation | Reverse overcurrent protection for universal serial bus type-C (USB-C) connector systems |
US10627881B2 (en) * | 2018-04-12 | 2020-04-21 | Qualcomm Incorporated | Back power protection (BPP) in a system on a chip (SOC) with critical signaling scheme |
TWI693766B (zh) * | 2018-04-18 | 2020-05-11 | 力旺電子股份有限公司 | 靜電放電防護裝置 |
CN109950885B (zh) * | 2019-03-13 | 2021-01-08 | 惠科股份有限公司 | 一种显示面板的静电防护装置、方法及显示装置 |
US12026028B2 (en) | 2021-10-22 | 2024-07-02 | Shaoxing Yuanfang Semiconductor Co., Ltd. | Preventing reverse-current flow when an integrated circuit operates using power supplies of different magnitudes |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001141774A (ja) * | 1999-11-18 | 2001-05-25 | Mitsubishi Electric Corp | 半導体集積回路および動作方法 |
JP2003037493A (ja) * | 2001-07-23 | 2003-02-07 | Denso Corp | インターフェイス回路 |
JP2004096348A (ja) * | 2002-08-30 | 2004-03-25 | Nec Corp | 通信回路 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0351157B1 (en) * | 1988-07-12 | 1995-11-22 | Sony Corporation | Semiconductor integrated circuits |
US5862301A (en) * | 1993-10-21 | 1999-01-19 | Sgs-Thomson Microelectronics, Inc. | Motor control with clamped filter output |
JP3210567B2 (ja) | 1996-03-08 | 2001-09-17 | 株式会社東芝 | 半導体出力回路 |
JP2001051730A (ja) | 1999-08-05 | 2001-02-23 | Fujitsu Ltd | スイッチ回路及びシリーズレギュレータ |
US6326832B1 (en) | 2000-03-29 | 2001-12-04 | National Semiconductor Corporation | Full swing power down buffer with multiple power supply isolation for standard CMOS processes |
JP2002073425A (ja) * | 2000-08-31 | 2002-03-12 | Hitachi Ltd | 媒体再生装置 |
TW563298B (en) | 2002-05-29 | 2003-11-21 | Ind Tech Res Inst | Latchup protection circuit for integrated circuits on chip |
US6882513B2 (en) | 2002-09-13 | 2005-04-19 | Ami Semiconductor, Inc. | Integrated overvoltage and reverse voltage protection circuit |
US20040100745A1 (en) * | 2002-11-21 | 2004-05-27 | Industrial Technology Research Institute | Silicon-controlled rectifier with dynamic holding voltage for on-chip electrostatic discharge protection |
JP4498073B2 (ja) * | 2004-09-03 | 2010-07-07 | 三洋電機株式会社 | チャージポンプ回路 |
JP4597044B2 (ja) * | 2005-12-09 | 2010-12-15 | 株式会社リコー | 逆流防止回路 |
US7920013B2 (en) * | 2008-04-18 | 2011-04-05 | Linear Technology Corporation | Systems and methods for oscillation suppression in switching circuits |
US8400743B2 (en) | 2010-06-30 | 2013-03-19 | Advanced Micro Devices, Inc. | Electrostatic discharge circuit |
US9236375B2 (en) | 2011-09-14 | 2016-01-12 | Fairchild Semiconductor Corporation | Load switch with true reverse current blocking |
-
2015
- 2015-01-27 US US14/606,746 patent/US9705307B2/en active Active
-
2016
- 2016-01-04 JP JP2017539257A patent/JP6297758B1/ja not_active Expired - Fee Related
- 2016-01-04 WO PCT/US2016/012072 patent/WO2016122836A1/en active Application Filing
- 2016-01-04 CN CN201680007434.1A patent/CN107210296B/zh active Active
- 2016-01-04 EP EP16704493.2A patent/EP3251150B1/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001141774A (ja) * | 1999-11-18 | 2001-05-25 | Mitsubishi Electric Corp | 半導体集積回路および動作方法 |
JP2003037493A (ja) * | 2001-07-23 | 2003-02-07 | Denso Corp | インターフェイス回路 |
JP2004096348A (ja) * | 2002-08-30 | 2004-03-25 | Nec Corp | 通信回路 |
Also Published As
Publication number | Publication date |
---|---|
US20160218499A1 (en) | 2016-07-28 |
WO2016122836A1 (en) | 2016-08-04 |
CN107210296A (zh) | 2017-09-26 |
CN107210296B (zh) | 2020-09-08 |
EP3251150B1 (en) | 2018-12-19 |
US9705307B2 (en) | 2017-07-11 |
JP2018512031A (ja) | 2018-04-26 |
EP3251150A1 (en) | 2017-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6297758B1 (ja) | 自己検出型逆電流保護スイッチ | |
EP2680104B1 (en) | A CMOS power backup switching circuit and method for operating a CMOS power backup switching circuit | |
US9811062B2 (en) | Power supply switching circuit, electronic device, and control method of power supply switching circuit | |
US10622979B2 (en) | Delay cell | |
CN101604867B (zh) | 一种主电源与后备电源的切换方法和切换电路 | |
CN111801893A (zh) | 低静态电流负载开关 | |
JP2010068637A (ja) | 充電制御用半導体集積回路 | |
JP2010136533A (ja) | 二次電池保護用集積回路装置及びこれを用いた二次電池保護モジュール並びに電池パック | |
US9236858B2 (en) | Semiconductor device | |
US7902914B2 (en) | Semiconductor integrated circuit | |
JP2010178051A (ja) | パワーオンリセット回路 | |
JP4852598B2 (ja) | 集積回路、電子デバイス及び集積回路制御方法 | |
CN110726938B (zh) | 电流感测系统及其实现方法和集成电路 | |
US20230275442A1 (en) | Shoot-through current limiting circuit | |
TW515137B (en) | CMOS low leakage operation of real-time clock | |
JP5588370B2 (ja) | 出力回路、温度スイッチic、及び、電池パック | |
US9287875B2 (en) | Load switch for controlling electrical coupling between power supply and load | |
CN209948734U (zh) | 自动负载检测电路 | |
JP6783758B2 (ja) | 負荷スイッチのための出力放電技法 | |
US20100244911A1 (en) | Supply circuitry for sleep mode | |
US8416013B1 (en) | Core circuit leakage control | |
US8159269B2 (en) | Multi-function input terminal of integrated circuits | |
JP2012059815A (ja) | 半導体装置 | |
US20120286853A1 (en) | Semiconductor integrated circuit | |
JP7236866B2 (ja) | Lin受信機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6297758 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |