JP4852598B2 - 集積回路、電子デバイス及び集積回路制御方法 - Google Patents
集積回路、電子デバイス及び集積回路制御方法 Download PDFInfo
- Publication number
- JP4852598B2 JP4852598B2 JP2008507250A JP2008507250A JP4852598B2 JP 4852598 B2 JP4852598 B2 JP 4852598B2 JP 2008507250 A JP2008507250 A JP 2008507250A JP 2008507250 A JP2008507250 A JP 2008507250A JP 4852598 B2 JP4852598 B2 JP 4852598B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- functional block
- coupled
- power supply
- supply line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0019—Arrangements for reducing power consumption by energy recovery or adiabatic operation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
前記第1スイッチをオフにすることにより前記第1機能ブロックを前記第1電源ラインから切断して、前記第1機能ブロックをアクティブモードからスタンバイモードに切り換える工程と、
前記第2スイッチがオフの場合に、前記他のスイッチを所定の期間の間オンにすることにより、前記第1機能ブロックから前記第2機能ブロックへの電荷の移動を可能にする工程と、
前記所定の期間の経過後前記他のスイッチをオフにする工程と
を具えるものであり、好ましくは更に、
前記他のスイッチをオフにした後、前記第2スイッチをオンにして前記第2機能ブロックを前記第1電源ラインに接続することにより、前記第2機能ブロックをスタンバイモードからアクティブモードへ切り換える工程を具える。
Claims (7)
- 複数の機能ブロックであって、これら複数の機能ブロックの各々が第1電源ラインと第2電源ラインとの間に結合され、第1機能ブロックは第1スイッチを有する第1導電路を介して前記第1電源ラインに結合され、第2機能ブロックは第2スイッチを有する第2導電路を介して前記第1電源ラインに結合され、前記第1スイッチ及び第2スイッチは、それぞれ前記第1機能ブロック及び第2機能ブロックを前記第1電源ラインから切断して前記機能ブロックをアクティブモードからスタンバイモードに切り換えるように配置されているこれら複数の機能ブロックと、
前記第1スイッチ及び前記第1機能ブロック間の前記第1導電路のノードに結合された第1端子と、前記第2スイッチ及び前記第2機能ブロック間の前記第2導電路のノードに結合された第2端子とを有する他のスイッチであって、この他のスイッチは、前記第1スイッチ及び前記第2スイッチがオフであることを表わすイネーブル信号に応答する制御端子を有する当該他のスイッチと、
前記イネーブル信号を発生させるコントローラと
を具える集積回路。 - 請求項1に記載の集積回路において、前記第1機能ブロックと前記第2機能ブロックとが相補的にアクティブ動作するようになっている集積回路。
- 請求項1又は2に記載の集積回路において、この集積回路が更に、前記第1スイッチの制御端子に結合された第1イネーブルラインと、前記第2スイッチの制御端子に結合された第2イネーブルラインと、前記第1イネーブルラインに結合された第1入力端及び前記第2イネーブルラインに結合された第2入力端並びに前記イネーブル信号を発生させる出力端を有する論理ゲートとを具える集積回路。
- 請求項1に記載の集積回路と、
この集積回路の第1電源ライン及び第2電源ライン間に結合された電源と
を具える電子デバイス。 - 請求項4に記載の電子デバイスにおいて、前記電源がバッテリを具えている電子デバイス。
- 複数の機能ブロックであって、これらの機能ブロックの各々が第1電源ラインと第2電源ラインとの間に結合され、第1機能ブロックが、第1スイッチを有する第1導電路を介して前記第1電源ラインに結合され、第2機能ブロックが、第2スイッチを有する第2導電路を介して前記第1電源ラインに結合されている当該複数の機能ブロックを具える集積回路内に蓄積された電荷を再利用する電荷再利用方法において、この電荷再利用方法が、
前記第1スイッチ及び前記第1機能ブロック間の前記第1導電路のノードに結合された第1端子と、前記第2スイッチ及び前記第1機能ブロック間の前記第2導電路のノードに結合された第2端子とを有する他のスイッチを設ける工程と、
前記第1スイッチをオフにすることにより前記第1機能ブロックを前記第1電源ラインから切断して、前記第1機能ブロックをアクティブモードからスタンバイモードに切り換える工程と、
前記第2スイッチがオフの場合に、前記他のスイッチを所定の期間の間オンにすることにより、前記第1機能ブロックから前記第2機能ブロックへの電荷の移動を可能にする工程と、
前記所定の期間の経過後前記他のスイッチをオフにする工程と
を具える電荷再利用方法。 - 請求項6に記載の電荷再利用方法において、この電荷再利用方法が更に、前記他のスイッチをオフにした後、前記第2スイッチをオンにして前記第2機能ブロックを前記第1電源ラインに接続することにより、前記第2機能ブロックをスタンバイモードからアクティブモードへ切り換える工程を具える電荷再利用方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05103277 | 2005-04-22 | ||
EP05103277.9 | 2005-04-22 | ||
PCT/IB2006/051219 WO2006111932A1 (en) | 2005-04-22 | 2006-04-20 | Integrated circuit, electronic device and integrated circuit control method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008537353A JP2008537353A (ja) | 2008-09-11 |
JP4852598B2 true JP4852598B2 (ja) | 2012-01-11 |
Family
ID=36829671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008507250A Active JP4852598B2 (ja) | 2005-04-22 | 2006-04-20 | 集積回路、電子デバイス及び集積回路制御方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7616051B2 (ja) |
EP (1) | EP1882306B1 (ja) |
JP (1) | JP4852598B2 (ja) |
CN (1) | CN101164235B (ja) |
WO (1) | WO2006111932A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7834684B2 (en) * | 2007-12-11 | 2010-11-16 | Fujitsu Limited | Sizing and placement of charge recycling (CR) transistors in multithreshold complementary metal-oxide-semiconductor (MTCMOS) circuits |
US20090146734A1 (en) * | 2007-12-11 | 2009-06-11 | Fujitsu Limited | Charge Recycling (CR) in Power Gated Complementary Metal-Oxide-Semiconductor (CMOS) Circuits and in Super Cutoff CMOS (SCCMOS) Circuits |
JP2009218356A (ja) * | 2008-03-10 | 2009-09-24 | Nec Electronics Corp | 半導体装置及びその制御方法 |
JP5706635B2 (ja) * | 2010-06-24 | 2015-04-22 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその内部回路の制御方法 |
US8972758B2 (en) | 2011-11-30 | 2015-03-03 | International Business Machines Corporation | Charge recycling between power domains of integrated circuits |
JP6027817B2 (ja) * | 2012-08-10 | 2016-11-16 | キヤノン株式会社 | 半導体装置とその電源制御方法 |
JP6080644B2 (ja) * | 2013-03-25 | 2017-02-15 | キヤノン株式会社 | 電力制御装置 |
EP3301975B1 (en) * | 2016-09-28 | 2019-05-01 | Intel IP Corporation | Apparatuses and methods for measuring neighboring inter-frequency or inter-rat cells |
JP2019169604A (ja) * | 2018-03-23 | 2019-10-03 | 株式会社東芝 | 集積回路 |
US11303274B1 (en) | 2020-11-16 | 2022-04-12 | Micron Technology, Inc. | Sub-threshold current reduction circuit switches and related apparatuses and methods |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11214526A (ja) * | 1998-01-21 | 1999-08-06 | Mitsubishi Electric Corp | 半導体回路装置 |
JP2000058754A (ja) * | 1998-08-10 | 2000-02-25 | Nec Corp | 論理回路 |
JP2000059200A (ja) * | 1998-08-14 | 2000-02-25 | Nec Corp | 半導体装置及び半導体装置の駆動方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5378940A (en) * | 1993-03-12 | 1995-01-03 | Massachusetts Institute Of Technology | Charge recovery logic including split level logic |
US5493240A (en) * | 1995-03-01 | 1996-02-20 | International Business Machines Corporation | Static combinatorial logic circuits for reversible computation |
JP3080062B2 (ja) * | 1998-04-06 | 2000-08-21 | 日本電気株式会社 | 半導体集積回路 |
US20020000872A1 (en) * | 1998-09-11 | 2002-01-03 | Yibin Ye | Method and apparatus for reducing standby leakage current using a leakage control transistor that receives boosted gate drive during an active mode |
EP1443650A3 (en) * | 2003-01-30 | 2006-11-15 | STMicroelectronics Pvt. Ltd | Method and system for reducing power consumption in digital circuit using charge redistribution circuits |
US7138825B2 (en) * | 2004-06-29 | 2006-11-21 | International Business Machines Corporation | Charge recycling power gate |
US7196954B2 (en) * | 2005-06-06 | 2007-03-27 | Infineon Technologies Ag | Sensing current recycling method during self-refresh |
US7414460B1 (en) * | 2006-03-31 | 2008-08-19 | Integrated Device Technology, Inc. | System and method for integrated circuit charge recycling |
-
2006
- 2006-04-20 US US11/911,881 patent/US7616051B2/en active Active
- 2006-04-20 EP EP06727979A patent/EP1882306B1/en active Active
- 2006-04-20 JP JP2008507250A patent/JP4852598B2/ja active Active
- 2006-04-20 CN CN2006800132733A patent/CN101164235B/zh active Active
- 2006-04-20 WO PCT/IB2006/051219 patent/WO2006111932A1/en active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11214526A (ja) * | 1998-01-21 | 1999-08-06 | Mitsubishi Electric Corp | 半導体回路装置 |
JP2000058754A (ja) * | 1998-08-10 | 2000-02-25 | Nec Corp | 論理回路 |
JP2000059200A (ja) * | 1998-08-14 | 2000-02-25 | Nec Corp | 半導体装置及び半導体装置の駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101164235B (zh) | 2010-10-06 |
EP1882306A1 (en) | 2008-01-30 |
US7616051B2 (en) | 2009-11-10 |
WO2006111932A1 (en) | 2006-10-26 |
EP1882306B1 (en) | 2013-03-27 |
US20080284491A1 (en) | 2008-11-20 |
JP2008537353A (ja) | 2008-09-11 |
CN101164235A (zh) | 2008-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4852598B2 (ja) | 集積回路、電子デバイス及び集積回路制御方法 | |
US7863971B1 (en) | Configurable power controller | |
US7254082B2 (en) | Semiconductor device | |
KR100908550B1 (ko) | 파워 온 리셋 회로 | |
US10536139B2 (en) | Charge-saving power-gate apparatus and method | |
JP2001186007A (ja) | 金属酸化膜半導体トランジスタ回路およびそれを用いた半導体集積回路 | |
US7793130B2 (en) | Mother/daughter switch design with self power-up control | |
JP5211889B2 (ja) | 半導体集積回路 | |
US7831845B2 (en) | Power-up circuit and semiconductor memory apparatus with the same | |
US5508650A (en) | Dual feature input/timing pin | |
US20070165343A1 (en) | Circuit Arrangement and Method to Reduce Leakage Power and to Increase the Performance of a Circuit | |
JP6297758B1 (ja) | 自己検出型逆電流保護スイッチ | |
EP1649493A2 (en) | Nested voltage island architecture | |
US20100244911A1 (en) | Supply circuitry for sleep mode | |
US7917776B2 (en) | System-on-chip including deepstop mode to reduce total leakage current and method thereof | |
US7847623B2 (en) | Device and method for power switch monitoring | |
JP3770824B2 (ja) | パワーオンリセット回路 | |
JP2008053976A (ja) | 半導体装置 | |
US6700830B2 (en) | Semiconductor integrated circuit | |
JP4799262B2 (ja) | 電源検出回路 | |
KR100715601B1 (ko) | 파워온 리셋 회로 | |
JP2007028758A (ja) | 半導体集積回路 | |
JP2007049671A (ja) | 集積回路装置、およびインバータ段の出力で出力信号を駆動するための方法 | |
JP2894096B2 (ja) | 半導体集積回路 | |
JP3918598B2 (ja) | パワーオンリセット装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111024 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4852598 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |