JP2000058754A - 論理回路 - Google Patents
論理回路Info
- Publication number
- JP2000058754A JP2000058754A JP10236617A JP23661798A JP2000058754A JP 2000058754 A JP2000058754 A JP 2000058754A JP 10236617 A JP10236617 A JP 10236617A JP 23661798 A JP23661798 A JP 23661798A JP 2000058754 A JP2000058754 A JP 2000058754A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply line
- potential
- pseudo power
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】 スリープモード−アクティブモードの切り換
えにともなう電荷の蓄積によって無駄に消費される電力
を低減させることができる論理回路を提供する。 【解決手段】 転送制御手段は、第１および第２の論理
素子群のスリープモードからアクティブモードへの遷移
に際して、第１の疑似電源線の電位と第２の疑似電源線
の電位とが略同電位になるまで電荷転送手段によって第
１の疑似電源線と第２の疑似電源線との間で電荷を転送
し、第１の疑似電源線の電位と第２の疑似電源線の電位
とが略同電位になった後に第１および第２のスイッチを
オンにし、一方第１の論理素子群ならびに第２の論理素
子群のアクティブモードからスリープモードへの遷移に
際して、第１および第２のスイッチをにオフにした後
に、第１の疑似電源線の電位と第２の疑似電源線の電位
とが略同電位になるまで電荷転送手段によって第１の疑
似電源線と第２の疑似電源線との間で電荷を転送する。
えにともなう電荷の蓄積によって無駄に消費される電力
を低減させることができる論理回路を提供する。 【解決手段】 転送制御手段は、第１および第２の論理
素子群のスリープモードからアクティブモードへの遷移
に際して、第１の疑似電源線の電位と第２の疑似電源線
の電位とが略同電位になるまで電荷転送手段によって第
１の疑似電源線と第２の疑似電源線との間で電荷を転送
し、第１の疑似電源線の電位と第２の疑似電源線の電位
とが略同電位になった後に第１および第２のスイッチを
オンにし、一方第１の論理素子群ならびに第２の論理素
子群のアクティブモードからスリープモードへの遷移に
際して、第１および第２のスイッチをにオフにした後
に、第１の疑似電源線の電位と第２の疑似電源線の電位
とが略同電位になるまで電荷転送手段によって第１の疑
似電源線と第２の疑似電源線との間で電荷を転送する。
Description
【０００１】
【発明の属する技術分野】この発明は、非動作時には回
路素子に動作電力を供給しないスリープモードを有する
論理回路に関する。
路素子に動作電力を供給しないスリープモードを有する
論理回路に関する。
【０００２】
【従来の技術】従来から、半導体集積論理回路において
アクティブ（能動状態）モード時の高速度化とスリープ
（休止状態）モード時の低消費電力化を両立する目的と
して、電源遮断の機能付き電源回路を備えた半導体集積
論理回路が用いられている。
アクティブ（能動状態）モード時の高速度化とスリープ
（休止状態）モード時の低消費電力化を両立する目的と
して、電源遮断の機能付き電源回路を備えた半導体集積
論理回路が用いられている。
【０００３】例えば特開平０６−０２９８３４号公報で
は、半導体集積論理回路を低閾値トランジスタで構成し
ている。これにより、低い電源電圧の下でもアクティブ
時には高速に論理回路を動作させるとともに、高閾値ト
ランジスタを介して電源を供給している。
は、半導体集積論理回路を低閾値トランジスタで構成し
ている。これにより、低い電源電圧の下でもアクティブ
時には高速に論理回路を動作させるとともに、高閾値ト
ランジスタを介して電源を供給している。
【０００４】従って、スリープ時には該高閾値トランジ
スタをカットオフさせて電源供給を遮断し、且つサブス
レッショルド漏洩電流をも遮断して消費電力の低減を図
ることができる。
スタをカットオフさせて電源供給を遮断し、且つサブス
レッショルド漏洩電流をも遮断して消費電力の低減を図
ることができる。
【０００５】また特開平０５−２１０９７６号公報に示
される半導体集積論理回路では、構成要素であるＣ−Ｍ
ＯＳ（Ｃomplementary-Ｍetal Ｏxide Ｓemiconducto
r）論理素子群から漏洩するサブスレッショルド電流の
総和よりも小さな漏洩電流しか流さないようなデバイス
パラメータを有するスイッチ素子を介して給電を行って
いる。
される半導体集積論理回路では、構成要素であるＣ−Ｍ
ＯＳ（Ｃomplementary-Ｍetal Ｏxide Ｓemiconducto
r）論理素子群から漏洩するサブスレッショルド電流の
総和よりも小さな漏洩電流しか流さないようなデバイス
パラメータを有するスイッチ素子を介して給電を行って
いる。
【０００６】図６はこういった従来技術のような電力制
御回路を備えた半導体集積論理回路の構成例を示す接続
図である。この半導体集積論理回路１００は、ＮＡＮＤ
回路１０２やインバータ回路１０３等の論理から構成さ
れるＣ−ＭＯＳ論理素子群１０４を有している。
御回路を備えた半導体集積論理回路の構成例を示す接続
図である。この半導体集積論理回路１００は、ＮＡＮＤ
回路１０２やインバータ回路１０３等の論理から構成さ
れるＣ−ＭＯＳ論理素子群１０４を有している。
【０００７】このＣ−ＭＯＳ論理素子群１０４の実電源
線ＲVDには電源電位ＶDDが接続されている。また、Ｃ−
ＭＯＳ論理素子群１０４の疑似電源線ＲVVには、互いに
並列に接続された制御スイッチ用のｎ−ＭＯＳトランジ
スタ１０５-1、１０５-2〜１０５-n-1、１０５-nを介し
て接地電位（電源電位ＶSS）である実電源線ＲVSが接続
されている。
線ＲVDには電源電位ＶDDが接続されている。また、Ｃ−
ＭＯＳ論理素子群１０４の疑似電源線ＲVVには、互いに
並列に接続された制御スイッチ用のｎ−ＭＯＳトランジ
スタ１０５-1、１０５-2〜１０５-n-1、１０５-nを介し
て接地電位（電源電位ＶSS）である実電源線ＲVSが接続
されている。
【０００８】モード制御信号ＳLPはインバータ回路１０
１によって反転し、信号配給線１０６を介して各ｎ−Ｍ
ＯＳトランジスタ１０５-1〜１０５-nのゲート電極へ供
給される。
１によって反転し、信号配給線１０６を介して各ｎ−Ｍ
ＯＳトランジスタ１０５-1〜１０５-nのゲート電極へ供
給される。
【０００９】なお上述のｎ−ＭＯＳトランジスタ１０５
-1〜１０５-nにあっては、Ｃ−ＭＯＳ論理素子群１０４
から漏洩するサブスレッショルド電流の総和よりも、こ
のｎ−ＭＯＳ型トランジスタ１０５-1〜１０５-nから漏
洩するサブスレッショルド電流の総和が小さくなるよう
にデバイスパラメータが設定される。
-1〜１０５-nにあっては、Ｃ−ＭＯＳ論理素子群１０４
から漏洩するサブスレッショルド電流の総和よりも、こ
のｎ−ＭＯＳ型トランジスタ１０５-1〜１０５-nから漏
洩するサブスレッショルド電流の総和が小さくなるよう
にデバイスパラメータが設定される。
【００１０】ここで、モード制御信号ＳLPが“０”（こ
れをアクティブモードとする）である時には、ｎ−ＭＯ
Ｓトランジスタ１０５-1〜１０５-nが導通状態となり、
Ｃ−ＭＯＳ論理素子群１０４に接地電位が直接接続され
る。
れをアクティブモードとする）である時には、ｎ−ＭＯ
Ｓトランジスタ１０５-1〜１０５-nが導通状態となり、
Ｃ−ＭＯＳ論理素子群１０４に接地電位が直接接続され
る。
【００１１】一方モード制御信号ＳLPが“１”（これを
スリープモードとする）である時には、ｎ−ＭＯＳトラ
ンジスタ１０５-1〜１０５-nが遮断状態となり、Ｃ−Ｍ
ＯＳ論理素子群１０４が接地電位から遮断されるととも
に、サブスレッショルド漏洩電流も抑制される。こうし
て、スリープモード時の低消費電力化が図られる。
スリープモードとする）である時には、ｎ−ＭＯＳトラ
ンジスタ１０５-1〜１０５-nが遮断状態となり、Ｃ−Ｍ
ＯＳ論理素子群１０４が接地電位から遮断されるととも
に、サブスレッショルド漏洩電流も抑制される。こうし
て、スリープモード時の低消費電力化が図られる。
【００１２】
【発明が解決しようとする課題】このような構成では、
スリープモード（即ちモード制御信号ＳLPが“１”）で
ある場合にはＣ−ＭＯＳ論理素子群１０４の等価インピ
ーダンスよりもｎ−ＭＯＳトランジスタ１０５-1〜１０
５-nの等価インピーダンスの方が大きい。このため、疑
似電源線ＲVVが電源電位ＶDDまで充電される。
スリープモード（即ちモード制御信号ＳLPが“１”）で
ある場合にはＣ−ＭＯＳ論理素子群１０４の等価インピ
ーダンスよりもｎ−ＭＯＳトランジスタ１０５-1〜１０
５-nの等価インピーダンスの方が大きい。このため、疑
似電源線ＲVVが電源電位ＶDDまで充電される。
【００１３】一方アクティブモード（即ちモード制御信
号ＳLPが“０”）へ遷移すると、ｎ−ＭＯＳトランジス
タ１０５-1〜１０５-nが導通状態となる。従って電源電
位ＶDDまで充電された疑似電源線ＲVVの電荷は、ｎ−Ｍ
ＯＳトランジスタ１０５-1〜１０５-nによって接地電位
付近まで放電される。
号ＳLPが“０”）へ遷移すると、ｎ−ＭＯＳトランジス
タ１０５-1〜１０５-nが導通状態となる。従って電源電
位ＶDDまで充電された疑似電源線ＲVVの電荷は、ｎ−Ｍ
ＯＳトランジスタ１０５-1〜１０５-nによって接地電位
付近まで放電される。
【００１４】即ち、スリープモードとアクティブモード
とのモード切り換えに伴なって、疑似電源線ＲVVに充電
するために電力を必要とし、放電されるときに電荷は全
て無駄に消費されてしまう。
とのモード切り換えに伴なって、疑似電源線ＲVVに充電
するために電力を必要とし、放電されるときに電荷は全
て無駄に消費されてしまう。
【００１５】この発明は、このような背景の下になされ
たもので、スリープモード−アクティブモードの切り換
えにともなう電荷の蓄積によって無駄に消費される電力
を低減させることができる論理回路を提供することを目
的としている。
たもので、スリープモード−アクティブモードの切り換
えにともなう電荷の蓄積によって無駄に消費される電力
を低減させることができる論理回路を提供することを目
的としている。
【００１６】
【課題を解決するための手段】上述した課題を解決する
ために、請求項１に記載の発明にあっては、第１の電源
線と、前記第１の電源線より電圧が低い第２の電源線
と、第１のスイッチを介して前記第２の電源線に接続さ
れる第１の疑似電源線と、第２のスイッチを介して前記
第１の電源線に接続される第２の疑似電源線と、前記第
１の電源線と前記第１の疑似電源線との間に接続されて
駆動電力が供給される第１の論理素子群、前記第２の疑
似電源線と前記第２の電源線との間に接続されて駆動電
力が供給される第２の論理素子群と、前記第１の疑似電
源線と前記第２の疑似電源線との間で電荷を移動させる
電荷転送手段とを具備することを特徴とする。また、請
求項２に記載の発明にあっては、請求項１に記載の論理
回路では、前記第１のスイッチならびに第２のスイッチ
を制御する切換制御手段を具備し、前記電荷転送手段
は、前記第１の疑似電源線と前記第２の疑似電源線とを
電気的に接続する第３のスイッチからなることを特徴と
する。また、請求項３に記載の発明にあっては、請求項
１に記載の論理回路では、前記第１のスイッチならびに
第２のスイッチを制御する切換制御手段と、前記電荷転
送手段と前記切換制御手段とを制御する転送制御手段と
を具備することを特徴とする。また、請求項４に記載の
発明にあっては、請求項３に記載の論理回路では、前記
転送制御手段は、前記第１の論理素子群ならびに前記第
２の論理素子群のスリープモードからアクティブモード
への遷移に際して、前記第１の疑似電源線の電位と前記
第２の疑似電源線の電位とが略同電位になるまで前記電
荷転送手段によって当該第１の疑似電源線と当該第２の
疑似電源線との間で電荷を転送し、前記第１の疑似電源
線の電位と前記第２の疑似電源線の電位とが略同電位に
なった後に前記第１のスイッチおよび前記第２のスイッ
チをオンにすることを特徴とする。また、請求項５に記
載の発明にあっては、請求項３に記載の論理回路では、
前記転送制御手段は、前記第１の論理素子群ならびに前
記第２の論理素子群のアクティブモードからスリープモ
ードへの遷移に際して、前記第１のスイッチおよび前記
第２のスイッチをにオフにした後に、前記第１の疑似電
源線の電位と前記第２の疑似電源線の電位とが略同電位
になるまで前記電荷転送手段によって当該第１の疑似電
源線と当該第２の疑似電源線との間で電荷を転送するこ
とを特徴とする。また、請求項６に記載の発明にあって
は、請求項１ないし請求項５の何れかに記載の論理回路
では、前記第１、第２のスイッチおよび前記第１、第２
の論理素子群は各々ＭＯＳトランジスタから構成され、
スリープモードにおいては前記第１のスイッチのインピ
ーダンスは前記第１の論理素子群のインピーダンスより
高く且つ前記第２のスイッチのインピーダンスは前記第
２の論理素子群のインピーダンスより高いことを特徴と
する。
ために、請求項１に記載の発明にあっては、第１の電源
線と、前記第１の電源線より電圧が低い第２の電源線
と、第１のスイッチを介して前記第２の電源線に接続さ
れる第１の疑似電源線と、第２のスイッチを介して前記
第１の電源線に接続される第２の疑似電源線と、前記第
１の電源線と前記第１の疑似電源線との間に接続されて
駆動電力が供給される第１の論理素子群、前記第２の疑
似電源線と前記第２の電源線との間に接続されて駆動電
力が供給される第２の論理素子群と、前記第１の疑似電
源線と前記第２の疑似電源線との間で電荷を移動させる
電荷転送手段とを具備することを特徴とする。また、請
求項２に記載の発明にあっては、請求項１に記載の論理
回路では、前記第１のスイッチならびに第２のスイッチ
を制御する切換制御手段を具備し、前記電荷転送手段
は、前記第１の疑似電源線と前記第２の疑似電源線とを
電気的に接続する第３のスイッチからなることを特徴と
する。また、請求項３に記載の発明にあっては、請求項
１に記載の論理回路では、前記第１のスイッチならびに
第２のスイッチを制御する切換制御手段と、前記電荷転
送手段と前記切換制御手段とを制御する転送制御手段と
を具備することを特徴とする。また、請求項４に記載の
発明にあっては、請求項３に記載の論理回路では、前記
転送制御手段は、前記第１の論理素子群ならびに前記第
２の論理素子群のスリープモードからアクティブモード
への遷移に際して、前記第１の疑似電源線の電位と前記
第２の疑似電源線の電位とが略同電位になるまで前記電
荷転送手段によって当該第１の疑似電源線と当該第２の
疑似電源線との間で電荷を転送し、前記第１の疑似電源
線の電位と前記第２の疑似電源線の電位とが略同電位に
なった後に前記第１のスイッチおよび前記第２のスイッ
チをオンにすることを特徴とする。また、請求項５に記
載の発明にあっては、請求項３に記載の論理回路では、
前記転送制御手段は、前記第１の論理素子群ならびに前
記第２の論理素子群のアクティブモードからスリープモ
ードへの遷移に際して、前記第１のスイッチおよび前記
第２のスイッチをにオフにした後に、前記第１の疑似電
源線の電位と前記第２の疑似電源線の電位とが略同電位
になるまで前記電荷転送手段によって当該第１の疑似電
源線と当該第２の疑似電源線との間で電荷を転送するこ
とを特徴とする。また、請求項６に記載の発明にあって
は、請求項１ないし請求項５の何れかに記載の論理回路
では、前記第１、第２のスイッチおよび前記第１、第２
の論理素子群は各々ＭＯＳトランジスタから構成され、
スリープモードにおいては前記第１のスイッチのインピ
ーダンスは前記第１の論理素子群のインピーダンスより
高く且つ前記第２のスイッチのインピーダンスは前記第
２の論理素子群のインピーダンスより高いことを特徴と
する。
【００１７】この発明によれば、第１の電源線と、前記
第１の電源線より電圧が低い第２の電源線と、第１のス
イッチを介して前記第２の電源線に接続される第１の疑
似電源線と、第２のスイッチを介して前記第１の電源線
に接続される第２の疑似電源線と、前記第１の電源線と
前記第１の疑似電源線との間に接続されて駆動電力が供
給される第１の論理素子群、前記第２の疑似電源線と前
記第２の電源線との間に接続されて駆動電力が供給され
る第２の論理素子群と、前記第１の疑似電源線と前記第
２の疑似電源線との間で電荷を移動させる電荷転送手段
と、前記第１のスイッチならびに第２のスイッチを制御
する切換制御手段と、前記電荷転送手段と前記切換制御
手段とを制御する転送制御手段とからなる論理回路にお
いて、前記転送制御手段は、前記第１の論理素子群なら
びに前記第２の論理素子群のスリープモードからアクテ
ィブモードへの遷移に際して、前記第１の疑似電源線の
電位と前記第２の疑似電源線の電位とが略同電位になる
まで前記電荷転送手段によって当該第１の疑似電源線と
当該第２の疑似電源線との間で電荷を転送し、前記第１
の疑似電源線の電位と前記第２の疑似電源線の電位とが
略同電位になった後に前記第１のスイッチおよび前記第
２のスイッチをオンにし、一方前記第１の論理素子群な
らびに前記第２の論理素子群のアクティブモードからス
リープモードへの遷移に際して、前記第１のスイッチお
よび前記第２のスイッチをにオフにした後に、前記第１
の疑似電源線の電位と前記第２の疑似電源線の電位とが
略同電位になるまで前記電荷転送手段によって当該第１
の疑似電源線と当該第２の疑似電源線との間で電荷を転
送する。
第１の電源線より電圧が低い第２の電源線と、第１のス
イッチを介して前記第２の電源線に接続される第１の疑
似電源線と、第２のスイッチを介して前記第１の電源線
に接続される第２の疑似電源線と、前記第１の電源線と
前記第１の疑似電源線との間に接続されて駆動電力が供
給される第１の論理素子群、前記第２の疑似電源線と前
記第２の電源線との間に接続されて駆動電力が供給され
る第２の論理素子群と、前記第１の疑似電源線と前記第
２の疑似電源線との間で電荷を移動させる電荷転送手段
と、前記第１のスイッチならびに第２のスイッチを制御
する切換制御手段と、前記電荷転送手段と前記切換制御
手段とを制御する転送制御手段とからなる論理回路にお
いて、前記転送制御手段は、前記第１の論理素子群なら
びに前記第２の論理素子群のスリープモードからアクテ
ィブモードへの遷移に際して、前記第１の疑似電源線の
電位と前記第２の疑似電源線の電位とが略同電位になる
まで前記電荷転送手段によって当該第１の疑似電源線と
当該第２の疑似電源線との間で電荷を転送し、前記第１
の疑似電源線の電位と前記第２の疑似電源線の電位とが
略同電位になった後に前記第１のスイッチおよび前記第
２のスイッチをオンにし、一方前記第１の論理素子群な
らびに前記第２の論理素子群のアクティブモードからス
リープモードへの遷移に際して、前記第１のスイッチお
よび前記第２のスイッチをにオフにした後に、前記第１
の疑似電源線の電位と前記第２の疑似電源線の電位とが
略同電位になるまで前記電荷転送手段によって当該第１
の疑似電源線と当該第２の疑似電源線との間で電荷を転
送する。
【００１８】
【発明の実施の形態】以下に、本発明について説明す
る。図１は、本発明の一実施の形態にかかる論理回路の
構成を示すブロック図である。この図に示す半導体集積
論理回路１０は、ゲート回路１３ａ-1、１３ａ-2・・・
等から構成されるＣ−ＭＯＳ論理素子群１４ａと、ゲー
ト回路１３ｂ-1、１３ｂ-2・・・等から構成されるＣ−
ＭＯＳ論理素子群１４ｂとを有している。
る。図１は、本発明の一実施の形態にかかる論理回路の
構成を示すブロック図である。この図に示す半導体集積
論理回路１０は、ゲート回路１３ａ-1、１３ａ-2・・・
等から構成されるＣ−ＭＯＳ論理素子群１４ａと、ゲー
ト回路１３ｂ-1、１３ｂ-2・・・等から構成されるＣ−
ＭＯＳ論理素子群１４ｂとを有している。
【００１９】Ｃ−ＭＯＳ論理素子群１４ａの実電源線Ｒ
VDには電源電位ＶDDが接続され、また疑似電源線ＲVaに
は互いに並列に接続された制御スイッチ用のｎ−ＭＯＳ
トランジスタ１５ａ-1、１５ａ-2・・・１５ａ-nを介し
て接地電位（電源電位ＶSS）である実電源線ＲVSが接続
されている。
VDには電源電位ＶDDが接続され、また疑似電源線ＲVaに
は互いに並列に接続された制御スイッチ用のｎ−ＭＯＳ
トランジスタ１５ａ-1、１５ａ-2・・・１５ａ-nを介し
て接地電位（電源電位ＶSS）である実電源線ＲVSが接続
されている。
【００２０】Ｃ−ＭＯＳ論理素子群１４ｂの疑似電源線
ＲVbには互いに並列に接続された制御スイッチ用のｐ−
ＭＯＳトランジスタ１５ｂ-1、１５ｂ-2・・・１５ｂ-m
を介して電源電位ＶDDが接続され、また実電源線ＲVSは
接地電位（電源電位ＶSS）に接続されている。
ＲVbには互いに並列に接続された制御スイッチ用のｐ−
ＭＯＳトランジスタ１５ｂ-1、１５ｂ-2・・・１５ｂ-m
を介して電源電位ＶDDが接続され、また実電源線ＲVSは
接地電位（電源電位ＶSS）に接続されている。
【００２１】給電回路１０が有する電荷再利用回路２０
は、モード信号発生回路２１と転送制御回路２２、そし
て電荷転送回路２３とから構成され、モード制御回路２
４からの指示に基づいて起動される。
は、モード信号発生回路２１と転送制御回路２２、そし
て電荷転送回路２３とから構成され、モード制御回路２
４からの指示に基づいて起動される。
【００２２】このモード信号発生回路２１は、転送制御
回路２２の制御信号Ｃtl21に基づいて、ｎ−ＭＯＳトラ
ンジスタ１５ａ-1〜１５ａ-nの導通や遮断を制御する信
号を信号配給線１６ａに出力するとともに、応答信号Ｒ
es21を転送制御回路２２に返信する。
回路２２の制御信号Ｃtl21に基づいて、ｎ−ＭＯＳトラ
ンジスタ１５ａ-1〜１５ａ-nの導通や遮断を制御する信
号を信号配給線１６ａに出力するとともに、応答信号Ｒ
es21を転送制御回路２２に返信する。
【００２３】電荷転送回路２３は、転送制御回路２２の
制御信号Ｃtl22に基づいて電荷転送路１７ａおよび１７
ｂを介して疑似電源線ＲVaと疑似電源線ＲVbとの間で電
荷を転送し、また応答信号Ｒes22を転送制御回路２２に
返信する。
制御信号Ｃtl22に基づいて電荷転送路１７ａおよび１７
ｂを介して疑似電源線ＲVaと疑似電源線ＲVbとの間で電
荷を転送し、また応答信号Ｒes22を転送制御回路２２に
返信する。
【００２４】転送制御回路２２は、モード制御回路２４
の制御信号Ｃtl24に基づいて電荷再利用回路２０内の動
作を制御するとともに、応答信号Ｒes24をモード制御回
路２４に返信する。
の制御信号Ｃtl24に基づいて電荷再利用回路２０内の動
作を制御するとともに、応答信号Ｒes24をモード制御回
路２４に返信する。
【００２５】なお上述のｎ−ＭＯＳトランジスタ１５ａ
-1〜１５ａ-nにあっては、Ｃ−ＭＯＳ論理素子群１４ａ
から漏洩するサブスレッショルド電流の総和よりも、こ
のｎ−ＭＯＳトランジスタ１５ａ-1〜１５ａ-nから漏洩
するサブスレッショルド電流の総和の方が小さくなるよ
うにデバイスパラメータが設定されている。
-1〜１５ａ-nにあっては、Ｃ−ＭＯＳ論理素子群１４ａ
から漏洩するサブスレッショルド電流の総和よりも、こ
のｎ−ＭＯＳトランジスタ１５ａ-1〜１５ａ-nから漏洩
するサブスレッショルド電流の総和の方が小さくなるよ
うにデバイスパラメータが設定されている。
【００２６】同様にｐ−ＭＯＳトランジスタ１５ｂ-1〜
１５ｂ-mにあっても、Ｃ−ＭＯＳ論理素子群１４ｂから
漏洩するサブスレッショルド電流の総和よりも、このｐ
−ＭＯＳトランジスタ１５ｂ-1〜１５ｂ-mから漏洩する
サブスレッショルド電流の総和の方が小さくなるように
デバイスパラメータが設定されている。
１５ｂ-mにあっても、Ｃ−ＭＯＳ論理素子群１４ｂから
漏洩するサブスレッショルド電流の総和よりも、このｐ
−ＭＯＳトランジスタ１５ｂ-1〜１５ｂ-mから漏洩する
サブスレッショルド電流の総和の方が小さくなるように
デバイスパラメータが設定されている。
【００２７】まず図２は本実施の形態においてスリープ
モードからアクティブモードへモードを遷移させる場合
の制御動作の流れを示すフローチャートである。なおこ
こでは、現在本実施の形態がスリープモード下にあるも
のとして説明する。
モードからアクティブモードへモードを遷移させる場合
の制御動作の流れを示すフローチャートである。なおこ
こでは、現在本実施の形態がスリープモード下にあるも
のとして説明する。
【００２８】スリープモードにおいては、モード信号発
生回路２１から信号配給線１６ａを介して出力される信
号が低電位であるため、ｎ−ＭＯＳトランジスタ１５ａ
-1〜１５ａ-nは全て遮断状態となっている。
生回路２１から信号配給線１６ａを介して出力される信
号が低電位であるため、ｎ−ＭＯＳトランジスタ１５ａ
-1〜１５ａ-nは全て遮断状態となっている。
【００２９】また、Ｃ−ＭＯＳ論理素子群１４ａの総イ
ンピーダンスよりもｎ−ＭＯＳトランジスタ１５ａ-1〜
１５ａ-nの総インピーダンスの方が高いので、疑似電源
線ＲVaの電位は電源電位ＶDDまで充電され、高電位状態
となっている。
ンピーダンスよりもｎ−ＭＯＳトランジスタ１５ａ-1〜
１５ａ-nの総インピーダンスの方が高いので、疑似電源
線ＲVaの電位は電源電位ＶDDまで充電され、高電位状態
となっている。
【００３０】一方、モード信号発生回路２１から信号配
給線１６ｂを介して出力されろ信号は高電位であるた
め、ｐ−ＭＯＳトランジスタ１５ｂ-1〜１５ｂ-mも全て
遮断状態となっている。
給線１６ｂを介して出力されろ信号は高電位であるた
め、ｐ−ＭＯＳトランジスタ１５ｂ-1〜１５ｂ-mも全て
遮断状態となっている。
【００３１】従って、Ｃ−ＭＯＳ論理素子群１４ｂの総
インピーダンスよりもｐ−ＭＯＳトランジスタ１５ｂ-1
〜１５ｂ-mの総インピーダンスの方が高いので、疑似電
源線ＲVbの電位は接地電位（ＶSS）まで放電され、低電
位状態となっている。
インピーダンスよりもｐ−ＭＯＳトランジスタ１５ｂ-1
〜１５ｂ-mの総インピーダンスの方が高いので、疑似電
源線ＲVbの電位は接地電位（ＶSS）まで放電され、低電
位状態となっている。
【００３２】本実施の形態では、まずモード制御回路２
４から電荷再利用回路２０へ制御信号Ｃtl24が出力さ
れ、スリープモードからアクティブモードへ切り換えら
れる（ステップＳａ１）。
４から電荷再利用回路２０へ制御信号Ｃtl24が出力さ
れ、スリープモードからアクティブモードへ切り換えら
れる（ステップＳａ１）。
【００３３】この制御信号Ｃtl24は電荷再利用回路２０
を構成する転送制御回路２２に伝達され、これによっ
て、スリープモードからアクティブモードへのモード遷
移に際して、電源回路の電荷が再利用される。
を構成する転送制御回路２２に伝達され、これによっ
て、スリープモードからアクティブモードへのモード遷
移に際して、電源回路の電荷が再利用される。
【００３４】次に、スリープモードからアクティブモー
ドへのモード切り換え命令に応答して転送制御回路２２
から電荷転送回路２３へ制御信号Ｃtl22が出力され、こ
れによって電荷が転送される（ステップＳａ２）。
ドへのモード切り換え命令に応答して転送制御回路２２
から電荷転送回路２３へ制御信号Ｃtl22が出力され、こ
れによって電荷が転送される（ステップＳａ２）。
【００３５】即ち、電源電位ＶDDまで充電された疑似電
源線ＲVaの電荷を、電荷転送回路２３が電荷転送路１７
ａおよび１７ｂを介して疑似電源線ＲVbに転送する。こ
れによって、接地電位まで放電されていた疑似電源線Ｒ
Vbの電位が上昇する。
源線ＲVaの電荷を、電荷転送回路２３が電荷転送路１７
ａおよび１７ｂを介して疑似電源線ＲVbに転送する。こ
れによって、接地電位まで放電されていた疑似電源線Ｒ
Vbの電位が上昇する。
【００３６】この電荷転送は、疑似電源線ＲVbの電位と
疑似電源線ＲVaの電位とが概ね等しくなると終了する
が、この時の疑似電源線ＲVbの電位は電源電位ＶDDより
低く、また疑似電源線ＲVaの電位は接地電位よりも高
い。
疑似電源線ＲVaの電位とが概ね等しくなると終了する
が、この時の疑似電源線ＲVbの電位は電源電位ＶDDより
低く、また疑似電源線ＲVaの電位は接地電位よりも高
い。
【００３７】電荷転送回路２３は電荷転送状態を監視し
（ステップＳａ３）、疑似電源線ＲVbの電位と疑似電源
線ＲVaの電位とが概ね等しくなると、電荷転送が終了し
た旨を知らせる応答信号Ｒes22を転送制御回路２２へ伝
達する（ステップＳａ４）。
（ステップＳａ３）、疑似電源線ＲVbの電位と疑似電源
線ＲVaの電位とが概ね等しくなると、電荷転送が終了し
た旨を知らせる応答信号Ｒes22を転送制御回路２２へ伝
達する（ステップＳａ４）。
【００３８】応答信号Ｒes22を受けた制御回路２２は、
制御信号Ｃtl21をモード信号発生回路２１へ送り、これ
によってモード信号発生回路２１は信号配給線１６ａに
は高電位の信号を出力し、信号配給線１６ｂには低電位
の信号を出力する（ステップＳａ５）。
制御信号Ｃtl21をモード信号発生回路２１へ送り、これ
によってモード信号発生回路２１は信号配給線１６ａに
は高電位の信号を出力し、信号配給線１６ｂには低電位
の信号を出力する（ステップＳａ５）。
【００３９】信号配給線１６ａが高電位、また信号配給
線１６ｂが低電位になることで、ｎ−ＭＯＳトランジス
タ１５ａ-1〜１５ａ-nおよびｐ−ＭＯＳトランジスタ１
５ｂ-1〜１５ｂ-mの全てが導通状態になる。
線１６ｂが低電位になることで、ｎ−ＭＯＳトランジス
タ１５ａ-1〜１５ａ-nおよびｐ−ＭＯＳトランジスタ１
５ｂ-1〜１５ｂ-mの全てが導通状態になる。
【００４０】これによって、疑似電源線ＲVbは電源電位
ＶDDまで完全に充電され、一方疑似電源線ＲVaは接地電
位まで完全に放電されてアクティブモードへ遷移する。
モード信号発生回路２１は、信号配給線１６ａが高電
位、信号配給線１６ｂが低電位になってから所定時間経
過後（ステップＳａ６）に、アクティブモードへの遷移
処理が終了した旨を知らせる応答信号Ｒes21を、転送制
御回路２２へ伝達する（ステップＳａ７）。
ＶDDまで完全に充電され、一方疑似電源線ＲVaは接地電
位まで完全に放電されてアクティブモードへ遷移する。
モード信号発生回路２１は、信号配給線１６ａが高電
位、信号配給線１６ｂが低電位になってから所定時間経
過後（ステップＳａ６）に、アクティブモードへの遷移
処理が終了した旨を知らせる応答信号Ｒes21を、転送制
御回路２２へ伝達する（ステップＳａ７）。
【００４１】応答信号Ｒes21を受けた転送制御回路２２
は、応答信号Ｒes24をモード制御回路２４へ送り、電荷
転送処理が終了してスリープモードからアクティブモー
ドへの切り換えが完了した旨を通知する（ステップＳａ
８）。これを以って、スリープモードからアクティブモ
ードへの遷移に係る、電源回路の電荷再利用の処理が終
了する。
は、応答信号Ｒes24をモード制御回路２４へ送り、電荷
転送処理が終了してスリープモードからアクティブモー
ドへの切り換えが完了した旨を通知する（ステップＳａ
８）。これを以って、スリープモードからアクティブモ
ードへの遷移に係る、電源回路の電荷再利用の処理が終
了する。
【００４２】まず図３は本実施の形態においてアクティ
ブモードからスリープモードへモードを遷移させる場合
の制御動作の流れを示すフローチャートである。なおこ
こでは、現在本実施の形態がアクティブモード下にある
ものとして説明する。
ブモードからスリープモードへモードを遷移させる場合
の制御動作の流れを示すフローチャートである。なおこ
こでは、現在本実施の形態がアクティブモード下にある
ものとして説明する。
【００４３】アクティブモードにおいては、モード信号
発生回路２１から信号配給線１６ａを介して出力される
信号が高電位であるため、ｎ−ＭＯＳトランジスタ１５
ａ-1〜１５ａ-nは全てＯＮ状態となっている。
発生回路２１から信号配給線１６ａを介して出力される
信号が高電位であるため、ｎ−ＭＯＳトランジスタ１５
ａ-1〜１５ａ-nは全てＯＮ状態となっている。
【００４４】また、Ｃ−ＭＯＳ論理素子群１４ａの総イ
ンピーダンスよりもｎ−ＭＯＳトランジスタ１５ａ-1〜
１５ａ-nの総インピーダンスの方が高いので、疑似電源
線ＲVaの電位は接地電位（ＶSS）まで放電され、低電位
状態となっている。
ンピーダンスよりもｎ−ＭＯＳトランジスタ１５ａ-1〜
１５ａ-nの総インピーダンスの方が高いので、疑似電源
線ＲVaの電位は接地電位（ＶSS）まで放電され、低電位
状態となっている。
【００４５】一方、モード信号発生回路２１から信号配
給線１６ｂを介して出力されろ信号は低電位であるた
め、ｐ−ＭＯＳトランジスタ１５ｂ-1〜１５ｂ-mも全て
ＯＮ状態となっている。
給線１６ｂを介して出力されろ信号は低電位であるた
め、ｐ−ＭＯＳトランジスタ１５ｂ-1〜１５ｂ-mも全て
ＯＮ状態となっている。
【００４６】従って、Ｃ−ＭＯＳ論理素子群１４ｂの総
インピーダンスよりもｐ−ＭＯＳトランジスタ１５ｂ-1
〜１５ｂ-mの総インピーダンスの方が高いので、疑似電
源線ＲVbの電位は電源電位ＶDDまで充電され、高電位状
態となっている。
インピーダンスよりもｐ−ＭＯＳトランジスタ１５ｂ-1
〜１５ｂ-mの総インピーダンスの方が高いので、疑似電
源線ＲVbの電位は電源電位ＶDDまで充電され、高電位状
態となっている。
【００４７】本実施の形態では、まずモード制御回路２
４から電荷再利用回路２０へ制御信号Ｃtl24が出力さ
れ、アクティブモードからスリープモードへ切り換えら
れる（ステップＳｂ１）。
４から電荷再利用回路２０へ制御信号Ｃtl24が出力さ
れ、アクティブモードからスリープモードへ切り換えら
れる（ステップＳｂ１）。
【００４８】この制御信号Ｃtl24は電荷再利用回路２０
を構成する転送制御回路２２に伝達され、これによっ
て、アクティブモードからスリープモードへのモード遷
移に際して、電源回路の電荷が再利用される。
を構成する転送制御回路２２に伝達され、これによっ
て、アクティブモードからスリープモードへのモード遷
移に際して、電源回路の電荷が再利用される。
【００４９】次に、アクティブモードからスリープモー
ドへのモード切り換え命令に応答して制御回路２２は、
制御信号Ｃtl21をモード信号発生回路２１へ送る。
ドへのモード切り換え命令に応答して制御回路２２は、
制御信号Ｃtl21をモード信号発生回路２１へ送る。
【００５０】これによってモード信号発生回路２１は、
信号配給線１６ａには低電位の信号を出力し、信号配給
線１６ｂには高電位の信号を出力する（ステップＳｂ
２）。
信号配給線１６ａには低電位の信号を出力し、信号配給
線１６ｂには高電位の信号を出力する（ステップＳｂ
２）。
【００５１】信号配給線１６ａが低電位、また信号配給
線１６ｂが高電位になることで、ｎ−ＭＯＳトランジス
タ１５ａ-1〜１５ａ-nおよびｐ−ＭＯＳトランジスタ１
５ｂ-1〜１５ｂ-mの全てがＯＦＦ状態になる。
線１６ｂが高電位になることで、ｎ−ＭＯＳトランジス
タ１５ａ-1〜１５ａ-nおよびｐ−ＭＯＳトランジスタ１
５ｂ-1〜１５ｂ-mの全てがＯＦＦ状態になる。
【００５２】モード信号発生回路２１は、信号配給線１
６ａが低電位、信号配給線１６ｂが高電位になってから
所定時間経過後（ステップＳｂ３）に、スリープモード
への遷移処理が終了した旨を知らせる応答信号Ｒ
es21を、転送制御回路２２へ伝達する（ステップＳｂ
４）。
６ａが低電位、信号配給線１６ｂが高電位になってから
所定時間経過後（ステップＳｂ３）に、スリープモード
への遷移処理が終了した旨を知らせる応答信号Ｒ
es21を、転送制御回路２２へ伝達する（ステップＳｂ
４）。
【００５３】応答信号Ｒes21を受けた転送制御回路２２
は、電荷転送回路２３へ制御信号Ｃtl22を出力し、これ
によって電荷が転送される（ステップＳｂ５）。
は、電荷転送回路２３へ制御信号Ｃtl22を出力し、これ
によって電荷が転送される（ステップＳｂ５）。
【００５４】即ち、電源電位ＶDDまで充電されていた疑
似電源線ＲVbの電荷を、電荷転送回路２３が電荷転送路
１７ａおよび１７ｂを介して疑似電源線ＲVbに転送す
る。これによって、接地電位まで放電された疑似電源線
ＲVaの電位が上昇する。
似電源線ＲVbの電荷を、電荷転送回路２３が電荷転送路
１７ａおよび１７ｂを介して疑似電源線ＲVbに転送す
る。これによって、接地電位まで放電された疑似電源線
ＲVaの電位が上昇する。
【００５５】この電荷転送は、疑似電源線ＲVbの電位と
疑似電源線ＲVaの電位とが概ね等しくなると終了する
が、この時の疑似電源線ＲVbの電位は電源電位ＶDDより
低く、また疑似電源線ＲVaの電位は接地電位よりも高
い。
疑似電源線ＲVaの電位とが概ね等しくなると終了する
が、この時の疑似電源線ＲVbの電位は電源電位ＶDDより
低く、また疑似電源線ＲVaの電位は接地電位よりも高
い。
【００５６】電荷転送回路２３は電荷転送状態を監視し
（ステップＳｂ６）、疑似電源線ＲVbの電位と疑似電源
線ＲVaの電位とが概ね等しくなると、電荷転送が終了し
た旨を知らせる応答信号Ｒes22を転送制御回路２２へ伝
達する（ステップＳｂ７）。
（ステップＳｂ６）、疑似電源線ＲVbの電位と疑似電源
線ＲVaの電位とが概ね等しくなると、電荷転送が終了し
た旨を知らせる応答信号Ｒes22を転送制御回路２２へ伝
達する（ステップＳｂ７）。
【００５７】応答信号Ｒes22を受けた転送制御回路２２
は、応答信号Ｒes24をモード制御回路２４へ送り、電荷
転送処理が終了してアクティブモードからスリープモー
ドへの切り換えが完了した旨を通知する（ステップＳｂ
８）。これを以って、アクティブモードからスリープモ
ードへの遷移に係る、電源回路の電荷再利用の処理が終
了する。
は、応答信号Ｒes24をモード制御回路２４へ送り、電荷
転送処理が終了してアクティブモードからスリープモー
ドへの切り換えが完了した旨を通知する（ステップＳｂ
８）。これを以って、アクティブモードからスリープモ
ードへの遷移に係る、電源回路の電荷再利用の処理が終
了する。
【００５８】図４は本発明の論理回路の応用例を示すも
のであり、詳細な構成例を示す接続図である。なお図４
において、図１に示す各部と対応する部分には同一の符
号を付し、その説明は省略する。
のであり、詳細な構成例を示す接続図である。なお図４
において、図１に示す各部と対応する部分には同一の符
号を付し、その説明は省略する。
【００５９】電荷再利用回路２０ａは、モード制御部３
１および電荷転送回路３２から構成され、モード制御信
号ＳLPおよび転送制御信号ＳEQに基づいて制御される。
このモード制御部３１は、漏洩電流のより小さなデバイ
スパラメータに設定されたＣ−ＭＯＳのインバータ回路
インバータ回路３１ａ、３１ｂ、３１ｃから構成されて
いる。
１および電荷転送回路３２から構成され、モード制御信
号ＳLPおよび転送制御信号ＳEQに基づいて制御される。
このモード制御部３１は、漏洩電流のより小さなデバイ
スパラメータに設定されたＣ−ＭＯＳのインバータ回路
インバータ回路３１ａ、３１ｂ、３１ｃから構成されて
いる。
【００６０】インバータ回路インバータ回路３１ａは、
モード制御信号ＳLPを入力として、信号配給線１６ａへ
信号を出力する。また、直列に接続されたインバータ回
路インバータ回路３１ｂとインバータ回路３１ｂとは、
モード制御信号ＳLPを入力として信号配給線１６ｂへ信
号を出力する。
モード制御信号ＳLPを入力として、信号配給線１６ａへ
信号を出力する。また、直列に接続されたインバータ回
路インバータ回路３１ｂとインバータ回路３１ｂとは、
モード制御信号ＳLPを入力として信号配給線１６ｂへ信
号を出力する。
【００６１】また電荷転送回路３２は、例えば漏洩電流
のより小さなデバイスパラメータに設定されたｎ−ＭＯ
Ｓトランジスタ３５等から構成されている。このｎ−Ｍ
ＯＳトランジスタ３５のゲート電極には転送制御信号Ｓ
EQが入力され、ソース電極−ドレイン電極間は、疑似電
源線ＲVa−疑似電源線ＲVb間を接続される。
のより小さなデバイスパラメータに設定されたｎ−ＭＯ
Ｓトランジスタ３５等から構成されている。このｎ−Ｍ
ＯＳトランジスタ３５のゲート電極には転送制御信号Ｓ
EQが入力され、ソース電極−ドレイン電極間は、疑似電
源線ＲVa−疑似電源線ＲVb間を接続される。
【００６２】図５は、図４に示す構成の各部における信
号あるいは電位の変化の様子を示すタイミングチャート
である。これらの図に基づいて、まず給電回路１０ａが
スリープモードからアクティブモードへ遷移する場合に
ついて説明する。
号あるいは電位の変化の様子を示すタイミングチャート
である。これらの図に基づいて、まず給電回路１０ａが
スリープモードからアクティブモードへ遷移する場合に
ついて説明する。
【００６３】スリープモードにおいては、モード制御信
号ＳLPは高電位になっており、モード制御部３１から信
号配給線１６ａに低電位信号が供給され、ｎ−ＭＯＳト
ランジスタ１５ａ-1〜１５ａ-nは全て遮断状態となって
いる。
号ＳLPは高電位になっており、モード制御部３１から信
号配給線１６ａに低電位信号が供給され、ｎ−ＭＯＳト
ランジスタ１５ａ-1〜１５ａ-nは全て遮断状態となって
いる。
【００６４】また上述と同様、Ｃ−ＭＯＳ論理素子群１
４ａの総インピーダンスよりもｎ−ＭＯＳトランジスタ
１５ａ-1〜１５ａ-nの総インピーダンスの方が高いの
で、疑似電源線ＲVaは電源電位ＶDDまで充電されて高電
位となっている。
４ａの総インピーダンスよりもｎ−ＭＯＳトランジスタ
１５ａ-1〜１５ａ-nの総インピーダンスの方が高いの
で、疑似電源線ＲVaは電源電位ＶDDまで充電されて高電
位となっている。
【００６５】一方このとき、モード制御部３１から信号
配給線１６ｂに高電位信号が供給され、ｐ−ＭＯＳトラ
ンジスタ１５ｂ-1〜１５ｂ-mも全て遮断状態となってい
る。この場合やはりＣ−ＭＯＳ論理素子群１４ｂの総イ
ンピーダンスよりもｐ−ＭＯＳトランジスタ１５ｂ-1〜
１５ｂ-mの総インピーダンスの方が高いので、疑似電源
線ＲVbは接地電位まで放電されて低電位となっている。
配給線１６ｂに高電位信号が供給され、ｐ−ＭＯＳトラ
ンジスタ１５ｂ-1〜１５ｂ-mも全て遮断状態となってい
る。この場合やはりＣ−ＭＯＳ論理素子群１４ｂの総イ
ンピーダンスよりもｐ−ＭＯＳトランジスタ１５ｂ-1〜
１５ｂ-mの総インピーダンスの方が高いので、疑似電源
線ＲVbは接地電位まで放電されて低電位となっている。
【００６６】時刻Ｔm1においてスリープモードからアク
ティブモードへの遷移を開始するために、所定の時間ｔ
EQの立ち上がり幅を有する転送制御信号ＳEQを入力し、
ｎ−ＭＯＳトランジスタ３５を間欠的に導通状態にす
る。
ティブモードへの遷移を開始するために、所定の時間ｔ
EQの立ち上がり幅を有する転送制御信号ＳEQを入力し、
ｎ−ＭＯＳトランジスタ３５を間欠的に導通状態にす
る。
【００６７】これにより、電源電位ＶDDまで充電された
疑似電源線ＲVaの電荷を、電荷転送回路３２を介して、
疑似電源線ＲVbに転送する。このとき疑似電源線ＲVbの
電位は、接地電位から上昇する。
疑似電源線ＲVaの電荷を、電荷転送回路３２を介して、
疑似電源線ＲVbに転送する。このとき疑似電源線ＲVbの
電位は、接地電位から上昇する。
【００６８】なお上述の所定の時間ｔEQは、転送制御信
号ＳEQの立ち上がりから疑似電源線ＲVaの電位と疑似電
源線ＲVbの電位とが概ね等しくなるまでに必要な時間を
予め設定する。
号ＳEQの立ち上がりから疑似電源線ＲVaの電位と疑似電
源線ＲVbの電位とが概ね等しくなるまでに必要な時間を
予め設定する。
【００６９】こうして転送制御信号ＳEQが立ち下がる時
刻ｔm2には、疑似電源線ＲVaの電位は電源電位ＶDDより
も低く、また疑似電源線ＲVbの電位は接地電位よりも高
い状態となる。
刻ｔm2には、疑似電源線ＲVaの電位は電源電位ＶDDより
も低く、また疑似電源線ＲVbの電位は接地電位よりも高
い状態となる。
【００７０】こうして疑似電源線ＲVaの電位と疑似電源
線ＲVbの電位とがほぼ等しくなった後、時刻ｔm3におい
てモード制御信号ＳLPを高電位から低電位へと遷移させ
る。これによってモード制御部３１は、信号配給線１６
ａに対しては高電位の信号を、また信号配給線１６ｂに
対しては低電位の信号を出力させる。ここで、疑似電源
線ＲVaの電位は接地電位まで降下し、一方疑似電源線Ｒ
Vbの電位は電源電位ＶDDまで上昇し、完全なアクティブ
モードへと遷移する。
線ＲVbの電位とがほぼ等しくなった後、時刻ｔm3におい
てモード制御信号ＳLPを高電位から低電位へと遷移させ
る。これによってモード制御部３１は、信号配給線１６
ａに対しては高電位の信号を、また信号配給線１６ｂに
対しては低電位の信号を出力させる。ここで、疑似電源
線ＲVaの電位は接地電位まで降下し、一方疑似電源線Ｒ
Vbの電位は電源電位ＶDDまで上昇し、完全なアクティブ
モードへと遷移する。
【００７１】次に給電回路１０ａがアクティブモードか
らスリープモードへ遷移する場合について説明する。ア
クティブモードにおいては、モード制御信号ＳLPは低電
位になっており、モード制御部３１から信号配給線１６
ａに高電位信号が供給され、ｎ−ＭＯＳトランジスタ１
５ａ-1〜１５ａ-nは全て導通状態となっている。
らスリープモードへ遷移する場合について説明する。ア
クティブモードにおいては、モード制御信号ＳLPは低電
位になっており、モード制御部３１から信号配給線１６
ａに高電位信号が供給され、ｎ−ＭＯＳトランジスタ１
５ａ-1〜１５ａ-nは全て導通状態となっている。
【００７２】また上述と同様、Ｃ−ＭＯＳ論理素子群１
４ａの総インピーダンスよりもｎ−ＭＯＳトランジスタ
１５ａ-1〜１５ａ-nの総インピーダンスの方が高いの
で、疑似電源線ＲVaは接地電位まで放電されて低電位と
なっている。
４ａの総インピーダンスよりもｎ−ＭＯＳトランジスタ
１５ａ-1〜１５ａ-nの総インピーダンスの方が高いの
で、疑似電源線ＲVaは接地電位まで放電されて低電位と
なっている。
【００７３】一方このとき、モード制御部３１から信号
配給線１６ｂに低電位信号が供給され、ｐ−ＭＯＳトラ
ンジスタ１５ｂ-1〜１５ｂ-mも全て導通状態となってい
る。この場合やはりＣ−ＭＯＳ論理素子群１４ｂの総イ
ンピーダンスよりもｐ−ＭＯＳトランジスタ１５ｂ-1〜
１５ｂ-mの総インピーダンスの方が高いので、疑似電源
線ＲVbは電源電位ＶDDまで充電されて高電位となってい
る。
配給線１６ｂに低電位信号が供給され、ｐ−ＭＯＳトラ
ンジスタ１５ｂ-1〜１５ｂ-mも全て導通状態となってい
る。この場合やはりＣ−ＭＯＳ論理素子群１４ｂの総イ
ンピーダンスよりもｐ−ＭＯＳトランジスタ１５ｂ-1〜
１５ｂ-mの総インピーダンスの方が高いので、疑似電源
線ＲVbは電源電位ＶDDまで充電されて高電位となってい
る。
【００７４】時刻Ｔm4においてアクティブモードからス
リープモードへの遷移を開始するために、モード制御信
号ＳLPを低電位から高電位へと遷移させる。これによっ
てモード制御部３１は、信号配給線１６ａに対しては低
電位の信号を、また信号配給線１６ｂに対しては高電位
の信号を出力させる。
リープモードへの遷移を開始するために、モード制御信
号ＳLPを低電位から高電位へと遷移させる。これによっ
てモード制御部３１は、信号配給線１６ａに対しては低
電位の信号を、また信号配給線１６ｂに対しては高電位
の信号を出力させる。
【００７５】この後時刻Ｔm5において所定の時間ｔEQの
立ち上がり幅を有する転送制御信号ＳEQを入力し、ｎ−
ＭＯＳトランジスタ３５を間欠的に導通状態にする。こ
れにより、電源電位ＶDDまで充電された疑似電源線ＲVb
の電荷を、電荷転送回路３２を介して、疑似電源線ＲVa
に転送する。このとき疑似電源線ＲVaの電位は、接地電
位から上昇する。
立ち上がり幅を有する転送制御信号ＳEQを入力し、ｎ−
ＭＯＳトランジスタ３５を間欠的に導通状態にする。こ
れにより、電源電位ＶDDまで充電された疑似電源線ＲVb
の電荷を、電荷転送回路３２を介して、疑似電源線ＲVa
に転送する。このとき疑似電源線ＲVaの電位は、接地電
位から上昇する。
【００７６】なお上述の所定の時間ｔEQは、転送制御信
号ＳEQの立ち上がりから疑似電源線ＲVaの電位と疑似電
源線ＲVbの電位とが概ね等しくなるまでに必要な時間を
予め設定する。
号ＳEQの立ち上がりから疑似電源線ＲVaの電位と疑似電
源線ＲVbの電位とが概ね等しくなるまでに必要な時間を
予め設定する。
【００７７】こうして転送制御信号ＳEQが立ち下がる時
刻ｔm6には、疑似電源線ＲVaの電位は接地電位よりも高
く、また疑似電源線ＲVaの電位は電源電位ＶDDよりも低
い状態となる。
刻ｔm6には、疑似電源線ＲVaの電位は接地電位よりも高
く、また疑似電源線ＲVaの電位は電源電位ＶDDよりも低
い状態となる。
【００７８】この後、徐々に疑似電源線ＲVbの電荷は放
電されて電位は接地電位まで降下し、一方疑似電源線Ｒ
Vaには徐々に電荷が充電されて電位は電源電位ＶDDまで
上昇し、完全なスリープモードへと遷移する。
電されて電位は接地電位まで降下し、一方疑似電源線Ｒ
Vaには徐々に電荷が充電されて電位は電源電位ＶDDまで
上昇し、完全なスリープモードへと遷移する。
【００７９】
【発明の効果】以上説明したように、この発明によれ
ば、第１の電源線と、前記第１の電源線より電圧が低い
第２の電源線と、第１のスイッチを介して前記第２の電
源線に接続される第１の疑似電源線と、第２のスイッチ
を介して前記第１の電源線に接続される第２の疑似電源
線と、前記第１の電源線と前記第１の疑似電源線との間
に接続されて駆動電力が供給される第１の論理素子群、
前記第２の疑似電源線と前記第２の電源線との間に接続
されて駆動電力が供給される第２の論理素子群と、前記
第１の疑似電源線と前記第２の疑似電源線との間で電荷
を移動させる電荷転送手段と、前記第１のスイッチなら
びに第２のスイッチを制御する切換制御手段と、前記電
荷転送手段と前記切換制御手段とを制御する転送制御手
段とからなる論理回路において、前記転送制御手段は、
前記第１の論理素子群ならびに前記第２の論理素子群の
スリープモードからアクティブモードへの遷移に際し
て、前記第１の疑似電源線の電位と前記第２の疑似電源
線の電位とが略同電位になるまで前記電荷転送手段によ
って当該第１の疑似電源線と当該第２の疑似電源線との
間で電荷を転送し、前記第１の疑似電源線の電位と前記
第２の疑似電源線の電位とが略同電位になった後に前記
第１のスイッチおよび前記第２のスイッチをオンにし、
一方前記第１の論理素子群ならびに前記第２の論理素子
群のアクティブモードからスリープモードへの遷移に際
して、前記第１のスイッチおよび前記第２のスイッチを
にオフにした後に、前記第１の疑似電源線の電位と前記
第２の疑似電源線の電位とが略同電位になるまで前記電
荷転送手段によって当該第１の疑似電源線と当該第２の
疑似電源線との間で電荷を転送する。この発明は、この
ような背景の下になされたもので、スリープモード−ア
クティブモードの切り換えにともなう電荷の蓄積によっ
て無駄に消費される電力を低減させることができる論理
回路が実現可能であるという効果が得られる。
ば、第１の電源線と、前記第１の電源線より電圧が低い
第２の電源線と、第１のスイッチを介して前記第２の電
源線に接続される第１の疑似電源線と、第２のスイッチ
を介して前記第１の電源線に接続される第２の疑似電源
線と、前記第１の電源線と前記第１の疑似電源線との間
に接続されて駆動電力が供給される第１の論理素子群、
前記第２の疑似電源線と前記第２の電源線との間に接続
されて駆動電力が供給される第２の論理素子群と、前記
第１の疑似電源線と前記第２の疑似電源線との間で電荷
を移動させる電荷転送手段と、前記第１のスイッチなら
びに第２のスイッチを制御する切換制御手段と、前記電
荷転送手段と前記切換制御手段とを制御する転送制御手
段とからなる論理回路において、前記転送制御手段は、
前記第１の論理素子群ならびに前記第２の論理素子群の
スリープモードからアクティブモードへの遷移に際し
て、前記第１の疑似電源線の電位と前記第２の疑似電源
線の電位とが略同電位になるまで前記電荷転送手段によ
って当該第１の疑似電源線と当該第２の疑似電源線との
間で電荷を転送し、前記第１の疑似電源線の電位と前記
第２の疑似電源線の電位とが略同電位になった後に前記
第１のスイッチおよび前記第２のスイッチをオンにし、
一方前記第１の論理素子群ならびに前記第２の論理素子
群のアクティブモードからスリープモードへの遷移に際
して、前記第１のスイッチおよび前記第２のスイッチを
にオフにした後に、前記第１の疑似電源線の電位と前記
第２の疑似電源線の電位とが略同電位になるまで前記電
荷転送手段によって当該第１の疑似電源線と当該第２の
疑似電源線との間で電荷を転送する。この発明は、この
ような背景の下になされたもので、スリープモード−ア
クティブモードの切り換えにともなう電荷の蓄積によっ
て無駄に消費される電力を低減させることができる論理
回路が実現可能であるという効果が得られる。
【図１】 本発明の一実施の形態にかかる論理回路の構
成を示すブロック図である。
成を示すブロック図である。
【図２】 同実施の形態においてスリープモードからア
クティブモードへモードを遷移させる場合の制御動作の
流れを示すフローチャートである。
クティブモードへモードを遷移させる場合の制御動作の
流れを示すフローチャートである。
【図３】 同実施の形態においてアクティブモードから
スリープモードへモードを遷移させる場合の制御動作の
流れを示すフローチャートである。
スリープモードへモードを遷移させる場合の制御動作の
流れを示すフローチャートである。
【図４】 本発明の論理回路の応用例を示すものであ
り、詳細な構成例を示す接続図である。
り、詳細な構成例を示す接続図である。
【図５】 図４に示す構成の各部における信号あるいは
電位の変化の様子を示すタイミングチャートである。
電位の変化の様子を示すタイミングチャートである。
【図６】 従来技術の電力制御回路を備えた半導体集積
論理回路の構成例を示す接続図である。
論理回路の構成例を示す接続図である。
１０、１０ａ 論理回路 １３ａ-1、１３ａ-2・・・１３ａ-n ゲート回路 １３ｂ-1、１３ｂ-2・・・１３ｂ-n ゲート回路 １４ａ Ｃ−ＭＯＳ論理素子群（第１の論理素子群） １４ｂ Ｃ−ＭＯＳ論理素子群（第２の論理素子群） １５ａ-1、１５ａ-2…１５ａ-n ｎ−ＭＯＳトランジス
タ（第１のスイッチ） １５ｂ-1、１５ｂ-2…１５ｂ-n ｐ−ＭＯＳトランジス
タ（第２のスイッチ） １６ａ、１６ｂ 信号配給線 １７ａ、１７ｂ 電荷転送路 ２０ 電荷再利用回路 ２１ モード信号発生回路 ２２ 転送制御回路（転送制御手段） ２３、３２ 電荷転送回路（電荷転送手段） ２４ モード制御回路 ３１ モード制御部（切換制御手段） ３１ａ、３１ｂ、３１ｃ インバータ回路 ３５ ｎ−ＭＯＳトランジスタ（第３のスイッチ） １００ 論理回路 １０１ インバータ回路 １０２ ＮＡＮＤ回路 １０３ インバータ回路 １０４ Ｃ−ＭＯＳ論理素子群 １０５-1、１０５-2・・・１０５-n ｎ−ＭＯＳトラン
ジスタ Ｃtl21、Ｃtl22、Ｃtl24 制御信号 Ｒes21、Ｒes22、Ｒes24 応答信号 ＲVa 疑似電源線（第１の疑似電源線） ＲVb 疑似電源線（第２の疑似電源線） ＲVD 実電源線（第１の電源線） ＲVS 実電源線（第２の電源線） ＲVV 疑似電源線 ＳLP モード制御信号 ＶDD 電源電位
タ（第１のスイッチ） １５ｂ-1、１５ｂ-2…１５ｂ-n ｐ−ＭＯＳトランジス
タ（第２のスイッチ） １６ａ、１６ｂ 信号配給線 １７ａ、１７ｂ 電荷転送路 ２０ 電荷再利用回路 ２１ モード信号発生回路 ２２ 転送制御回路（転送制御手段） ２３、３２ 電荷転送回路（電荷転送手段） ２４ モード制御回路 ３１ モード制御部（切換制御手段） ３１ａ、３１ｂ、３１ｃ インバータ回路 ３５ ｎ−ＭＯＳトランジスタ（第３のスイッチ） １００ 論理回路 １０１ インバータ回路 １０２ ＮＡＮＤ回路 １０３ インバータ回路 １０４ Ｃ−ＭＯＳ論理素子群 １０５-1、１０５-2・・・１０５-n ｎ−ＭＯＳトラン
ジスタ Ｃtl21、Ｃtl22、Ｃtl24 制御信号 Ｒes21、Ｒes22、Ｒes24 応答信号 ＲVa 疑似電源線（第１の疑似電源線） ＲVb 疑似電源線（第２の疑似電源線） ＲVD 実電源線（第１の電源線） ＲVS 実電源線（第２の電源線） ＲVV 疑似電源線 ＳLP モード制御信号 ＶDD 電源電位
Claims (6)
- 【請求項１】 第１の電源線（ＲVD）と、 前記第１の電源線より電圧が低い第２の電源線（ＲVS）
と、 第１のスイッチ（１５ａ-1、１５ａ-2・・・１５ａ-n）
を介して前記第２の電源線に接続される第１の疑似電源
線（ＲVa）と、 第２のスイッチ（１５ｂ-1、１５ｂ-2・・・１５ｂ-n）
を介して前記第１の電源線に接続される第２の疑似電源
線（ＲVb）と、 前記第１の電源線と前記第１の疑似電源線との間に接続
されて駆動電力が供給される第１の論理素子群（１４
ａ）と、 前記第２の疑似電源線と前記第２の電源線との間に接続
されて駆動電力が供給される第２の論理素子群（１４
ｂ）と、 前記第１の疑似電源線と前記第２の疑似電源線との間で
電荷を移動させる電荷転送手段（２３、３２）とを具備
することを特徴とする論理回路。 - 【請求項２】 前記第１のスイッチならびに第２のスイ
ッチを制御する切換制御手段（３１）を具備し、 前記電荷転送手段は、 前記第１の疑似電源線と前記第２の疑似電源線とを電気
的に接続する第３のスイッチ（３５）からなることを特
徴とする請求項１に記載の論理回路。 - 【請求項３】 前記第１のスイッチならびに第２のスイ
ッチを制御する切換制御手段と、 前記電荷転送手段と前記切換制御手段とを制御する転送
制御手段（２２）とを具備することを特徴とする請求項
１に記載の論理回路。 - 【請求項４】 前記転送制御手段は、 前記第１の論理素子群ならびに前記第２の論理素子群の
スリープモードからアクティブモードへの遷移に際し
て、 前記第１の疑似電源線の電位と前記第２の疑似電源線の
電位とが略同電位になるまで前記電荷転送手段によって
当該第１の疑似電源線と当該第２の疑似電源線との間で
電荷を転送し、 前記第１の疑似電源線の電位と前記第２の疑似電源線の
電位とが略同電位になった後に前記第１のスイッチおよ
び前記第２のスイッチをオンにすることを特徴とする請
求項３に記載の論理回路。 - 【請求項５】 前記転送制御手段は、 前記第１の論理素子群ならびに前記第２の論理素子群の
アクティブモードからスリープモードへの遷移に際し
て、 前記第１のスイッチおよび前記第２のスイッチをにオフ
にした後に、 前記第１の疑似電源線の電位と前記第２の疑似電源線の
電位とが略同電位になるまで前記電荷転送手段によって
当該第１の疑似電源線と当該第２の疑似電源線との間で
電荷を転送することを特徴とする請求項３に記載の論理
回路。 - 【請求項６】 前記第１、第２のスイッチおよび前記第
１、第２の論理素子群は各々ＭＯＳトランジスタから構
成され、 スリープモードにおいては前記第１のスイッチのインピ
ーダンスは前記第１の論理素子群のインピーダンスより
高く且つ前記第２のスイッチのインピーダンスは前記第
２の論理素子群のインピーダンスより高いことを特徴と
する請求項１ないし請求項５の何れかに記載の論理回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23661798A JP3187775B2 (ja) | 1998-08-10 | 1998-08-10 | 論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23661798A JP3187775B2 (ja) | 1998-08-10 | 1998-08-10 | 論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000058754A true JP2000058754A (ja) | 2000-02-25 |
| JP3187775B2 JP3187775B2 (ja) | 2001-07-11 |
Family
ID=17003302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23661798A Expired - Fee Related JP3187775B2 (ja) | 1998-08-10 | 1998-08-10 | 論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3187775B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015686A (ja) * | 1999-06-28 | 2001-01-19 | Agilent Technol Inc | 集積回路のｉ／ｏシステムにおける小電力電荷遷移方法及び小電力ｉ／ｏシステム |
| JP2007329920A (ja) * | 2006-05-31 | 2007-12-20 | Fujitsu Ltd | Ｍｔｍｏｓ回路のモード遷移中に電荷を再利用して消費電力を削減する回路及び方法 |
| JP2009147934A (ja) * | 2007-12-11 | 2009-07-02 | Fujitsu Ltd | マルチスレッショルドｃｍｏｓ（ｍｔｃｍｏｓ）回路におけるチャージリサイクリング（ｃｒ）トランジスタのサイジング及び配置 |
| JP2009147933A (ja) * | 2007-12-11 | 2009-07-02 | Fujitsu Ltd | パワーゲーティングｃｍｏｓ回路及びスーパーカットオフｃｍｏｓ回路におけるチャージリサイクリング |
| JP2010067900A (ja) * | 2008-09-12 | 2010-03-25 | Elpida Memory Inc | 半導体装置 |
| JP4852598B2 (ja) * | 2005-04-22 | 2012-01-11 | エヌエックスピー ビー ヴィ | 集積回路、電子デバイス及び集積回路制御方法 |
-
1998
- 1998-08-10 JP JP23661798A patent/JP3187775B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015686A (ja) * | 1999-06-28 | 2001-01-19 | Agilent Technol Inc | 集積回路のｉ／ｏシステムにおける小電力電荷遷移方法及び小電力ｉ／ｏシステム |
| JP4657421B2 (ja) * | 1999-06-28 | 2011-03-23 | アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド | 集積回路のｉ／ｏシステムにおける小電力電荷遷移方法及び小電力ｉ／ｏシステム |
| JP4852598B2 (ja) * | 2005-04-22 | 2012-01-11 | エヌエックスピー ビー ヴィ | 集積回路、電子デバイス及び集積回路制御方法 |
| JP2007329920A (ja) * | 2006-05-31 | 2007-12-20 | Fujitsu Ltd | Ｍｔｍｏｓ回路のモード遷移中に電荷を再利用して消費電力を削減する回路及び方法 |
| JP2009147934A (ja) * | 2007-12-11 | 2009-07-02 | Fujitsu Ltd | マルチスレッショルドｃｍｏｓ（ｍｔｃｍｏｓ）回路におけるチャージリサイクリング（ｃｒ）トランジスタのサイジング及び配置 |
| JP2009147933A (ja) * | 2007-12-11 | 2009-07-02 | Fujitsu Ltd | パワーゲーティングｃｍｏｓ回路及びスーパーカットオフｃｍｏｓ回路におけるチャージリサイクリング |
| JP2012095358A (ja) * | 2007-12-11 | 2012-05-17 | Fujitsu Ltd | パワーゲーティングｃｍｏｓ回路及びスーパーカットオフｃｍｏｓ回路におけるチャージリサイクリング |
| JP2010067900A (ja) * | 2008-09-12 | 2010-03-25 | Elpida Memory Inc | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3187775B2 (ja) | 2001-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3947308B2 (ja) | 半導体集積回路 | |
| JP3080062B2 (ja) | 半導体集積回路 | |
| US7167017B2 (en) | Isolation cell used as an interface from a circuit portion operable in a power-down mode to a circuit portion in a power-up mode | |
| JP2001186007A (ja) | 金属酸化膜半導体トランジスタ回路およびそれを用いた半導体集積回路 | |
| JP4041461B2 (ja) | スリープ・モード中の信号状態および漏れ電流の制御 | |
| US6335648B1 (en) | Circuit using internal pull-up/pull-down resistor during reset | |
| JP3187775B2 (ja) | 論理回路 | |
| JPH04130770A (ja) | 半導体集積回路 | |
| EP0642222B1 (en) | Low power-consumption clock pulse generator with two clock sources selectively available | |
| US20050174159A1 (en) | Apparatus for voltage level shifting | |
| JP2004128590A (ja) | レベルシフタ回路 | |
| JP3123516B2 (ja) | 半導体装置及び半導体装置の駆動方法 | |
| KR20010005090A (ko) | 동작모드에 따라 선별적으로 파워를 공급하는 파워공급장치 | |
| JPH0955470A (ja) | 半導体回路及び半導体回路装置 | |
| JPH09294062A (ja) | 入力回路 | |
| JPH10334693A (ja) | 冗長アドレス発生回路 | |
| US6353560B1 (en) | Semiconductor memory device | |
| KR100261179B1 (ko) | 씨모스 전압 레벨 쉬프트 회로 | |
| US6373149B1 (en) | Power supply control for low voltage circuits using high threshold switch transistors | |
| CN115882712B (zh) | 一种电源芯片的使能电路、电源芯片及控制方法 | |
| KR100259091B1 (ko) | 저전력 저전압 보호회로 | |
| KR100221615B1 (ko) | 저전력 cmos 디지털 회로 | |
| JP2005236654A (ja) | 半導体ｍｏｓ集積回路 | |
| KR100396831B1 (ko) | 절전형인버터회로 | |
| JP2000004161A (ja) | Ｄａ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |