JP6027817B2

JP6027817B2 - 半導体装置とその電源制御方法

Info

Publication number: JP6027817B2
Application number: JP2012178919A
Authority: JP
Inventors: 拓也皆川
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2012-08-10
Filing date: 2012-08-10
Publication date: 2016-11-16
Anticipated expiration: 2032-08-10
Also published as: JP2014038382A; US8847675B2; US20140043072A1

Description

本発明は、半導体装置の電源制御に関する。

半導体製造技術の進歩によるプロセスの微細化に伴い、トランジスタ素子の小型化が急速に進んだ。その結果、同一面積のチップに搭載可能なトランジスタの数（集積度）が増大し、ここ数年で回路規模が10倍以上にも膨れ上がった。回路規模の増大に伴い、回路が消費する電力も増加傾向にある。回路が消費する電力にはダイナミック電力とスタティック電力がある。

ダイナミック電力は、信号変化によってトランジスタに流れる電流により発生する電力である。ダイナミック電力は信号変化の抑制により削減可能であり、ダイナミック電力の削減策として、回路動作が不要な期間、当該回路へのクロック供給を遮断するクロックゲーティング技術が用いられる。

一方、スタティック電力は、信号変化がない場合もトランジスタに流れるリーク電流によって発生する電力である。スタティック電力の削減には、トランジスタに供給する電源電圧を低く抑えるか、または、遮断する方法が有効である。このためスタティック電力の削減を目的とする電源遮断技術が普及した。

ここで、チップ全域のトランジスタへ電力供給を行う電源配線を「グローバル配線」と呼び、グローバル電源配線から一部の回路ブロックのトランジスタへ電源を供給する電源配線を「ローカル配線」と呼ぶことにする。

電源遮断技術は、電源遮断の対象回路ブロックのローカル配線とグローバル配線の間に、トランジスタなどで構成されるスイッチを接続して両配線を電気的に分離可能にし、必要に応じスイッチをオンオフして電源の供給と遮断を切り替える技術である。電源が遮断された回路ブロックではリーク電流がなくなり、リーク電流によるスタティック電力の消費をカットすることができる。

現在、材料や製造方法の改善により、リーク電流は、以前のような指数関数的な増加傾向を示すことはなくなったが、依然、線形的な増加傾向を保ち、電源遮断技術は今後もスタティック電力の削減手段として重要な位置を占める。また、チップ内で電源遮断を必要とする回路ブロックは増加の一途を辿り、数年後には、チップのほぼ全体を電源遮断を有する回路ブロックが占めると予想される。

電源遮断された回路ブロックの静電容量に蓄積された電荷は、時間とともに放電して減少し、何れはなくなる。そのため、電源遮断後、再び、回路ブロックを動作させるには、当該回路ブロックの静電容量を再び充電する必要がある。言い換えれば、当該回路ブロックがもつ静電容量分の電荷の供給が必要であり、充電により電力を消費する。この充電による電力消費は「チャージ電力」と呼ばれる。つまり、電源遮断中の回路ブロックはスタティック電力を消費しないが、電源供給を復帰させる度にチャージ電力が発生する。

電源遮断の対象回路ブロックの数に比例して、単位時間当りの電源供給の復帰回数も増加する。そのため、ほぼ全体が電源遮断の対象回路ブロックで構成されたチップにおいては、スタティック電力の削減に比べて、チャージ電力の増加が無視できなくなり、電源遮断技術による電力削減効果が無効にされる虞がある。

この問題を解決するために、ある回路ブロックにおいて電源遮断後の放電によって失われる電荷を、電源遮断状態から電源供給状態に復帰する他の回路ブロックの静電容量へ分け与える「チャージリサイクル」と呼ばれる技術がある（特許文献1参照）。この技術を用いると、今までは電源遮断後の放電によって失っていた電荷を電源供給の復帰に再利用することで、電源供給の復帰時に静電容量に供給すべき電荷量が低減され、チャージ電力が削減される。

特許文献1が開示する技術は、複数の回路ブロック内のローカル電源同士をスイッチ（以下、CRスイッチ）を介して接続する。そして、電源の遮断および復帰のタイミングに応じてCRスイッチを切り替えてローカル電源同士の導通または切断を行ってチャージリサイクルを行う。

CRスイッチの切り替えには、チップのレイアウト前にシミュレーションで計測したタイミングを用いる。つまり、CRスイッチの切り替えタイミングおよび電源の復帰タイミングは、常に一定のタイミングで制御されることになる。しかし、このようなタイミング制御によれば、例えばテクノロジノードの進化によって生じる、チップ内のトランジスタのばらつきなどによってタイミングのずれが生じた場合に対応することができない。また、電荷を静電容量へ最適に分け与えることができず、本来、削減可能な電力が無駄になる場合がある。

特開2009-147934号公報

本発明は、半導体装置のチャージ電力を効果的に削減するチャージリサイクルを実現することを目的とする。

本発明は、前記の目的を達成する一手段として、以下の構成を備える。

本発明にかかる半導体装置は、少なくとも第一および第二の回路ブロックを含む複数の回路ブロックと、前記複数の回路ブロックそれぞれに接続される複数のローカル配線と、前記複数のローカル配線を介して、前記複数の回路ブロックそれぞれに電源を供給するグローバル配線と、前記複数のローカル配線それぞれと前記グローバル配線の間に配置され、前記複数の回路ブロックそれぞれを電源遮断状態又は電源供給状態にする複数の第一のスイッチと、前記複数のローカル配線のうち前記第一の回路ブロックに接続された第一のローカル配線と前記複数のローカル配線のうち前記第二の回路ブロックに接続された第二のローカル配線との間に配置され、前記第一の回路ブロックと前記第二の回路ブロックとの間を不通状態又は導通状態にする第二のスイッチと、前記第一のローカル配線と前記第二のローカル配線との間の電位差が基準値以下であることを示す判定信号を出力する判定手段と、電源制御命令および前記判定信号の入力に従い、前記複数の第一のスイッチのそれぞれに第一の制御信号および前記第二のスイッチに第二の制御信号を出力することによって、前記複数の第一のスイッチおよび前記第二のスイッチの開閉をそれぞれ制御する制御手段とを有し、前記制御手段は、前記電源制御命令のうち電源供給状態にある前記第一の回路ブロックを電源遮断状態に移行させ、電源遮断状態にある前記第二の回路ブロックを電源供給状態に移行させる電源制御命令を受信した場合、前記複数の第一のスイッチのうち前記第一のローカル配線と前記グローバル配線との間に配置された第一のスイッチが開になるように前記第一の制御信号を制御することによって前記第一の回路ブロックを電源遮断状態に移行させ、前記第一の回路ブロックを電源遮断状態に移行させた後、前記第二のスイッチが閉になるように前記第二の制御信号を制御することによって前記第一の回路ブロックと前記第二の回路ブロックとを導通状態にさせ、前記第一の回路ブロックと前記第二の回路ブロックとを導通状態にさせた後、前記判定手段から入力される前記判定信号に従い、前記第二のスイッチが開になるように前記第二の制御信号を制御することによって前記第一の回路ブロックと前記第二の回路ブロックとを不通状態にさせ、前記第一の回路ブロックと前記第二の回路ブロックとを不通状態にさせた後、前記複数の第一のスイッチのうち前記第二のローカル配線と前記グローバル配線との間に配置された第一のスイッチが閉になるように前記第一の制御信号を制御することによって前記第二の回路ブロックを電源供給状態に移行させることを特徴とする。

本発明によれば、半導体装置のチャージ電力を効果的に削減するチャージリサイクルを実現することができる。

実施例の半導体装置の構成例を説明するブロック図。スイッチ回路部の構成例を説明するブロック図。電源制御部の動作を説明するフローチャート。遮断復帰処理を説明するフローチャート。遮断復帰処理時の半導体装置の状態遷移を説明する図。電荷の移動を説明する図。

以下、本発明にかかる実施例の半導体装置とその電源制御を図面を参照して詳細に説明する。

［半導体装置の構成］
図1のブロック図により実施例の半導体装置100の構成例を説明する。

図1において、グローバル配線である電源配線111は各回路ブロックへ電源を供給する。第一の回路ブロック105は内部電源配線106に接続され、ローカル配線である内部電源配線106と電源配線111の間には一つ以上のスイッチ109が接続されている。同様に、第二の回路ブロック107は内部電源配線108に接続され、ローカル配線である内部電源配線108と電源配線111の間には一つ以上のスイッチ110が接続されている。

電源制御部101は、外部から電源制御命令112を入力し、判定部104から判定信号117を入力して、電源制御信号113、114およびスイッチ制御信号115を出力する。電源制御命令112には、電源制御を行うための一つ以上の命令が含まれる。命令の内容は、例えば、特定の回路ブロックの電源を遮断する命令、特定の回路ブロックの電源を復帰する命令、回路ブロックごとの電源の遮断と電源の復帰の順序を示す命令などである。電源制御部101は、電源制御命令112の内容と判定信号117に基づき、電源供給と電源遮断を制御するための電源制御信号113、114をスイッチ109、110に出力し、スイッチ回路部102の開閉を制御するスイッチ制御信号115を出力する。

第一のスイッチであるスイッチ109、110は、例えばPMOSトランジスタで構成され、PMOSトランジスタのソース端子が電源配線111に接続され、ドレイン端子が内部電源配線106または内部電源配線108に接続される。例えば第一のスイッチがPMOSトランジスタで構成されている場合、電源供給に対応する電源制御信号113、114はトランジスタのゲート電圧を接地電圧に等しくするような信号である。当該信号によりトランジスタのドレイン-ソース間が導通する（第一のスイッチが閉状態になる）。また、電源遮断に対応する電源制御信号113、114はトランジスタのゲート電圧を電源配線111に供給された電源の電圧に等しくするような信号である。当該信号によりトランジスタのドレイン-ソース間が不通になる（第一のスイッチが開状態になる）。

第二のスイッチであるスイッチ回路部102は、詳細は後述するが、上述したCRスイッチに相当し、ローカル配線同士を接続するために内部電源配線106と内部電源配線108の間に接続され、電源制御部101からスイッチ制御信号115を入力する。なお、スイッチ回路部102は通常は開状態にある。

状態検知部103は、内部電源配線106、108の状態を検知し、検知結果を表す状態情報116を出力する。状態検知部103は、例えば、内部電源配線106の電圧と内部電源配線108の電圧の間の電位差ΔVを検知する電圧検出器（例えばオペアンプのような差動増幅器）を用いて実現可能である。

判定部104は、状態検知部103から状態情報116を入力して判定信号117を出力する。判定部104は、例えばアナログコンパレータを用いて実現可能である。判定部104は、状態情報116が示す電位差ΔVと、予め設定された基準値Vrを比較して、比較結果を示す判定信号117を出力する。基準値Vrには基準電位差を設定する。基準電位差は零が理想であるが、状態検知部103の検知限界などを考慮して例えばVr=0.1Vなどを設定する。つまり、判定部104は、内部電源配線106と108の電位差が基準値以下（ΔV≦Vr）の場合は後述する遮断復帰処理の終了を示す判定信号117を出力し、電位差が基準値を超える（ΔV＞Vr）場合は判定信号117を出力しない。

●スイッチ回路部
図2のブロック図によりスイッチ回路部102の構成例を説明する。

スイッチ回路部102は、例えば、パストランジスタ回路401とインバータ回路402によって構成される。パストランジスタ回路401は、例えば、PMOSトランジスタとNMOSトランジスタを組み合わせたトランスミッションゲートで構成される。

パストランジスタ回路401の一方のゲートには、電源制御部101から入力されたスイッチ制御信号115が直接入力される。パストランジスタ回路401の他方のゲートには、インバータ回路402を介したスイッチ制御信号115が入力される。

パストランジスタ回路401を導通させる電位をもつスイッチ制御信号115は、スイッチ回路部102を導通状態にする（第二のスイッチを閉状態にする）。また、パストランジスタ回路401を不通にする電位をもつスイッチ制御信号115は、スイッチ回路部102の不通状態にする（第二のスイッチを開状態にする）。つまり、スイッチ制御信号115の電位がパストランジスタ回路401の閾値よりも高ければスイッチ回路部102が閉じて、内部電源配線106と内部電源配線108は導通する。一方、スイッチ制御信号115の電位がパストランジスタ回路401の閾値より低ければスイッチ回路部102が開き、内部電源配線106と内部電源配線108は切断される。

［電源制御部の動作］
図3のフローチャートにより電源制御部101の動作を説明する。電源制御部101は、電源制御命令112が入力された場合、または、電源制御命令112が既入力の状態で判定信号117が入力された場合に図3に示す処理を開始する。

電源制御部101は、入力された電源制御命令112が、回路ブロック105、107の一方の電源を遮断し、他方の電源を復帰させる命令（以下、遮断復帰命令）か否かを判定する(S201)。電源制御命令112が遮断復帰命令の場合は処理をステップS202に移行し、遮断復帰命令以外の場合は処理をステップS209に移行する。

遮断復帰命令の場合、電源制御部101は、電源制御命令112が回路ブロック105の電源を遮断し、回路ブロック107の電源を復帰する命令か否かを判定する(S202)。電源制御命令112が回路ブロック105の電源遮断、回路ブロック107の電源復帰を示す場合は処理をステップS203に遷移し、そうでなければ処理をステップS205に遷移する。

電源制御命令112が回路ブロック105の電源遮断、回路ブロック107の電源復帰を示す場合、電源制御部101は遮断復帰処理Aを実行する(S203)。また、電源制御命令112が回路ブロック105の電源復帰、回路ブロック107の電源遮断を示す場合、電源制御部101は遮断復帰処理Bを実行する(S204)。

また、電源制御命令112が遮断復帰命令ではない場合、電源制御部101は、電源制御命令112が二つの回路ブロック105、107の両方の電源の、復帰命令か遮断命令かを判定する(S205)。両方の回路ブロックの電源を復帰させる命令の場合は電源供給に対応する、スイッチ閉を示す電源制御信号113と114を出力する(S206)。また、両方の回路ブロックの電源を遮断する命令の場合は電源遮断に対応する、スイッチ開を示す電源制御信号113と114を出力する(S207)。

図4のフローチャートにより遮断復帰処理を説明する。なお、以下の説明において、図1に示す構成と、回路ブロックA、B、電源制御信号A、Bの関係は次のとおりである。
遮断復帰処理A（回路ブロック105の電源遮断、回路ブロック107の電源復帰）
電源遮断する回路ブロックAは回路ブロック105に相当、
電源復帰する回路ブロックBは回路ブロック107に相当、
電源制御信号Aは電源制御信号113に相当、
電源制御信号Bは電源制御信号114に相当。
遮断復帰処理B（回路ブロック105の電源復帰、回路ブロック107の電源遮断）
電源遮断する回路ブロックAは回路ブロック107に相当、
電源復帰する回路ブロックBは回路ブロック105に相当、
電源制御信号Aは電源制御信号114に相当、
電源制御信号Bは電源制御信号113に相当。

電源制御部101は、スイッチ開を示す電源制御信号Aを出力し(S211)、判定信号117が入力されているか否かを判定する(S212)。判定信号117が入力されている（内部電源配線106と108の電位差ΔVが充分に小さい）場合は、スイッチ閉を示す電源制御信号Bを出力し(S213)、処理を終了する。

一方、判定信号117が入力されていない（内部電源配線106と108の電位差ΔVが大きい）場合は、スイッチ回路部102の閉を示すスイッチ制御信号115を出力し(S214)、判定信号117が入力されたか否かを判定する(S215)。判定信号117が入力されると、スイッチ回路部102の開を示すスイッチ制御信号115を出力し(S216)、スイッチ閉を示す電源制御信号Bを出力し(S213)、処理を終了する。

遮断復帰処理において、当初から電位差ΔVが充分に小さい場合は通常存在しないと考えられる。しかし、回路ブロックの静電容量が極めて小さい、回路ブロックの放電経路のインピーダンスが極めて小さいなど、ローカル配線の電位が急激に低下する回路ブロックを考慮してステップS212の判定を設けてある。もし、そのような回路ブロックが存在しない場合は、ステップS212の判定をジャンプして、処理をステップS211からステップS214に進めてもよい。

また、ステップS212、S215において、電源制御部110は、判定信号117によって判定部104の判定結果を参照し、判定結果がΔV≦Vrを示すか、ΔV＞Vrを示すかによって上記判定を行うと説明することもできる。

［状態遷移］
図5により遮断復帰処理時の半導体装置100の状態遷移を説明する。

電源制御部101の遮断復帰命令処理を開始する前の区間P1において、半導体装置100は次の状態にあるとする。つまり、電源制御信号113はスイッチ109の閉を示し、回路ブロック105は電源供給状態にあり、内部電源配線106の電位V106は電源配線111の電位Vddにほぼ等しい。一方、電源制御信号114はスイッチ110の開を示し、回路ブロック107は電源遮断状態にある。内部電源配線108の電位V108は、回路ブロック107に蓄積された電荷の放電によって、ほぼ接地電位（ほぼ0V）まで低下しているとする。

区間P1において、状態検知部103が出力する状態情報116は、電源配線111の電位と接地電位の差にほぼ等しい電位差（ΔV=Vdd）を示す。状態情報116が示す電位差ΔVが基準値Vr（例えば0.1V）より充分大きいため、判定部104は判定信号117を出力しない。

タイミングt1において、電源制御部101は、電源制御命令112を入力し、命令の内容を判定する。その内容は、回路ブロック105の電源遮断と回路ブロック107の電源復帰を示す遮断復帰命令であるとする。電源制御部101は、スイッチ109を開にする電源制御信号113と、スイッチ回路部102を閉にするスイッチ制御信号115を出力する。

タイミングt2において、スイッチ109は開状態になり、電源配線111からスイッチ109を介した内部電源配線106への電力供給が遮断され、回路ブロック105は電源遮断状態になる。さらに、スイッチ回路部102は閉状態になり、スイッチ回路部102を介して内部電源配線106と内部電源配線108の間が導通する。その結果、回路ブロック105に蓄積された電荷の一部が回路ブロック107に移動する（電流が流れる）。

図6により電荷の移動を説明する。図6(a)は、回路ブロック105が電源供給状態にあり、回路ブロック107が電源遮断状態にあり、スイッチ回路部102が開状態にある様子を示す。また、図6(b)は、遮断供給命令により回路ブロック105が電源供給状態から電源遮断状態に移行し、スイッチ回路部102が開状態から閉状態に移行し、回路ブロック107が電源遮断状態のままである様子を示す。なお、矢印312、313は電荷の移動（電流の流れ）を表す。

一般に、回路ブロック105は、トランジスタで構成された回路302、内部電源配線106と接地配線の間の静電容量303、信号配線と接地配線の間の静電容量304などを含む。同様に、回路ブロック107は、トランジスタで構成された回路305、内部電源配線108と接地配線の間の静電容量306、信号配線と接地配線の間の静電容量307などを含む。

図6(a)に示す状態において、電源供給状態の回路ブロック105には、矢印312で示すように、電源配線111から静電容量303と304に電流が流れて、静電容量303と304に電荷が蓄積される。一方、電源遮断状態の回路ブロック107には電源配線111からの電流は流れず、蓄積された電荷が放電されることはあっても、電荷が蓄積されることはない。従って、蓄積された電荷が放電によって、内部電源配線108の電位V108は接地配線の電位（ほぼ0V）にほぼ等しくなるまで低下する。

図6(b)に示すように、回路ブロック105を電源遮断した後、スイッチ回路部102を閉じると電流の流れに変化が生じる。つまり、静電容量303、304に電荷が蓄積されて高い電位（ほぼVdd）にある回路ブロック105から、低い電位（ほぼ0V）にある回路ブロック107の静電容量306と307に矢印313で示す電流が流れる。つまり、回路ブロック105の静電容量303、304に蓄積された電荷の一部が回路ブロック107の静電容量306、307に移動する。その結果、区間P2に示すように、内部電源配線106の電位V106は低下し、内部電源配線108の電位V108は上昇する。

区間P2において、状態検知部103は、継続的に、内部電源配線106と108の間の電位差ΔVを検知し、検知した電位差ΔVを示す状態情報116を出力する。判定部104は、継続的に、状態情報116が示す電位差ΔVと基準値Vr（例えば0.1V）を比較し、タイミングt3において電位差が基準値以下（ΔV≦Vr）になると遮断復帰処理の終了を示す判定信号117を出力する。つまり、タイミングt3において、内部電源配線106の電位V106と内部電源配線108の電位V108はともに中間電位Vmにほぼ等しくなり、電位差ΔVは充分に小さくなる。

判定信号117をトリガとして、電源制御部101は、タイミングt4において、スイッチ回路部102を開にするスイッチ制御信号115と、スイッチ110を閉にする電源制御信号114を出力する。その結果、区間P3において、電源供給状態になった回路ブロック107の静電容量306と307には電源配線111から電流が流れて電荷が蓄積され、内部電源配線108の電位V108は電源配線111の電位Vddにほぼ等しくなるまで上昇する。

一方、区間P3において、電源遮断状態の回路ブロック105の静電容量303と304に蓄積された電荷は放電され、内部電源配線106の電位V106は接地配線の電位（ほぼ0V）にほぼ等しくなるまで低下する。なお、区間P3において、内部電源配線106と内部電源配線108の間の電位差は基準値を超え（ΔV＞Vr）、判定部104は判定信号117の出力を停止する。

このように、それぞれローカル配線に接続された回路ブロックの間の電位差ΔVを監視し、電源遮断した回路ブロック（以下、遮断ブロック）と電源復帰させる回路ブロック（以下、復帰ブロック）をCRスイッチによって接続する。その後、両ブロックの間の電位差ΔVが充分に小さくなったタイミングで、CRスイッチを開状態にし、復帰ブロックに電源を供給する。従って、CRスイッチの切り替えタイミングおよび電源の復帰タイミングは、ブロックの間の電位差ΔVに基づき制御され、遮断ブロックに蓄積された、復帰ブロックに移動可能な電荷が復帰ブロックに確実に移動される。その結果、チップ内のトランジスタのばらつきなどに影響されず、チャージ電力を効果的に削減するチャージリサイクルが実現される。

［変形例］
上記では、二つの回路ブロック105、107を有する半導体装置100に本発明を適用する例を説明した。しかし、複数の回路ブロックがある半導体装置であれば本発明を適用することができる。その場合、第一のスイッチは回路ブロックごとに配置される。また、第二のスイッチは、隣接する二つの回路ブロックの間に配置される。

例えば、四つの回路ブロックを有し、それらをリング状に接続するように四つの第二のスイッチが配置されている半導体装置にも本発明を適用可能である。電源制御部101は、第一の回路ブロックを電源遮断状態にし、第二から第四の回路ブロックを電源供給状態にする命令を受信した場合は次の制御を行う。第一の回路ブロックのローカル配線に接続された第一のスイッチを開状態にし、第二のスイッチすべてを閉状態にする。その後、判定信号117が出力されると、第二のスイッチすべてを開状態にし、第二から第四の回路ブロックのローカル配線に接続された第一のスイッチを閉状態にする。

また、電源制御部101は、第一から第三の回路ブロックを電源遮断状態にし、第四の回路ブロックを電源供給状態にする命令を受信した場合は次の制御を行う。第一から第三の回路ブロックのローカル配線に接続された第一のスイッチを開状態にし、第二のスイッチすべてを閉状態にする。その後、判定信号117が出力されると、第二のスイッチすべてを開状態にし、第四の回路ブロックのローカル配線に接続された第一のスイッチを閉状態にする。

また、電源制御部101は、第一および第二の回路ブロックを電源遮断状態にし、第三の回路ブロックを電源供給状態にする命令を受信した場合は次の制御を行う。第一および第二の回路ブロックのローカル配線に接続された第一のスイッチを開状態にし、第一、第二および第三の回路ブロックの間に配置された二つの第二のスイッチを閉状態にする。その後、判定信号117が出力されると、第二のスイッチすべてを開状態にし、第三の回路ブロックのローカル配線に接続された第一のスイッチを閉状態にする。

［その他の実施例］
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステムあるいは装置のコンピュータ（又はCPUやMPU等）がプログラムを読み出して実行する処理である。

Claims

少なくとも第一および第二の回路ブロックを含む複数の回路ブロックと、
前記複数の回路ブロックそれぞれに接続される複数のローカル配線と、
前記複数のローカル配線を介して、前記複数の回路ブロックそれぞれに電源を供給するグローバル配線と、
前記複数のローカル配線それぞれと前記グローバル配線の間に配置され、前記複数の回路ブロックそれぞれを電源遮断状態又は電源供給状態にする複数の第一のスイッチと、
前記複数のローカル配線のうち前記第一の回路ブロックに接続された第一のローカル配線と前記複数のローカル配線のうち前記第二の回路ブロックに接続された第二のローカル配線との間に配置され、前記第一の回路ブロックと前記第二の回路ブロックとの間を不通状態又は導通状態にする第二のスイッチと、
前記第一のローカル配線と前記第二のローカル配線との間の電位差が基準値以下であることを示す判定信号を出力する判定手段と、
電源制御命令および前記判定信号の入力に従い、前記複数の第一のスイッチのそれぞれに第一の制御信号および前記第二のスイッチに第二の制御信号を出力することによって、前記複数の第一のスイッチおよび前記第二のスイッチの開閉をそれぞれ制御する制御手段とを有し、
前記制御手段は、
前記電源制御命令のうち電源供給状態にある前記第一の回路ブロックを電源遮断状態に移行させ、電源遮断状態にある前記第二の回路ブロックを電源供給状態に移行させる電源制御命令を受信した場合、
前記複数の第一のスイッチのうち前記第一のローカル配線と前記グローバル配線との間に配置された第一のスイッチが開になるように前記第一の制御信号を制御することによって前記第一の回路ブロックを電源遮断状態に移行させ、
前記第一の回路ブロックを電源遮断状態に移行させた後、前記第二のスイッチが閉になるように前記第二の制御信号を制御することによって前記第一の回路ブロックと前記第二の回路ブロックとを導通状態にさせ、
前記第一の回路ブロックと前記第二の回路ブロックとを導通状態にさせた後、前記判定手段から入力される前記判定信号に従い、前記第二のスイッチが開になるように前記第二の制御信号を制御することによって前記第一の回路ブロックと前記第二の回路ブロックとを不通状態にさせ、
前記第一の回路ブロックと前記第二の回路ブロックとを不通状態にさせた後、前記複数の第一のスイッチのうち前記第二のローカル配線と前記グローバル配線との間に配置された第一のスイッチが閉になるように前記第一の制御信号を制御することによって前記第二の回路ブロックを電源供給状態に移行させることを特徴とする半導体装置。
前記判定手段は、前記第一のローカル配線と前記第二のローカル配線との間の電位差を検知する検知手段を有することを特徴とする請求項1に記載された半導体装置。
少なくとも第一および第二の回路ブロックを含む複数の回路ブロックと、
前記複数の回路ブロックそれぞれに接続される複数のローカル配線と、
前記複数のローカル配線を介して、前記複数の回路ブロックそれぞれに電源を供給するグローバル配線と、
前記複数のローカル配線それぞれと前記グローバル配線の間に配置され、前記複数の回路ブロックそれぞれを電源遮断状態又は電源供給状態にする複数の第一のスイッチと、
前記複数のローカル配線のうち前記第一の回路ブロックに接続された第一のローカル配線と前記複数のローカル配線のうち前記第二の回路ブロックに接続された第二のローカル配線との間に配置され、前記第一の回路ブロックと前記第二の回路ブロックとの間を不通状態又は導通状態にする第二のスイッチとを有する半導体装置の電源制御方法であって、
判定手段が、前記第一のローカル配線と前記第二のローカル配線との間の電位差が基準値以下か否かを判定し、
制御手段が、
電源制御命令および前記判定手段の判定結果の入力に従い、前記複数の第一のスイッチのそれぞれに第一の制御信号および前記第二のスイッチに第二の制御信号を出力することによって、前記複数の第一のスイッチおよび前記第二のスイッチの開閉をそれぞれ制御し、
前記電源制御命令のうち電源供給状態にある前記第一の回路ブロックを電源遮断状態に移行させ、電源遮断状態にある前記第二の回路ブロックを電源供給状態に移行させる電源制御命令を受信した場合、
前記複数の第一のスイッチのうち前記第一のローカル配線と前記グローバル配線との間に配置された第一のスイッチが開になるように前記第一の制御信号を制御することによって前記第一の回路ブロックを電源遮断状態に移行させ、
前記第一の回路ブロックを電源遮断状態に移行させた後、前記第二のスイッチが閉になるように前記第二の制御信号を制御することによって前記第一の回路ブロックと前記第二の回路ブロックとを導通状態にさせ、
前記第一の回路ブロックと前記第二の回路ブロックとを導通状態にさせた後、前記判定手段から入力される前記判定結果に従い、前記第二のスイッチが開になるように前記第二の制御信号を制御することによって前記第一の回路ブロックと前記第二の回路ブロックとを不通状態にさせ、
前記第一の回路ブロックと前記第二の回路ブロックとを不通状態にさせた後、前記複数の第一のスイッチのうち前記第二のローカル配線と前記グローバル配線との間に配置された第一のスイッチが閉になるように前記第一の制御信号を制御することによって前記第二の回路ブロックを電源供給状態に移行させるように制御することを特徴とする電源制御方法。