KR102611894B1 - 능동 부하를 사용한 전력 멀티플렉싱 - Google Patents

능동 부하를 사용한 전력 멀티플렉싱 Download PDF

Info

Publication number
KR102611894B1
KR102611894B1 KR1020197031708A KR20197031708A KR102611894B1 KR 102611894 B1 KR102611894 B1 KR 102611894B1 KR 1020197031708 A KR1020197031708 A KR 1020197031708A KR 20197031708 A KR20197031708 A KR 20197031708A KR 102611894 B1 KR102611894 B1 KR 102611894B1
Authority
KR
South Korea
Prior art keywords
power
rail
voltage
power rail
multiplexer
Prior art date
Application number
KR1020197031708A
Other languages
English (en)
Other versions
KR20190133220A (ko
Inventor
하샤트 팬트
라지브 자인
사산 샤로키니아
람 호
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20190133220A publication Critical patent/KR20190133220A/ko
Application granted granted Critical
Publication of KR102611894B1 publication Critical patent/KR102611894B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/08—Three-wire systems; Systems having more than three wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/10—Parallel operation of dc sources
    • H02J1/108—Parallel operation of dc sources using diodes blocking reverse current flow
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

능동 부하를 사용하여 전력 멀티플렉싱을 하기 위한 집적 회로가 개시된다. 예시적인 양상에서, 집적 회로는 제1 전력 레일, 제2 전력 레일, 부하 전력 레일, 다수의 전력-멀티플렉서 타일들 및 전력-멀티플렉서 제어 회로를 포함한다. 제1 전력 레일은 제1 전압에 있고, 제2 전력 레일은 제2 전압에 있다. 다수의 전력-멀티플렉서 타일들은 연쇄 어레인지먼트에서 직렬로 커플링되며, 전력-레일 스위칭 신호에 대한 응답으로 전력-멀티플렉싱 동작을 공동으로 수행한다. 각각의 전력-멀티플렉서 타일은 부하 전력 레일을 제1 전력 레일을 커플링하는 것과 부하 전력 레일을 제2 전력 레일에 커플링하는 것 간을 스위칭한다. 전력-멀티플렉서 제어 회로는 제1 및 제2 전력 레일들에 커플링되며, 제1 및 제2 전압들에 기초하여 상대 전압 신호를 생성하기 위한 비교기를 포함한다. 전력-멀티플렉서 제어 회로는 상대 전압 신호에 기초하여 전력-레일 스위칭 신호를 생성한다.

Description

능동 부하를 사용한 전력 멀티플렉싱
[0001] 본 개시내용은 일반적으로 전자 디바이스들에 사용되는 집적 회로(IC)들을 사용한 전력 관리에 관한 것이며, 보다 구체적으로는 회로 부하가 하나의 전력 레일로부터 다른 전력 레일로 스위칭되는 동안 회로 부하가 능동 동작들을 계속할 수 있게 하는 것에 관한 것이다.
[0002] 전자 디바이스들에 의한 전력 소비는 전자 디바이스들의 설계에 있어서 점점 더 중요한 요소가 되고 있다. 글로벌 관점에서 볼 때, 전자 디바이스들의 에너지 소비는 대기업 데이터 센터들과 어디에나 존재하는 개인 컴퓨팅 디바이스들로 인해 전체 에너지 사용량의 상당히 큰 비율을 차지한다. 따라서, 환경적 관심들은 지구 자원들을 보존하는데 도움이 되도록 전자 디바이스들에 의해 소비되는 전력을 감소시키려는 노력들에 동기를 부여하고 있다. 개인적인 관점에서 볼 때, 전력의 소비가 적을수록 에너지 비용이 절감된다. 게다가, 많은 개인용 컴퓨팅 디바이스들은 휴대용이며 배터리들로 전력을 공급받는다. 휴대용 배터리-구동(battery-powered) 전자 디바이스에 의해 소비되는 에너지가 적을수록, 휴대용 디바이스는 배터리를 재충전하지 않고 더 오래 동작할 수 있다. 에너지 소비가 낮을수록 더 작은 배터리들의 사용과 더 얇은 폼 팩터들의 채택이 또한 가능한데, 이는 전자 디바이스들의 휴대를 더 용이하게 만들거나 또는 전자 디바이스들을 더 다목적으로 만들수 있다는 것을 의미한다. 따라서, 휴대용 디바이스들의 인기는 또한 전자 디바이스들의 전력 소비를 감소시키려는 노력에 동기를 부여하고 있다.
[0003] 전자 디바이스는 디바이스가 전력원에 커플링되어 턴-온(turn on)되는 경우에 전력을 소비한다. 이는 전체 전자 디바이스에 해당되나, 전자 디바이스의 개별 부품들에도 또한 해당된다. 따라서, 전자 디바이스의 일부 부품들이 파워-업(power-up)을 유지하는 동안에도, 만일 전자 디바이스의 다른 부품들이 파워-다운(power-down)되면, 전력 소비가 감소될 수 있다. 전체 집적 회로(IC) 또는 Wi-Fi 라디오와 같은 전자 디바이스의 전체 개별 컴포넌트들은 파워-다운될 수 있다. 대안적으로, 개별 컴포넌트의 선택된 부분들이 마찬가지로 파워-다운될 수 있다. 예컨대, 개별 프로세싱 엔티티 또는 집적 회로 칩의 회로 블록, 이를테면 이의 코어는 에너지 소비를 감소시키기 위해 일정 시간 기간 동안 선택적으로 파워-다운될 수 있다.
[0004] 따라서, 집적 회로의 일부분, 이를테면 코어는 전력 사용량을 감소시키고 배터리 수명을 연장시키기 위해 파워-다운될 수 있다. 코어는 전력원으로부터 코어를 디커플링하거나 또는 전력원을 턴-오프(turn-off)시킴으로써 파워-다운될 수 있다. 부가적으로, 코어는 전력 소비를 감소시키기 위해 코어에 공급되는 전압을 낮춤으로써 파워-다운될 수 있다. 집적 회로의 코어에 더 낮은 전압 레벨을 공급하는 하나의 접근법은 동적 전압 스케일링(dynamic voltage scaling: DVS)으로 불린다. 동적 전압 스케일링을 사용하면, 코어에 의한 에너지 사용량은 감소된 이용 시간들 동안 공급 전압을 낮춘 후 더 높은 이용 요구들을 충족시키기 위하여 다른 시간들에 공급 전압을 상승시킴으로써 관리될 수 있다.
[0005] 따라서, 집적 회로들에 전력 관리 기술로서 동적 전압 스케일링을 사용하면, 전자 디바이스들의 전력 소비가 감소될 수 있다. 불행하게도, 동적 전압 스케일링을 구현하는 것은 난제이다. 예컨대, 동적 전압 스케일링을 구현하면, 특히 전압 레벨 전환들 동안 집적 회로의 코어의 성능 레벨에 악영향을 미칠 수 있다. 전압 레벨 전환 동안, 코어에 대한 프로세싱 스루풋은 느려질 수 있으며, 데이터는 손상될 수 있다. 이들 문제들은 동적 전압 스케일링의 전개를 방해해 왔으며, 결과적으로 동적 전압 스케일링의 전체 전력-절약 장점들을 달성하지 못하게 했다.
[0006] 능동 부하를 사용하여 전력 멀티플렉싱을 가능하게 하는 집적 회로가 개시된다. 예시적인 양상에서, 집적 회로는 제1 전력 레일, 제2 전력 레일 및 부하 전력 레일을 포함한다. 제1 전력 레일은 제1 전압으로 유지되도록 구성되며, 제2 전력 레일은 제2 전압으로 유지되도록 구성된다. 집적 회로는 또한 연쇄 어레인지먼트(chained arrangement)에서 직렬로 커플링된 다수의 전력-멀티플렉서 타일들을 포함한다. 다수의 전력-멀티플렉서 타일들은 전력-레일 스위칭 신호에 대한 응답으로 전력 -멀티플렉싱 동작을 공동으로 수행하도록 구성된다. 각각의 전력-멀티플렉서 타일은 부하 전력 레일을 제1 전력 레일에 커플링하는 것과 부하 전력 레일을 제2 전력 레일에 커플링하는 것 간을 스위칭하도록 구성된다. 집적 회로는 제1전력 레일 및 제2 전력 레일에 커플링된 전력-멀티플렉서 제어 회로를 더 포함한다. 전력-멀티플렉서 제어 회로는 제1 전압 및 제2 전압에 기초하여 상대 전압 신호를 생성하도록 구성된 비교기를 포함한다. 전력-멀티플렉서 제어 회로는 상대 전압 신호에 기초하여 전력-레일 스위칭 신호를 생성하도록 구성된다.
[0007] 예시적인 양상에서, 집적 회로가 개시된다. 집적 회로는 제1 전압으로 유지되도록 구성된 제1 전력 레일 및 제2 전압으로 유지되도록 구성된 제2 전력 레일을 포함한다. 집적 회로는 또한 부하 전력 레일 및 부하 전력 레일에 커플링된 회로 부하를 포함한다. 집적 회로는 연쇄 어레인지먼트에서 직렬로 커플링된 다수의 전력-멀티플렉서 타일들을 더 포함한다. 다수의 전력-멀티플렉서 타일들은 전력-레일 스위칭 신호에 대한 응답으로 전력-멀티플렉싱 동작을 공동으로 수행하도록 구성된다. 각각의 전력-멀티플렉서 타일은 부하 전력 레일을 제1 전력 레일에 커플링하는 것과 부하 전력 레일을 제2 전력 레일에 커플링하는 것 간을 스위칭하도록 구성된다. 집적 회로는 제1 전력 레일 및 제2 전력 레일에 커플링된 전력-멀티플렉서 제어 회로를 추가로 포함한다. 전력-멀티플렉서 제어 회로는 제1 전압 및 제2 전압에 기초하여 상대 전압 신호를 생성하기 위한 비교 수단 및 상대 전압 신호에 기초하여 전력-레일 스위칭 신호를 생성하기 위한 개시 수단을 포함한다.
[0008] 예시적인 양상에서, 능동 부하를 사용하여 전력 멀티플렉싱을 위한 방법이 개시된다. 방법은 제1 전력 레일을 사용하여 부하 전력 레일에 전력을 공급하는 단계를 포함한다. 방법은 또한 제1 전력 레일의 제1 전압을 제2 전력 레일의 제2 전압과 비교하고 비교에 기초하여 상대 전압 신호를 생성하는 단계를 포함한다. 제2 전력 레일의 제2 전압을 변경하기 위한 커맨드의 발행을 표시하는 전압-레벨 표시 신호가 획득된다. 방법은 상대 전압 신호 및 전압-레벨 표시 신호에 기초하여 전력-레일 스위칭 신호를 생성하는 단계 및 전력-레일 스위칭 신호에 기초하여 제1 전력 레일로부터 분리하고 제2 전력 레일에 연결하기 위해 전력-멀티플렉싱 동작을 수행하는 단계를 더 포함한다. 방법은 제2 전력 레일을 사용하여 부하 전력 레일에 전력을 공급하는 단계를 추가로 포함한다.
[0009] 예시적인 양상에서, 집적 회로가 개시된다. 집적 회로는 제1 전력 레일, 제2 전력 레일 및 부하 전력 레일을 포함한다. 제1 전력 레일은 제1 전압으로 유지되도록 구성되며, 제2 전력 레일은 제2 전압으로 유지되도록 구성된다. 집적 회로는 또한 제1 전력 레일과 부하 전력 레일 사이에 그리고 제2 전력 레일과 부하 전력 레일 사이에 커플링된 다수의 전력-멀티플렉서 타일들을 포함한다. 다수의 전력-멀티플렉서 타일들은 전력-레일 스위칭 신호에 기초하여, 부하 전력 레일을 제1 전력 레일에 커플링하는 것과 부하 전력 레일을 제2 전력 레일에 커플링하는 것 간을 스위칭하도록 구성된다. 집적 회로는 제1 전력 레일 및 제2 전력 레일에 커플링되며, 적어도 하나의 트리거 신호에 기초하여 전력-레일 스위칭 신호를 생성하도록 구성된 전력-멀티플렉서 제어 회로를 더 포함한다. 전력-멀티플렉서 제어 회로는 제2 전압의 제2 전압 레벨이 제1 전압의 제1 전압 레벨과 교차하는 것에 대한 응답으로 적어도 하나의 트리거 신호를 생성하도록 구성된 전력-멀티플렉서 트리거링 회로를 포함한다.
[0010] 도 1은 다수의 전력-멀티플렉서 타일들(전력-먹스 타일들) 및 회로 부하를 포함하는 집적 회로의 예시적인 부분을 예시한다.
[0011] 도 2는 다수의 전력-멀티플렉서 타일들의 예시적인 연쇄 어레인지먼트를 예시하며, 다수의 전력-멀티플렉서 타일들의 각각은 전력-멀티플렉서 제어 회로와 함께 2개의 전력 레일들에 커플링된 제1 및 제2 스위칭 회로들을 포함한다.
[0012] 도 3은 시간에 따라 2개의 전력 레일들에 대한 예시적인 전압 레벨 곡선들을 예시하는 그래프를 도시한다.
[0013] 도 4는 전력-멀티플렉서 타일들을 제어하기 위한 전력-멀티플렉서 제어 회로 및 연관된 전력-멀티플렉싱 제어 신호들의 예를 예시한다.
[0014] 도 5는 전력-멀티플렉서 트리거링 회로를 포함하는 전력-멀티플렉서 개시 회로 및 비교기를 포함하는 전력-멀티플렉서 제어 회로의 예를 도시한다.
[0015] 도 6은 전력-멀티플렉싱 동작을 위한 트리거 신호를 생성하기 위한 전력-멀티플렉서 트리거링 회로의 예를 예시한다.
[0016] 도 7a는 트리거 신호에 기초하여 전력-레일 스위칭 신호를 생성하기 위한 전력-멀티플렉서 개시 회로의 예를 예시한다.
[0017] 도 7b는 트리거 신호에 기초하여 전력-레일 스위칭 신호를 생성하기 위한 전력-멀티플렉서 개시 회로의 다른 예를 예시한다.
[0018] 도 7c는 트리거 신호에 기초하여 전력-레일 스위칭 신호를 생성하기 위한 전력-멀티플렉서 개시 회로의 또 다른 예를 예시한다.
[0019] 도 8은 제1 스위칭 회로 및 제2 스위칭 회로를 갖는 전력-멀티플렉서 타일에 대한 예시적인 전력-멀티플렉싱 제어 인터페이스 및 어레인지먼트를 예시한다.
[0020] 도 9는 큰 스위치들 및 작은 스위치들을 포함하는 다수의 스위치들로 실현되는 제1 및 제2 스위칭 회로들을 갖는 전력-멀티플렉서 타일의 예를 예시한다.
[0021] 도 10은 트랜지스터 레벨에서 다수의 스위치들로 실현되는 제1 및 제2 스위칭 회로들을 갖는 전력-멀티플렉서 타일의 예를 예시한다.
[0022] 도 11a는 도 7a의 전력-멀티플렉서 개시 회로에 따라 전력-레일 스위칭 신호에 의해 제어되는 제1 및 제2 스위칭 회로들을 실현하는 트랜지스터들을 위한 전력-멀티플렉싱 제어 시그널링 인터페이스의 예를 예시한다.
[0023] 도 11b는 도 7b의 전력-멀티플렉서 개시 회로에 따라 전력-레일 스위칭 신호에 의해 제어되는 제1 및 제2 스위칭 회로들을 실현하는 트랜지스터들을 위한 전력-멀티플렉싱 제어 시그널링 인터페이스의 예를 예시한다.
[0024] 도 11c는 도 7c의 전력-멀티플렉서 개시 회로에 따라 전력-레일 스위칭 신호에 의해 제어되는 제1 및 제2 스위칭 회로들을 실현하는 트랜지스터들을 위한 전력-멀티플렉싱 제어 시그널링 인터페이스의 예를 예시한다.
[0025] 도 12는 능동 부하를 사용하여 전력 멀티플렉싱을 위한 예시적인 프로세스를 예시한 흐름도이다.
[0026] 도 13은 다수의 코어들을 갖는 집적 회로를 포함하는 예시적인 전자 디바이스를 예시한다.
[0027] 전자 디바이스들의 전력 관리는 집적 회로(IC)가 시간이 지남에 따라 또는 즉각적으로 소비하는 에너지량을 제어하는 것을 수반한다. 집적 회로가 완전히 파워-다운되는 경우에 비사용 시간들 동안 에너지 소비가 0으로 또는 거의 0으로 감소될 수 있다. 이용률이 낮은 시간들에 또는 일부 저장된 데이터를 유지하기 위해, 집적 회로는 전력 소비를 감소시키기 위해 더 낮은 전압 레벨로 파워-다운될 수 있다. 또한, 만일 집적 회로가 전체적으로 파워-다운될 수 없으면, 하나 이상의 부분들 또는 코어들이 서로 독립적으로 파워-다운될 수 있다.
[0028] 예시적인 전력 관리 기술은 전력 멀티플렉싱이다. 전력 멀티플렉싱은 집적 회로의 동작 동안 전력 감소 기회들을 제공하기 위해 이용될 수 있다. 전력 멀티플렉싱을 사용하면, 코어와 같은 집적 회로 부분은 한 전압 레벨에서 전력을 공급받는 것으로부터 다른 전압 레벨로 전력을 공급받는 것으로 스위칭된다. 일반적으로, 집적 회로의 주어진 코어는 낮은 전압 레벨에서 동작될 때 더 적은 에너지를 소비한다. 따라서, 코어를 더 낮은 전압 레벨로 스위칭함으로써, 집적 회로의 전력 소비가 감소될 수 있다.
[0029] 전력 멀티플렉싱의 특정 예에서, 프로세서는 프로세서에 대한 데이터를 저장하는 메모리와 함께 동작한다. 프로세서는 승압된 전압 레벨을 프로세서에 공급하는 것을 수반하는 승압된 성능 레벨로 초기에 동작하며, 이 승압된 전압 레벨은 또한 메모리가 프로세서의 보통 보다 더 빠른 데이터 요건들을 서비스할 수 있도록 메모리에 공급된다. 프로세서의 이용이 결국에 충분히 낮아지면, 프로세서 로직을 포함하는 코어는 에너지 사용량을 감소시키기 위해 공급된 전압 레벨을 낮춤으로써 부분적으로 파워-다운될 수 있다. 그러나, 메모리는 저장된 데이터가 메모리에 유지되도록 계속해서 보장하면서 이러한 낮아진 전압 레벨에서 동작할 수 없다. 따라서, 프로세서에 대한 전압 레벨이 낮아지면서, 메모리에는 상이한 전압 레벨이 공급되어야 한다. 메모리에 상이한 전압 레벨을 공급하는 한 가지 방식은 전력 멀티플렉싱 기술을 사용하여 메모리를 포함하는 코어를 하나의 전압 레벨로 유지되는 하나의 전력 레일로부터 다른 전압 레벨로 유지되는 다른 전력 레일로 스위칭하는 것이다.
[0030] 일반적으로 전력 멀티플렉싱에서, 회로 부하는 다수의 상이한 전압 레벨들로 유지되고 있는 다수의 전력 레일들 사이에서 멀티플렉싱된다. 상이한 전력 레일들 간의 멀티플렉싱은 하나 이상의 전력-멀티플렉서 타일들을 사용하여 달성된다. 만일 2개의 전력 레일들이 예컨대 전력 멀티플렉싱에 관련되면, 각각의 전력-멀티플렉서 타일은 2개의 스위칭 트랜지스터들과 같은 2개의 스위칭 회로들을 포함하며, 이때 각각의 스위칭 회로는 2개의 전력 레일들 중 하나에 커플링된다. 전력-멀티플렉싱 동작은 세심히-조작된 스위칭 절차(carefully-orchestrated switching procedure)에 따라 2개의 스위칭 트랜지스터들을 사용하여 하나의 전력 레일로부터 회로 부하를 분리하고 다른 전력 레일에 회로 부하를 연결하는 것을 수반한다. 당업자에 의해 인식되는 바와같이, 만일 회로 부하가 집적 회로 칩의 넓은 영역을 차지하면, 전류-저항(IR) 드롭 요건들을 충족시키고 회로 부하의 상이한 영역들에 전력을 전달하기 위하여, 다수의 전력-멀티플렉서 타일들은 칩 위의 상이한 물리적 위치들에 분배된다.
[0031] 분배형 전력-멀티플렉서 타일들을 사용하면, 2개의 상이한 전력 레일들 사이에서 스위칭되는 것이 가능하여, 회로 부하에 공급되는 전압 레벨들을 변경하여 집적 회로의 넓은 영역 상에서 전력 소비를 감소시키는 것이 가능하다. 불행하게도, 분배형 전력-멀티플렉서 타일들을 수반하는 전력-멀티플렉싱 시나리오들은 다수의 상충하는 문제들을 발생시킨다. 첫째, 2개의 상이한 전력 레일들 간의 교차-전도(cross-conduction)는 에너지를 낭비하는 불필요한 전력 소비를 초래한다. 예컨대, 임의의 전압들의 2개의 상이한 전력 레일들에 커플링된 2개의 상이한 스위칭 트랜지스터들 둘 모두는 특히 2개의 상이한 스위칭 트랜지스터들이 이를테면 동일한 전력-멀티플렉서 타일 또는 인접한 전력-멀티플렉서 타일들의 일부로서 서로 근접한 경우, 2개의 상이한 전력 레일들 간에 단락 전류를 발생시킬 위험성 없이 동시에 온(on)될 수 없다. 보다 구체적으로, 만일 2개의 상이한 전력 레일들에 커플링되는 2개의 스위칭 트랜지스터들 둘 모두가 턴-온(turn-on)되면, 전류는 보다 높은-전압 전력 레일로부터 스위칭 트랜지스터들 중 하나를 통해 부하 전력 레일의 공통 노드로 흐를 수 있다. 공통 노드로부터, 전류는 다른 스위칭 트랜지스터를 통해 보다 낮은-전압 전력 레일로 계속해서 흐른다. 단락 전류 상태가 지속되면, 단락 전류에 의해 상당한 양의 전력이 소모될 수 있다. 더욱이, 단락 전류는 스위칭 트랜지스터들의 신뢰성 또는 심지어 생존 능력을 위태롭게 하기에 충분히 강할 수 있다.
[0032] 전력-멀티플렉싱 동작들의 2번째 상충하는 문제와 관련하여, 2개의 상이한 전력 레일들에 커플링되는 다수의 분배형 전력-멀티플렉서 타일들의 스위칭 트랜지스터들 모두는 연장된 시간 기간 동안 동시에 오프(off)될 수 없다. 만일 트랜지스터들 모두가 동시에 오프되면, 회로 부하는 더 이상 전력을 공급받지 못한다. 결과적으로, 회로 부하의 고유 캐패시턴스를 방전시키는 부하 전류에 의해 유발되는 회로 부하의 바람직하지 않은 전압 강하가 존재한다. 이러한 방전은 회로 부하에 저장된 임의의 데이터의 보유를 위태롭게 하며, 진행중인 프로세싱 작업들에 해를 끼칠 수 있다. 셋째, 만일 회로 부하가 전력-멀티플렉싱 동작 동안 능동 프로세싱을 계속하면, 회로 부하는 주기적 클록 신호의 발진들에 계속 의존한다. 따라서, 일정량의 전력을 공급하지 않고 클록 펄스들이 회로 부하 주변에 안정적으로 분배될 수 없기 때문에, 양 전력 레일들로부터 회로 부하를 분리하는 것은 바람직하지 않다.
[0033] 넷째, 전력-멀티플렉싱 동작은 원점 전력 레일에 속하는 분리 부분과 목적지 전력 레일에 속하는 연결 부분을 포함할 수 있다. 연결 부분은 목적지 전력 레일에서 전압 드룹(voltage droop)을 유발할 수 있다. 다수의 스위칭 트랜지스터들은 주어진 전력 레일에 커플링되며, 다수의 전력-멀티플렉서 타일들에서 회로 부하 주위에 분배된다. 만일 다수의 스위칭 트랜지스터들 전부 또는 다수의 스위칭 트랜지스터들 중 단지 다수가 동시에 턴-온되면, 상당량의 전류가 주어진 전력 레일로부터 회로 부하로 갑자기 흐른다. 이러한 갑작스러운 전류 흐름은 주어진 전력 레일의 전압 레벨이 드룹되게 한다. 전압 드룹은 전력 레일에 또한 커플링되는 다른 코어들이 부정확하게 기능을 하게 한다. 특히 넓은 물리적 영역에 걸쳐 이들 4가지 상충하는 문제들로부터 발생하는 다수의 이슈들을 핸들링하는 것은 난제이다.
[0034] 이들 4가지 문제점들은 잠재적인 단락 전류 상태로 인한 교차-전도 문제(cross-conduction concern)(첫 번째 문제), 전력-멀티플렉싱 동작 중에 그리고 이 동작 이후에 회로 부하 기능을 실행 가능하게 유지하려는 요망으로 인한 비-전도 문제(non-conduction concern)(2번째 및 3번째 문제), 및 잠재적인 현재 인-러시(in-rush) 상황으로 인한 과-전도 문제(over-conduction concern)(4번째 문제)로서 바꿔 말해질 수 있다. 이러한 문제점들을 적어도 부분적으로 해결하기 위해, 전력-멀티플렉싱 동작은 다이오드-연결 트랜지스터들을 사용하는 다수의 페이즈(phase)들을 갖는 전력 레일 전환 절차를 수반할 수 있다. 전력 레일 전환 절차는 원점 전력 레일로부터 목적지 전력 레일로 회로 부하를 스위칭하는 것을 수반한다. 연관된 전력-멀티플렉서 제어 회로는 다이오드-연결 트랜지스터들을 사용하여 전력-멀티플렉싱 동작 동안 전류 흐름의 방향을 제어하는 능력을 포함한다. 따라서, 전력-멀티플렉서 제어 회로는 회로 부하가 상당한 교차-전도 전류의 위험을 초래하지 않으면서 다수의 전력 레일들로부터 전력을 동시에 수신하여 연속적인 전력 공급을 가능하게 하는 오버래핑 페이즈(overlapping phase)를 전력 레일 전환 절차 동안 실시한다. 부가적으로, 다른 페이즈는 목적지 전력 레일로부터 증가하는 양의 전류를 점차적으로 소모하여 전류 인-러시를 관리하기 위해 전력-멀티플렉서 타일들의 체인(chain)을 따라 순차적인 스위칭을 포함한다.
[0035] 각각의 전력-멀티플렉서 타일은 다이오드-연결 트랜지스터를 사용하여 오프 모드, 온 모드 및 단-방향 모드로부터 선택된 전류 흐름 모드로 놓일 수 있는 적어도 하나의 스위칭 회로를 포함한다. 스위칭 회로는 오프 모드에서 전류 흐름을 양방향으로 차단하고 온 모드에서 전류 흐름을 양방향으로 인에이블한다. 단-방향 모드에서, 스위칭 회로는, 다이오드-연결 트랜지스터를 사용하여, 단방향 전류 흐름을 허용하지만 양방향 전류 흐름을 막는다. 2개의 상이한 전력 레일들 사이의 상당한 단락 전류 상태를 방지하기 위해, 전력-멀티플렉싱 동작 동안 대응하는 스위칭 회로의 단-방향 전류 흐름 모드를 선택적으로 활성화함으로써 전류 흐름의 방향이 제어된다.
[0036] 2개의 전력 레일들의 경우, 전력-멀티플렉서 타일은 제1 및 제2 스위칭 회로들을 포함한다. 제1 스위칭 회로 및 제2 스위칭 회로는 비-전도 문제를 해결하기 위해 전류가 동시에 흐르게 하는 것을 가능하게 할 수 있다. 이러한 시간 동안, 전력-멀티플렉서 타일은 교차-전도 문제를 해결하기 위해 스위칭 회로가 커플링되는 대응하는 전력 레일을 향하는 전류 흐름을 막기 위해 2개의 스위칭 회로들 중 하나를 단-방향 모드로 놓는다. 예컨대, 전력-멀티플렉서 타일은 전류가 보다 낮은 전압 전력 레일을 향해 흐르는 것을 막기 위해 보다 낮은 전압 레벨을 갖는 전력 레일에 커플링되는 스위칭 회로를 단-방향 전류-흐름 모드로 놓는다.
[0037] 각각의 스위칭 회로는 병렬로 커플링된 큰 스위치 및 작은 스위치를 포함할 수 있다. 작은 스위치는 다이오드 구성에서 선택적으로 연결될 수 있는 트랜지스터를 사용하여 다이오드-타입 디바이스로서 동작 가능하게 실현된다. 만일 스위칭 회로가 보다 낮은 전압 전력 레일에 커플링되면, 작은 스위치는 다이오드로서 활성화될 수 있는 반면에, 큰 스위치는 단방향 전류 흐름을 허용하는 단방향 모드로 스위칭 회로를 놓기 위해 스위치-오프된다. 다수의 전력-멀티플렉서 타일들에 걸쳐 배치된 스위칭 회로들의 작은 스위치들은 전력 레일 전환 절차 동안 회로 부하를 따라 점차적으로 전력을 제공하기 위해 순차적인 방식으로 온 상태에 또는 단방향 상태로 놓인다. 다수의 전력-멀티플렉서 타일들을 따라 온 또는 단방향 상태의 이러한 순차적인 활성화는 회로 부하가 순차적인 활성화 동안 목적지 전력 레일로부터 증가하는 양의 전류를 흡수함에 따라 잠재적인 전류 인-러시 문제를 해결한다. 작은 스위치들이 목적지 전력 레일에 대해 온 상태로 진입한 이후에, 전력-멀티플렉싱 제어 회로는 진행중인 전력 전달 동안 보다 큰 전류가 회로 부하로 흐르는 것을 가능하게 하기 위해 목적지 전력 레일에 대해 큰 스위치들을 턴-온한다.
[0038] 이러한 다이오드-기반 접근법은 예컨대 전력 레일들이 상이한 전압 레벨들로 유지되는 환경들에 대해 전력-멀티플렉싱 동작들의 성능을 가능하게 할 수 있다. 그러나, 이러한 다이오드-기반 접근법은 스위칭 회로들을 다른 상태들로 활성화하여 앞서 리스트된 상충하는 문제들을 해결하기 위해 전력-멀티플렉서 타일들의 체인에 걸쳐 여러번의 패스(pass)들을 행한다. 다수의 패스들을 행하는 것은 시간이 걸린다. 다이오드-연결 트랜지스터들뿐만 아니라 다수의 패스들을 조작하는 회로는 추가 회로를 수반한다. 게다가, 전력-멀티플렉싱 동작 동안 회로 부하가 가능한 오작동되지 않도록 보장하기 위해, 다수의 페이즈들이 구현될 때 회로 부하에 대한 주기적 클록이 게이팅(gating)된다. 따라서, 클록이 게이팅되어 프로세싱이 일시정지되기 때문에, 전력-멀티플렉싱 동작은 하드웨어 레지스터에 값을 기록함으로써 소프트웨어에 의해 개시된다. 이러한 다양한 복잡한 문제들은 본원에서 설명된 바와같이 특정 환경들에서 완화될 수 있다.
[0039] 따라서, 앞서 설명된 다이오드-기반 접근법은 전력 레일들이 서로 상이하게 유지되는 전압 레벨들로 유지되는 집적 회로 환경들에 적용가능하다. 대조적으로, 이하 본원에서 설명된 접근법들은 하나의 전력 레일의 하나의 전압이 다른 전력 레일의 다른 전압을 통과하는 집적 회로 환경들에 관한 것이다. 전력-멀티플렉싱 동작은 하나의 전압 레벨이 다른 전압 레벨과 교차한다는 검출에 대한 응답으로 개시되며, 전력-멀티플렉싱 동작은 2개의 전압 레벨들이 실질적으로 유사한 동안 수행된다. 결과적으로, 하나의 전압 레벨이 다른 전압 레벨과 실질적으로 상이하지 않기 때문에, 상당한 단락 전류 상태가 발생할 가능성이 감소된다. 게다가, 부하 회로에 공급되고 있는 전압 레벨이 전력-멀티플렉싱 동작에 의해 크게 변하지 않기 때문에, 주기적 발진 클록 신호가 회로 부하에 연속적으로 제공될 수 있다. 따라서, 회로 부하는 전력-멀티플렉싱 동작 동안 능동 동작을 계속할 수 있다. 따라서, 하드웨어는 소프트웨어에 투명한 방식으로 전력-멀티플렉싱 동작을 수행할 수 있으며, 소프트웨어에 의한 의무적인 개입이 제거될 수 있다. 부가적으로, 제어 회로는 전력-멀티플렉싱 동작이 전력-멀티플렉서 타일들의 체인을 가로질러 단일 패스로 수행될 수 있기 때문에 단순화된다.
[0040] 하나 이상의 예시적인 구현들에서, 체인으로 배열된 다수의 전력-멀티플렉서 타일들은 회로 부하의 하나 이상의 측면을 따라 분배된다. 회로 부하는 부하 전력 레일에 커플링된다. 다수의 전력-멀티플렉서 타일들은 상이한 전압 레벨들로 보통 유지되는 상이한 공급 전력 레일들로 회로 부하를 멀티플렉싱할 수 있는 반면에, 적어도 하나의 공급 전력 레일은 2개의 정상 전압 레벨들 사이에서 전환된다. 전력-멀티플렉서 제어 회로 및 다수의 전력-멀티플렉서 타일들은 초기 전력-멀티플렉서 타일에 제공되고 체인을 따라 연속적인 전력-멀티플렉서 타일들 사이에서 단일 패스로 전파되는 전력-레일 스위칭 신호에 기초하여 전력-멀티플렉싱 동작을 공동으로 수행한다. 하기의 설명은 2개의 공급 전력 레일들, 즉 제1 전력 레일 및 제2 전력 레일 측면에서 예시적인 원리들을 설명한다. 그러나, 설명된 원리들은 또한 3개 이상의 공급 전력 레일들을 갖는 집적 회로들에 적용 가능하다.
[0041] 제1 전력 레일은 제1 전압으로 유지되며, 제2 전력 레일은 제2 전압으로 유지된다. 다수의 전력-멀티플렉서 타일들은 제1 및 제2 전력 레일들과 부하 전력 레일 사이에 커플링된다. 전력-멀티플렉서 제어 회로는 하나의 전력 레일이 다른 전력 레일의 다른 전압 레벨과 교차하는 변화하는 전압 레벨을 갖는지를 검출하는 비교기를 포함한다. 비교기는 제1 전압 및 제2 전압을 포함하는 비교에 기초하여 상대 전압 신호를 생성한다. 상대 전압 신호의 값의 변화는 제1 전압 또는 제2 전압 중 적어도 하나가 변화하기 때문에 제1 전압 레벨이 제2 전압 레벨을 교차하였음을 표시한다. 전력-멀티플렉서 제어 회로는 상대 전압 신호에 기초하여 전력-레일 스위칭 신호를 생성한다.
[0042] 그러나, 전압 잡음 또는 다른 전력 분배 네트워크 이슈들은 상대 전압 신호의 값의 변화를 우연히 생성하는, 공급 전압 레일들의 전압 레벨들의 변화를 유발할 수 있다. 다시 말해서, 상대 전압 신호의 변화는 스퓨리어스(spurious)일 수 있다. 공급 전력 레일상의 전압 레벨이 의도적으로 변화한다는 결정의 확실성을 증가시키기 위해, 전력-멀티플렉서 제어 회로는 전압-레벨 표시 신호에 또한 기초하여 전력-레일 스위칭 신호를 생성한다. 전압 제어기는 전압-레벨 표시 신호를 제공하는데, 전압-레벨 표시 신호는 전압 제어기가 공급 전원 레일상의 전압 레벨을 변경하기 위한 커맨드를 발행했음을 표시한다. 전압 제어기는 예컨대 공급 전력 레일들을 특정 전압들로 유지하는 전력 관리 집적 회로(PMIC: power management integrated circuit)에 이러한 커맨드를 발행할 수 있다. 전력-멀티플렉서 제어 회로는 전력-레일 스위칭 신호를 전력-멀티플렉서 타일들의 연쇄 어레인지먼트에 제공함으로써 전력-멀티플렉싱 동작을 개시한다.
[0043] 다수의 전력-멀티플렉서 타일들의 각각의 전력-멀티플렉서 타일은 제1 전력 레일과 부하 전력 레일 사이에 커플링된 제1 스위칭 회로 및 제2 전력 레일과 부하 전력 레일 사이에 커플링된 제2 스위칭 회로를 포함한다. 각각의 전력-멀티플렉서 타일은 또한 전력-멀티플렉서 타일들의 연쇄 어레인지먼트를 따라 단일 패스로 제1 스위칭 회로 및 제2 스위칭 회로의 동작을 제어하기 위한 타일 제어 회로를 포함한다. 체인을 따라 단일 패스 동안에, 각각의 전력-멀티플렉서 타일에서, 하나의 스위칭 회로는 하나의 공급 전력 레일로부터 분리되며, 다른 스위칭 회로는 다른 공급 전력 레일에 연결된다.
[0044] 이러한 방식들로, 앞서 제시된 4개의 문제점들이 해결되며, 적어도 하나의 변화하는 전압 레벨이 다른 전압 레벨과 교차하는 상황들에 대해 적어도 부분적으로 개선된다. 다수의 전력-멀티플렉서 타일들의 연쇄 어레인지먼트에 걸친 제1 스위칭 회로 또는 제2 스위칭 회로 중 적어도 하나는 전력-멀티플렉싱 동작 동안 전력을 연속적으로 제공할 수 있다. 이는 전력-멀티플렉싱 동작 동안 능동 동작들을 수행하는 동안 주기적 클록 신호가 회로 부하에 인가되는 경우를 포함하여 회로 부하가 계속 정확하게 동작하게 하는 것을 가능하게 한다. 목적지 전력 레일에서 잠재적인 전압 드룹을 막기 위해, 단일 패스 동안 일련의 연쇄 전력-멀티플렉서 타일들을 따라 목적지 전력 레일에 커플링된 스위칭 회로들을 순차적으로 활성화함으로써 전류 인-러시가 관리된다.
[0045] 도 1은 다수의 전력-멀티플렉서 타일들(110-1 내지 110-3), 또는 다수의 전력-먹스 타일들 및 회로 부하(108)를 포함하는 집적 회로(100)의 예시적인 부분을 예시한다. 도시된 바와 같이, 집적 회로(100)는 3개의 전력 레일들, 즉 제1 전력 레일(102)(PR1), 제2 전력 레일(104)(PR2) 및 부하 전력 레일(106)(PRL)을 포함한다. 집적 회로(100)는 또한 회로 부하(108), 고유 커패시턴스(118) 및 전력 분배 네트워크(120)(PDN)를 포함한다. 전력 레일들에 부가하여, 전력 분배 네트워크(120)는 전압 제어기(122) 또는 전력 관리 집적 회로(124)(PMIC)를 포함할 수 있다. 비록 집적 회로(100)가 3개의 전력-멀티플렉서 타일들(110-1, 110-2 및 110-3)을 포함하는 것으로 예시되어 있지만, 전력-멀티플렉싱 동작을 위해 더 많거나 더 적은 전력-멀티플렉서 타일들이 대안적으로 구현될 수 있다.
[0046] 회로 부하(108)는 집적 회로(100)의 코어 또는 회로 블록에 대응할 수 있다. 회로 부하(108)에 대한 예들은 메모리, 프로세서, RFF(retention flip-flop)들의 그룹, 또는 이들의 일부 조합을 포함한다. 고유 커패시턴스(118)는 회로 부하(108)의 회로 디바이스들을 구성하는 데 사용되는 아키텍처 또는 재료로 인한 용량 효과(capacitive effect)들을 나타낸다. 예컨대, 금속 라인들 및 트랜지스터들은 전형적으로 고유 커패시턴스를 가지거나 생성한다. 비록 고유 커패시턴스(118)가 도 1에서 모놀리식 블록으로서 예시되어 있지만, 고유 캐패시턴스(118)는 회로 부하(108)를 가로지르는 영역에 걸쳐있는 회로 디바이스들 위에 실제로 분배된다.
[0047] 전력 관리 집적 회로(124)는 전압 변환 또는 조정을 통해 특정 전압 레벨들로 전력 레일들에 전압들(126)을 공급하기 위한 전압원으로서 구현된다. 전력 관리 집적 회로(124)는 온-칩 전압들(126)에 따라 상이한 전압들로 제1 전력 레일(102) 및 제2 전력 레일(104)을 유지한다. 하나 이상의 공급 전력 레일들은 집적 회로(100) 주위의 상이한 위치들 및 다양한 회로에 전력을 분배하는 전력 분배 네트워크(120)의 적어도 일부를 형성한다. 전력 분배 네트워크(120)는 전압 제어기(122) 또는 전력 관리 집적 회로(124)를 포함할 수 있다.
[0048] 전압 제어기(122)는 전력 관리 집적 회로(124)에 커맨드들(130)을 발행한다. 각각의 커맨드(130)는 전압들(126) 중 하나를 변경하도록, 이를테면 설정 또는 조절하도록 전력 관리 집적 회로(124)에게 명령한다. 전압 제어기(122) 또는 전력 관리 집적 회로(124)는 집적 회로(100)의 일부이거나 이와 별개일 수 있다. 다시 말해서, 전압 제어기(122) 또는 전력 관리 집적 회로(124)는 동일하거나 상이한 집적 회로 칩 상에 있을 수 있다.
[0049] 다수의 전력-멀티플렉서 타일들(110-1 내지 110-3)은 회로 부하(108)에 전력을 제공하기 위한 스위치로서 기능할 수 있다. 도시된 바와 같이, 다수의 전력-멀티플렉서 타일들(110-1 내지 110-3)은 헤드 스위치(128)를 형성한다. 일반적으로, 헤드 스위치는 전압 소스의 역할을 하는 공급 전력 레일과 일부 기능을 제공하기 위해 디지털 프로세싱을 수행하는 회로 부하 사이에 연결된다. 집적 회로(100)의 경우, 헤드 스위치(128)는 제1 전력 레일(102)과 회로 부하(108) 사이에 그리고 제2 전력 레일(104)과 회로 부하(108) 사이에 연결된다. 헤드 스위치(128)는 예컨대 n-웰 또는 n-기판 기술로 형성되는 p-채널 또는 p-형 금속 산화물 반도체(PMOS) 디바이스들, 이를테면 p-형 전계 효과 트랜지스터(PFET)를 사용하여 구현될 수 있다. 헤드 스위치(128)는 전역 분배 헤드 스위치(GDHS: globally distributed head switch) 또는 블록 헤드 스위치(BHS: block head switch)로서 실현될 수 있다.
[0050] 헤드 스위치(128)는 다수의 전력-멀티플렉서 타일들(110-1 내지 110-3)을 포함한다. 구체적으로, 3개의 전력-멀티플렉서 타일들(110-1, 110-2 및 110-3)은 회로 부하(108)를 따라 분배되는 것으로 도시되어 있다. 그러나, 헤드 스위치(128)는 상이한 수의 전력-멀티플렉서 타일들(110)을 포함할 수 있다. 다수의 전력-멀티플렉서 타일들(110-1 내지 110-3)은 특정 레이아웃에서 회로 부하(108) 주위에, 이를테면 회로 부하(108)의 일 측면을 따라 또는 2개 이상의 측면들을 따라 적어도 부분적으로 배치되어, 회로 부하(108)에 걸처 균일하게 전력의 제공을 용이하게 한다. 그러나, 다른 전력-멀티플렉서 타일 레이아웃들이 대안적으로 구현될 수 있다. 게다가, 도 1에서 그렇게 예시되지 않았지만, 다수의 전력-멀티플렉서 타일들(110-1 내지 110-3)은 대안적으로 풋 스위치(foot switch)의 일부로서 구현될 수 있다.
[0051] 제1 전력 레일(102) 및 제2 전력 레일(104) 둘 모두는 각각의 전력-멀티플렉서 타일(110)에 커플링된다. 각각의 전력-멀티플렉서 타일(110)은 부하 전력 레일(106)에 추가로 커플링되며, 부하 전력 레일(106)은 회로 부하(108)에 커플링된다. 집적 회로(100)의 경우, 제1 전력 레일(102) 및 제2 전력 레일(104)은 다수의 전력-멀티플렉서 타일(110-1 내지 110-3)을 사용하여 헤드 스위치(128)를 통해 부하 전력 레일(106)에 그리고 이에 따라 회로 부하(108)에 전력을 공급하도록 구성된다. 동작시, 각각의 전력-멀티플렉서 타일(110)은 부하 전력 레일(106)을 통해 전력을 회로 부하(108)에 공급하기 위해 제1 전력 레일(102)을 사용하는 것으로부터 제2 전력 레일(104)을 사용하는 것으로 (그리고 그 반대의 경우도 마찬가지임) 스위칭하도록 구성된다.
[0052] 제1 전력 레일(102)은 제1 전압(112)(V1)으로 유지되고, 제2 전력 레일(104)은 제2 전압(114)(V2)으로 유지된다. 전력 관리 집적 회로(124)는 제1 전력 레일(102)에 제1 전압(112)을 유지하고, 제2 전력 레일(104)에 제2 전압(114)을 유지한다. 대안적으로, 제1 및 제2 전력 공급기들 또는 전력 조정기들(미도시)은 제1 전력 레일(102)에 제1 전압(112)을 유지하고, 제2 전력 레일(104)에 제2 전압(114)을 유지할 수 있다. 부하 전력 레일(106)은 부하 전압(116)(VL)으로 유지될 수 있다. 예컨대, 만일 전력-멀티플렉서 타일들(110-1 내지 110-3) 중 하나 이상이 제1 전력 레일(102)을 부하 전력 레일(106)에 연결하면, 부하 전력 레일(106)은 제1 전압(112)으로 유지될 수 있고, 하나 이상의 전력-멀티플렉서 타일들(110-1 내지 110-3)이 제2 전력 레일(104)을 부하 전력 레일(106)에 연결하면, 부하 전력 레일(106)은 제2 전압(114)으로 유지될 수 있다. 따라서, 각각의 전력-멀티플렉서 타일(110)은 부하 전압(116)으로서 제1 전압(112)을 제공하는 것으로부터 부하 전압(116)으로서 제2 전압(114)을 제공하는 것으로 스위칭된다. 전력-멀티플렉서 제어 회로 및 전력-멀티플렉서 제어 신호들과 함께, 다수의 전력-멀티플렉서 타일들의 어레인지먼트가 도 2에 도시되어 있다.
[0053] 도 2는 전력-멀티플렉서 제어 회로(206)와 함께 전력 레일들에 커플링된 제1 및 제2 스위칭 회로들을 각각 포함하는 다수의 전력-멀티플렉서 타일(110-1 내지 110-3)의 예시적인 연쇄 어레인지먼트(200)를 예시한다. 도 2는 또한 제1 전압(112)과 함께 제1 전력 레일(102)을, 제2 전압(114)과 함께 제2 전력 레일(104)을, 부하 전압(116)과 함께 부하 전력 레일(106)을 그리고 고유 커패시턴스(118)와 함께 회로 부하(108)를 도시한다. 도 1과 비교할 때, 도 2는 전력-멀티플렉서 제어 회로(206)(전력-먹스 제어 회로), 전력-멀티플렉서 제어 신호(208)(전력-먹스 제어 신호들), 전력-레일 스위칭 신호(210) 및 타일간 신호 전파 회로(212)를 추가한다. 각각의 전력-멀티플렉서 타일(110)은 제1 스위칭 회로(202) 및 제2 스위칭 회로(204)를 포함한다.
[0054] 연쇄 어레인지먼트(200)를 갖는 예시적인 구현들에서, 다수의 전력-멀티플렉서 타일들(110-1 내지 110-3)은 적어도 제어 신호 전파의 관점에서 직렬로 커플링된다. 직렬인 제1 전력-멀티플렉서 타일, 즉 전력-멀티플렉서 타일(110-1)은 본원에서 "초기" 전력-멀티플렉서 타일로 불린다. 도시된 바와 같이, 전력-멀티플렉서 타일들(110-1 내지 110-3)의 각각은 스위칭 회로들을 통해 제1 전력 레일(102) 및 제2 전력 레일(104) 둘 모두에 커플링된다. 전력-멀티플렉서 타일들(110-1 내지 110-3)의 각각은 또한 스위칭 회로들을 통해 부하 전력 레일(106)에 커플링된다. 구체적으로, 각각의 제1 스위칭 회로(202)는 제1 전력 레일(102)과 부하 전력 레일(106) 사이에 커플링되며, 각각의 제2 스위칭 회로(204)는 제2 전력 레일(104)과 부하 전력 레일(106) 사이에 커플링된다.
[0055] 전력-멀티플렉서 제어 회로(206) 및 전력-멀티플렉서 제어 신호들(208)은 회로 및 신호들이 각각 다수의 전력-멀티플렉서 타일들(110-1, 110-2 및 110-3)에 걸쳐 분배되는 것을 표현하기 위해 클라우드 형상들로서 도시된다. 전력-멀티플렉서 제어 회로(206)의 일부는 각각의 전력-멀티플렉서 타일(110)의 내부에 배치될 수 있다. 부가적으로 또는 대안적으로, 전력-멀티플렉서 제어 회로(206)의 일부는 전력-멀티플렉서 제어 신호들(208) 중 하나 이상의 신호들을 전파하기 위해 다수의 전력-멀티플렉서 타일들(110-1 내지 110-3) 사이를 포함하여 다수의 전력-멀티플렉서 타일들(110-1 내지 110-3)의 외부에 배치될 수 있다. 전력-멀티플렉서 제어 회로(206) 및 전력-멀티플렉서 제어 신호들(208)의 예시적인 양상들은 도 4-6를 참조하여 설명된다.
[0056] 예시적인 동작에서, 전력-멀티플렉서 제어 회로(206)는, 전력-멀티플렉싱 동작을 수행하기 위해, 다수의 전력-멀티플렉서 타일들(110-1 내지 110-3)이 원점 전력 레일로부터 목적지 전력 레일로 스위칭하게 한다. 예컨대, 전력-멀티플렉서 제어 회로(206)는 전력-멀티플렉서 타일들(110-1 내지 110-3)이 부하 전력 레일(106)을 제1 전력 레일(102)에 커플링하는 것으로부터 부하 전력 레일(106)을 제2 전력 레일(104)로 커플링하는 것으로 (또는 그 반대로) 스위칭하게 할 수 있다. 일반적으로, 이러한 전력원 스위칭은 "초기" 전력-멀티플렉서 타일(110-1)로부터 시작하여, 제3 전력-멀티플렉서 타일(110-3)로 계속된 후, "말단" 전력-멀티플렉서 타일(110)(명시적으로 도시되지 않음)로 계속되는 순서로 연쇄 어레인지먼트(200)를 따라 단일 패스로 순차적으로 수행될 수 있다. 이를 위해, 하나의 스위칭 회로는 폐쇄되고, 다른 스위칭 회로는 각각의 전력-멀티플렉서 타일(110)에서 개방된다. 만일 스위칭 회로들이 하나 이상의 트랜지스터들을 사용하여 구현되면, 턴-오프된 트랜지스터는 전류 흐름을 차단하는 개방 스위치에 대응하고, 턴-온된 트랜지스터는 전류 흐름을 인에이블하는 폐쇄 스위치에 대응한다.
[0057] 전력-멀티플렉싱 동작을 위한 전력-레일 스위칭은 연쇄 어레인지먼트(200)를 따라 하나의 전력-멀티플렉서 타일(110)로부터 연속 전력-멀티플렉서 타일(110)로 순차적으로 수행된다. 두꺼운 실선 화살표들은 초기 전력-멀티플렉서 타일(110-1)로부터 시작하여 좌측에서 우측으로 계속되는 전력-레일 스위칭 신호(210)의 순차적 진행을 표시한다. 보다 일반적으로, 전력-멀티플렉서 제어 회로(206)는 본원에서 설명되는 바와같이 하나의 전력 레일의 하나의 전압 레벨이 다른 전력 레일의 다른 전압 레벨과 교차하는 것에 기초하여 전력 레일 전환 절차를 구현한다. 비록 2개의 공급 전력 레일들이 도 2에 도시되어 있지만, 본원에서 설명되는 전력-멀티플렉싱 동작들은 또한 3개 이상의 공급 전력 레일들(예컨대, 제1 전력 레일, 제2 전력 레일 및 제3 전력 레일)을 갖는 전력 분배 네트워크들을 갖는 집적 회로들에 적용 가능하다.
[0058] 일부 구현들에서, 제1 스위칭 회로(202) 및 제2 스위칭 회로(204)의 각각은 개방 상태 또는 폐쇄 상태에 있을 수 있다. 개방 상태에서, 스위칭 회로는 전류 흐름을 차단하다. 폐쇄 상태에서, 스위칭 회로는 전류 흐름을 인에이블한다. 만일 회로 부하(108)가 제1 전력 레일(102)에 의해 전력을 공급받으면, 다수의 제1 스위칭 회로들(202)은 폐쇄 상태에 있고, 다수의 제2 스위칭 회로들(204)은 개방 상태에 있다. 다른 한편으로, 만일 회로 부하(108)가 제2 전력 레일(104)에 의해 전력을 공급받고 있으면, 다수의 제1 스위칭 회로들(202)은 개방 상태에 있고, 다수의 제2 스위칭 회로들(204)은 폐쇄 상태에 있다. 제1 스위칭 회로들(202) 및 제2 스위칭 회로들(204)은 어느 공급 전력 레일이 부하 전력 레일(106)에 커플링 되는지를 전력-멀티플렉서 제어 회로(206)가 설정하는 것을 가능하게 한다.
[0059] 예시적인 전력-레일-스위칭 시나리오에서, 회로 부하(108)는 제1 전력 레일(102)에 의해 전력을 공급받고 있고, 전력-멀티플렉서 제어 회로(206)는 회로 부하(108)가 제2 전력 레일(104)에 의해 전력을 공급받도록 전력-멀티플렉싱 동작을 관리하여 전력 레일들을 스위칭한다고 가정한다. 따라서, 이러한 시나리오의 시작에서, 다수의 제1 스위칭 회로들(202)은 폐쇄 상태에 있고, 다수의 제2 스위칭 회로(204)는 개방 상태에 있다. 초기에, 제1 전력 레일(102)의 제1 전압(112)과 제2 전력 레일(104)의 제2 전압(114)은 변하지 않는 상이한 전압 레벨들에 있다. 여기서, 이러한 예에서, 제1 전압(112)은 초기에 제2 전압(114)보다 크다. 그 후, 전력-멀티플렉서 제어 회로(206)는 제2 전압(114)이 변화하고 있음을 검출한다. 제2 전압(114)이 제1 전압(112)과 교차하는 것에 대한 응답으로, 전력-멀티플렉서 제어 회로(206)는 전력-멀티플렉싱 동작을 개시하기 위해 전력-레일 스위칭 신호(210)를 생성한다.
[0060] 전력-레일 스위칭 신호(210)의 수신에 대한 응답으로, 초기 전력-멀티플렉서 타일(110-1)은 제1 스위칭 회로(202)를 폐쇄 상태에서 개방 상태로 그리고 제2 스위칭 회로(204)를 개방 상태로부터 폐쇄 상태로 스위칭한다. 따라서, 초기 전력-멀티플렉서 타일(110-1)은 부하 전력 레일(106)을 제1 전력 레일(102)로부터 분리하고 부하 전력 레일(106)을 제2 전력 레일(104)에 연결한다. 초기 전력-멀티플렉서 타일(110-1)은 또한 타일간 신호 전파 회로(212)를 통해 전력-레일 스위칭 신호(210)를 제2 전력-멀티플렉서 타일(1102)로 포워드(forward)한다. 전력-레일 스위칭 신호(210)의 수신에 대한 응답으로, 제2 전력-멀티플렉서 타일(110-2)은 제1 스위칭 회로(202) 및 제2 스위칭 회로(204)의 개방 및 폐쇄 상태들을 교환한다.
[0061] 이러한 프로세스는 일련의 연쇄 전력-멀티플렉서 타일들(110-1, 110-2, 110-3, 등)을 따라 순차적으로 계속된다. 연쇄 어레인지먼트(200)를 따르는 순차적인 스위칭은 제2 전력 레일(104)로부터의 전류 소모가 점차적으로 증가하게 한다. 결국, 전력-레일 스위칭 신호(210)는 최종 또는 "말단" 전력-멀티플렉서 타일(110)(명시적으로 도시되지 않음)에 도달한다. 전력-레일 스위칭 신호(210)의 수신에 대한 응답으로, 말단 전력-멀티플렉서 타일(110)은 제1 스위칭 회로(202) 및 제2 스위칭 회로(204)의 개방 및 폐쇄 상태들을 교환한다.
[0062] 전력-멀티플렉싱 동작 동안, 전력이 제1 전력 레일(102) 및 제2 전력 레일(104) 둘 모두로부터 부하 전력 레일(106)에 공급되는 오버랩(overlap) 시간 기간이 존재한다. 이러한 오버랩 시간 기간은 적어도, 상이한 전력-멀티플렉서 타일들 내에 배치된 제1 및 제2 스위칭 회로들에 대해 생성되지만, 오버랩 시간 기간은 또한 동일한 전력-멀티플렉서 타일(110) 내에 배치되는 제1 스위칭 회로(202) 및 제2 스위칭 회로(204)에 대해 생성될 수 있다. 제2 전압(114)이 제1 전압(112)과 교차한다는 검출에 기초하여 제1 스위칭 회로(202) 및 제2 스위칭 회로(204)의 개방 상태 및 폐쇄 상태를 스위칭함으로써, 상당한 단락 전류 상태를 초래하는 교차-전도의 가능성이 감소되며, 이는 도 3를 참조로 설명된다.
[0063] 따라서, 이러한 예시적인 방식에서는 부하 전력 레일(106)을 통해 제1 전력 레일(102)과 제2 전력 레일(104) 사이에 상당한 단락 전류가 흐르지 않게 된다. 다시 말해서, 제2 전압(114)이 제1 전압(112)을 교차한 직후에 비교적 느리게 증가하고 있는 동안 전력-멀티플렉싱 동작이 완료되면, 제1 전력 레일(102)로부터 제2 전력 레일(104)로 또는 그 반대로 상당한 단락 전류가 흐르지 않게 된다. 부가적으로, 연쇄 어레인지먼트(200)를 따라 순차적으로 각각의 전력-멀티플렉서 타일(110)의 스위칭 회로들의 개방 상태 및 폐쇄 상태를 교환함으로써, 회로 부하(108)로의 전력은 제2 전력 레일(104)을 따르는 바람직하지 않은 전압 드룹의 크기가 적어도 감소되도록 공급 전력 레일들 사이에 증가하면서 스위칭된다.
[0064] 도 3은 시간에 따라 2개의 전력 레일들에 대한 예시적인 전압 레벨 곡선들을 예시하는 그래프(300)를 도시한다. 도시된 바와 같이, 그래프(300)는 가로좌표 또는 x-축으로서 시간축(306)을 포함하며, 세로좌표 또는 y-축으로서 전압 레벨 축(308)을 포함한다. 따라서, 시간은 오른쪽 방향으로 경과하고, 전압 레벨들은 위쪽 방향으로 증가하다. 전압 레벨 축(308)을 따라, 3개의 예시적인 전압 레벨들, 즉 저전압 레벨(LVL), 중간 전압 레벨(MVL) 및 고전압 레벨(HVL)이 마크(mark)되어 있다. 그래프(300)는 전압 레벨 곡선(302) 및 전압 레벨 곡선(304)을 포함한다. 오버래핑 존(310) 및 오버래핑 존(312)이 또한 도시되어 있다. 도 3의 다양한 양상들, 이를테면 2개의 오버래핑 존들은 반드시 실척대로 도시된 것은 아니다.
[0065] 이러한 예에서, 프로세싱 코어는 제1 전력 레일(102)에 의해 전력을 공급받고 있다. 회로 부하(108)의 예시적인 구현인 메모리 블록은 다수의 전력-멀티플렉서 타일들(110-1 내지 1103)의 연쇄 어레인지먼트(200)를 통해 제1 전력 레일(102) 또는 제2 전력 레일(104)에 의해 전력을 공급받을 수 있다. 전압 레벨 곡선(302)은 시간에 따른 제1 전력 레일(102)에 대한 제1 전압(112)을 나타낸다. 전압 레벨 곡선(304)은 시간에 따른 제2 전력 레일(104)에 대한 제2 전압(114)을 나타낸다. 중간 전압 레벨(MVL)은 메모리 블록에 안정적인 방식으로 전력을 공급할 수 있는 최소 전압 레벨에 대응한다. 저전압 레벨(LVL)은 프로세싱 코어의 보통의 이용률에 대한 전압 레벨에 대응하며, 고전압 레벨(HVL)은 프로세싱 코어의 높은 이용률에 대한 승압된 전압 레벨에 대응한다.
[0066] 시간 축(306)에 대해, 제1 전력 레일(102)에 대한 제1 전압(112)은 변하지 않는다. 이는 중간 전압 레벨(MVL)에서 전압 레벨 곡선(302)에 대한 플랫 라인(flat line)으로 표현된다. 그러나, 제2 전력 레일(104)에 대한 제2 전압(114)은 일부 시간 기간들 동안 변한다. 따라서, 전압 레벨 곡선(304)은 0이 아닌 기울기들을 갖는 세그먼트들을 갖는다. 초기에, 프로세싱 코어는 보통의 이용률로 동작하고 있고, 제2 전압(114)은 전압 레벨 곡선(304)의 좌측에 도시된 저전압 레벨(LVL)에 있다. 어느 시점에서, 프로세서 이용률이 증가한다. 더 높은 이용률을 수용하기 위해, (도 1의) 전압 제어기(122)에 의해 발행된 명령(130)에 대한 응답으로, 전력 관리 집적 회로(124)는 시간이 지남에 따라 제2 전력 레일(104)상의 제2 전압(114)을 고전압 레벨(HVL)로 증가시킨다. 메모리 블록이 승압 모드에서 프로세싱 코어를 서비스하기에 충분히 빠르게 동작할 수 있도록 보증하기 위해, 메모리 블록은 고전압 레벨(HVL)을 위해 제2 전력 레일(104)로 스위칭되어야 한다.
[0067] 제2 전력 레일(104)에서 제2 전압(114)이 증가되는 시간 기간은 전압 레벨 곡선(304)의 좌측에서 양의 기울기를 갖는 라인 세그먼트에 의해 표현된다. 오버래핑 존(310)에 의해 표시된 바와 같이, 제2 전압이 변하고 있는 동안(예컨대, 증가하고 있는 동안), 제2 전력 레일(104)상의 제2 전압(114)의 제2 전압 레벨이 제1 전력 레일(102)상의 제1 전압(112)의 제1 전압 레벨과 교차하는 시간이 존재한다. 오버래핑 존(310) 동안, 다수의 전력-멀티플렉서 타일(110-1, 110-2 및 110-3)의 연쇄 어레인지먼트(200)는 부하 전력 레일(106)을 제1 전력 레일(102)에 커플링하는 것으로부터 부하 전력 레일(106)을 제2 전력 레일(104)로 커플링하는 것으로 스위칭한다. 따라서, 메모리 블록은 결국 제2 전력 레일(104)을 통해 고전압 레벨(HVL)로 전력이 공급된다.
[0068] 그러나, 어느 시점에서, 프로세서 이용이 감소하고, 제2 전력 레일(104)의 제2 전압(114)이 감소될 수 있다. 따라서, 전압 제어기(122)는 고전압 레벨(HVL)로부터 저전압 레벨(LVL)로 시간에 따라 제2 전력 레일(104)상의 제2 전압(114)을 감소시키도록 전력 관리 집적 회로(124)에 명령하는 커맨드(130)를 발행한다. 메모리 블록이 안정적으로 동작할 수 있도록 보장하기 위해, 메모리 블록은 중간 전압 레벨(MVL)로 유지되고 있는 제1 전력 레일(102)로 다시 스위칭되어야 한다. 제2 전력 레일(104)에서 제2 전압(114)이 감소되는 시간 기간은 전압 레벨 곡선(304)의 우측에서 음의 기울기를 갖는 라인 세그먼트에 의해 표현된다. 오버래핑 존(312)에 의해 표시된 바와 같이, 제2 전압이 변하고 있는 동안(예컨대, 감소하고 있는 동안), 제2 전력 레일(104)상의 제2 전압(114)의 제2 전압 레벨이 제1 전력 레일(102)상의 제1 전압(112)의 제1 전압 레벨과 교차하는 시간이 존재한다. 오버래핑 존(312) 동안, 다수의 전력-멀티플렉서 타일들(110-1, 110-2 및 110-3)의 연쇄 어레인지먼트(200)는 부하 전력 레일(106)을 제2 전력 레일(104)에 커플링하는 것으로부터 부하 전력 레일(106)을 제1 전력 레일(102)로 커플링하는 것으로 스위칭한다. 따라서, 메모리 블록은 제1 전력 레일(102)을 통해 중간 전압 레벨(MVL)에서 신뢰할 수 있는 방식으로 전력을 공급받는다.
[0069] 오버래핑 구역(312)에 대해 구체적으로 도시된 바와 같이, 오버래핑 구역(310) 및 오버래핑 구역(312) 둘 모두에 대해 대응하는 오버래핑 시간 기간(316) 및 오버래핑 전압 범위(314)가 존재한다. 오버래핑 전압 범위(314)는 하나의 전압 레벨이 다른 하나의 전압 레벨을 통과함에 따라 제1 전력 레일(102)과 제2 전력 레일(104) 사이에 상당한 교차-전도 전류가 생성되지 않도록 충분히 좁은 전압 레벨들의 범위이다. 만일 전력-멀티플렉싱 동작이 오버래핑 시간 기간(316) 동안 수행되면, 제1 전압(112)의 제1 전압 레벨과 제2 전압(114)의 제2 전압 레벨 사이의 전압 차이는 오버래핑 전압 범위(314) 내에 있다.
[0070] 다시 말해서, 부하 전력 레일(106)은 연쇄 어레인지먼트(200)에 걸친 전력-멀티플렉싱 동작이 제1 전압(112)과 제2 전압(114) 간의 전압 레벨 차이의 변화율에 비해 충분히 빨리 수행되는 경우에 상당한 단락 전류를 인에이블하지 않고 제1 전력 레일(102) 및 제2 전력 레일(104)에 동시에 커플링될 수 있다. 예시적인 구현에서, 다수의 전력-멀티플렉서 타일들(110-1, 110-2, 110-3, 등)의 연쇄 어레인지먼트(200)에 걸친 전력-멀티플렉싱 동작은 100나노초 정도로 달성될 수 있다. 이는 전력 관리 집적 회로(124)가 전압 레벨을 변화시킬 때 공급 전력 레일상에서 대략 밀리초당 5마이크로볼트의 전압 변화율과 비교된다. 따라서, 이러한 의미에서, 전력-멀티플렉싱 동작은 제2 전압(114)의 제2 전압 레벨이 제1 전압(112)의 제1 전압 레벨과 실질적으로 유사한 동안 수행될 수 있다.
[0071] 오버래핑 존(310) 또는 오버래핑 존(312) 내에서의 전력-멀티플렉싱 동작의 성능은 증가 또는 감소 방향에서 제2 전압(114)이 제1 전압(112)을 통과하는 것에 대한 응답으로 동작을 개시함으로써 달성될 수 있으며, 이러한 통과는 2개의 전압들의 비교에 기초하여 검출된다. 제2 전압 레벨이 위쪽 또는 아래쪽 방향에서 제1 전압 레벨과 교차하는 경우에 대한 검출은 도 4 및 도 5를 참조로 하여 본원에서 설명된다. 비록 도 3에서 전압 레벨이 단지 하나의 공급 전력 레일상에서만 변화하고 있지만, 전압 레벨은 오버래핑 존 동안 2개 이상의 전력 레일들상에서 동시에 변화하고 있을 수 있다.
[0072] 도 4는 일반적으로 전력-멀티플렉서 제어 회로(206) 및 연관된 전력-멀티플렉서 제어 신호들(208)의 예를 400으로 예시한다. 도시된 바와 같이, 전력-멀티플렉서 제어 회로(206)는 비교기(404), 전력-멀티플렉서 개시 회로(402), 타일 제어 회로(406) 및 타일간 신호 전파 회로(212)를 포함한다. 전력-멀티플렉서 제어 신호들(208)은 전력-레일 스위칭 신호(210) 및 상대 전압 신호(410)를 포함한다. 도 4는 또한 클록 트리(408) 및 클록 신호(412)를 예시한다. 클록 트리(408)는 집적 회로 주위에서 클록 신호(412)를 전파하고, 클록 신호(412)를 회로 부하(108)와 같은 다양한 회로에 분배한다. 클록 신호(412)는 주기적인 방식으로 낮은 값과 높은 값 사이에서 발진하는 주기적 클록 신호이다.
[0073] 예시적인 구현들에서, 전력-멀티플렉서 개시 회로(402) 및 비교기(404)는 (도 2의) 연쇄 어레인지먼트(200)에 대해 각각 하나의 인스턴스(instance)로 실현될 수 있으며, 다수의 전력-멀티플렉서 타일들(110-1 내지 110-3)과 공유된다. 다른 한편으로, 타일 제어 회로(406)는 각각의 전력-멀티플렉서 타일(110)에 포함된다. 따라서, 다수의 전력-멀티플렉서 타일들(110-1 내지 110-3)의 연쇄 어레인지먼트(200)는 다수의 타일 제어 회로들(406)을 포함한다. 타일 제어 회로(406)의 예시적인 구현들은 도 8 내지 도 11b를 참조하여 아래에서 설명된다. 타일간 신호 전파 회로(212)는 다수의 전력-멀티플렉서 타일들 중 개별 타일들 내부에 또는 이들 사이에 분배된다. 타일간 신호 전파 회로(212)의 예시적인 구현들은 도 8를 참조로하여 아래에서 설명된다.
[0074] 비교기(404)는 각각 제1 전압(112) 및 제2 전압(114)을 수신하기 위해 제1 전력 레일(102) 및 제2 전력 레일(104)에 커플링된다. 비교기(404)는 어느 전압이 다른 전압보다 상대적으로 큰지 또는 작은지를 결정하기 위해 제1 전력 레일(102)의 제1 전압(112)과 제2 전력 레일(104)의 제2 전압(114)을 포함하는 비교를 수행한다. 비교기(404)는 제1 전력 레일(102)의 제1 전압(112)과 제2 전력 레일(104)의 제2 전압(114) 간의 전압 차이를 표시하는, 이를테면 어느 전압이 다른 전압 보다 작은지 또는 큰지를 표시하거나 또는 하나의 전압의 변하는 전압 레벨이 다른 전압의 전압 레벨을 통과하는 경우를 표시하는 상대 전압 신호(410)를 출력한다. 상대 전압 신호(410)는 전력-멀티플렉서 개시 회로(402)에 피드(feed)된다.
[0075] 전력-멀티플렉서 개시 회로(402)는 제1 전력 레일(102)의 제1 전압(112)이 제2 전력 레일(104)의 제2 전압(114)을 통과하는지 (또는 그 반대의 경우도 마찬가지임)를 결정하기 위해, 전압들 중 적어도 하나가 (도 1의) 전력 관리 집적 회로(124)에 의해 변경되고 있는 동안, 상대 전압 신호(410)를 사용한다. 상대 전압 신호(410)에 기초하여, 전력-멀티플렉서 개시 회로(402)는 전력-레일 스위칭 신호(210)를 생성한다. 비교기(404) 및 전력-멀티플렉서 개시 회로(402)의 예시적인 구현들은 도 5 내지 도 7b을 참조하여 아래에서 설명된다.
[0076] 각각의 전력-멀티플렉서 타일(110) 사이에서, 타일간 신호 전파 회로(212)는 전력-레일 스위칭 신호(210)를 하나의 전력-멀티플렉서 타일(110)로부터 연쇄 어레인지먼트(200)를 따라 연속 전력-멀티플렉서 타일(110)로 전파한다. 타일간 신호 전파 회로(212)는 또한 전력-멀티플렉서 제어 신호(208)의 하나 이상의 다른 신호들을 전파할 수 있다. 예컨대, 타일간 신호 전파 회로(212)는 상대 전압 신호(410)를 각각의 전력-멀티플렉서 타일(110)의 타일 제어 회로(406)에 분배할 수 있다. 상대 전압 신호(410)에 기초하여, 타일 제어 회로(406)는 타일 제어 회로(406)에 전력을 공급하기 위해 더 높거나 가장 높은 전압 레벨을 갖는 전력-레일을 선택한다.
[0077] 도 5는 일반적으로 비교기(404) 및 전력-멀티플렉서 개시 회로(402)를 포함하는 전력-멀티플렉서 제어 회로(206)의 예를 500으로 예시한다. 전력-멀티플렉서 개시 회로(402)는 전력-멀티플렉서 트리거링 회로(502)를 포함한다. 전력-멀티플렉서 제어 회로(206)에 부가하여, 도 5는 제1 전력 레일(102), 제2 전력 레일(104) 및 전압 제어기(122)를 도시한다. 전압 제어기(122)는 전압-레벨 표시 신호(506)를 생성한다.
[0078] 전력-멀티플렉서 제어 회로(206)의 일부로서, 비교기(404)는 제1 전압(112)을 수신하기 위해 제1 전력 레일(102)에 커플링되고, 제2 전압(114)을 수신하기 위해 제2 전력 레일(104)에 커플링된다. 비교기(404)는 제1 전압(112)을 제2 전압(114)과 비교하여 상대 전압 신호(410)를 생성한다. 상대 전압 신호(410)는 어느 전압 레벨이 다른 전압 레벨보다 크거나 작은지를 표시한다. 예컨대, 제1 전압(112)이 제2 전압(114)보다 큰 경우, 비교기(404)는 상대 전압 신호(410)로서 논리 "0" 값 (예컨대, 저전압 레벨)을 구동한다. 만일 다른 한편으로 제1 전압(112)이 제2 전압(114)보다 작은 경우, 비교기(404)는 상대 전압 신호(410)에 대해 논리 "1" 값 (예컨대, 고전압 레벨)을 구동한다.
[0079] 예시적인 구현들에서, 비교기(404)는 2개의 아날로그 입력들을 수락하고 디지털 출력을 생성하는 아날로그 비교기로서 실현된다. 비교기(404)는 상대 전압 신호(410)를 생성하기 위해 비교 전압을 측정한다. 게다가, 비교기(404)는 히스테리시스 필터(504)를 포함할 수 있다. 히스테리시스 필터(504)는 제1 전력 레일(102) 및 제2 전력 레일(104)의 전압 레벨들에서 고주파수 잡음을 필터링하는 저역-통과 필터로서 동작한다. 비교기(404)는 상대 전압 신호(410)를 전력-멀티플렉서 개시 회로(402)의 전력-멀티플렉서 트리거링 회로(502)에 제공한다.
[0080] 전압 제어기(122)는 전압-레벨 표시 신호(506)를 전력-멀티플렉서 트리거링 회로(502)에 제공한다. 전압-레벨 표시 신호(506)는 전압 제어기(122)가 공급 전력 레일들 중 하나의 레일상의 전압 레벨을 변경하기 위한 커맨드를 발행하는 것을 표시한다. 전압 레벨을 변경하기 위한 커맨드(130)는 (도 1의) 전력 관리 집적 회로(124)에 발행된다. 예컨대, 전압-레벨 표시 신호(506)는 전압 제어기(122)가 제2 전력 레일(104)상의 제2 전압(114)의 전압 레벨을 변경하기 위한 커맨드(130)를 발행하는 것을 표시할 수 있다. 게다가, 전압-레벨 표시 신호(506)는 전압 제어기(122)가 제2 전력 레일(104)상의 제2 전압(114)의 전압 레벨을 제1 전력 레일(102)상의 제1 전압(112)의 전압 레벨보다 높게 증가시키기 위한 커맨드(130)를 발행하는 것을 표시할 수 있다. 또한, 전압-레벨 표시 신호(506)는 전압 제어기(122)가 제2 전력 레일(104)상의 제2 전압(114)의 전압 레벨을 임의의 임계량 만큼 제1 전력 레일(102)상의 제1 전압(112)의 전압 레벨보다 높게 증가시키기 위한 커맨드(130)를 발행하는 표시할 수 있다. 예시적인 임계량은 약 10밀리 볼트이다. 전압-레벨 표시 신호(506)는 전력 관리 집적 회로(124)에 대한 커맨드(130)에 대한 신호와 동일한 신호인 것으로 또는 별개의 신호인 것으로 구현될 수 있다.
[0081] 도시된 바와같이, 전력-멀티플렉서 개시 회로(402)는 전력-멀티플렉서 트리거링 회로(502)를 포함한다. 전력-멀티플렉서 트리거링 회로(502)는 적어도 하나의 트리거 신호(508)를 생성한다. 일부 구현들에서, 전력-멀티플렉서 트리거링 회로(502)는 상대 전압 신호(410)를 수신하고 상대 전압 신호(410)에 기초하여 트리거 신호(508)를 생성한다. 예컨대, 트리거 신호(508)는 제2 전압(114)이 증가함에 따라 제2 전압(114)이 제1 전압(112)을 통과하는 것을 표시할 수 있다. 다른 구현들에서, 전력-멀티플렉서 트리거링 회로(502)는 상대 전압 신호(410) 및 전압-레벨 표시 신호(506)를 수신한다. 전력-멀티플렉서 트리거링 회로(502)는 상대 전압 신호(410) 및 전압-레벨 표시 신호(506)에 기초하여 트리거 신호(508)를 생성한다. 예컨대, 트리거 신호(508)는 제2 전압(114)이 제1 전압(112)을 통과하는 것과 전력 관리 집적 회로(124)가 제2 전압(114)을 증가시키기 위한 전압 제어기(122)로부터의 커맨드(130)의 제어하에 있다는 것의 조합을 표시할 수 있다. 전압-레벨 표시 신호(506)를 통합함으로써, 전력-멀티플렉서 트리거링 회로(502)는 전압 레벨이 실제로 변화하고 있음을 적어도 하나의 트리거 신호(508)가 정확하게 표시할 가능성을 증가시킨다. 전력-멀티플렉서 트리거링 회로(502)의 예시적인 구현들이 도 6을 참조하여 아래에서 설명된다.
[0082] 전력-멀티플렉서 개시 회로(402)는 적어도 하나의 트리거 신호(508)에 기초하여 전력-레일 스위칭 신호(210)를 생성한다. 전력-레일 스위칭 신호(210)를 생성하기 위해 사용되는 추가의 컴포넌트들을 갖는 전력-멀티플렉서 개시 회로(402)의 예시적인 구현들이 도 7a 및 도 7b를 참조로 하여 아래에서 설명된다. 생성 이후에, 전력-멀티플렉서 개시 회로(402)는 전력-레일 스위칭 신호(210)를 (도 4의) 초기 전력-멀티플렉서 타일(110-1)에 제공한다.
[0083] 도 6은 일반적으로 적어도 하나의 트리거 신호(508)를 생성하는 전력-멀티플렉서 트리거링 회로(502)의 예를 600으로 예시한다. 도시된 바와 같이, 트리거 신호(508)는 제1 전력 레일 트리거 신호(602) 및 제2 전력 레일 트리거 신호(604)를 포함한다. 전력-멀티플렉서 트리거링 회로(502)는 상대 전압 신호(410) 및 전압-레벨 표시 신호(506)를 수신한다. 상대 전압 신호(410) 및 전압-레벨 표시 신호(506)에 기초하여, 전력-멀티플렉서 트리거링 회로(502)는 제1 전력 레일 트리거 신호(602) 및 제2 전력 레일 트리거 신호(604)를 생성한다.
[0084] 예시적인 구현들에서, 전력-멀티플렉서 트리거링 회로(502)는 제1 인버터(606), 제2 인버터(608), 제1 AND 게이트(610) 및 제2 AND 게이트(612)를 포함한다. 상대 전압 신호(410)는 제1 인버터(606)의 입력 및 제2 AND 게이트(612)의 제1 입력에 커플링된다. 전압-레벨 표시 신호(506)는 제2 인버터(608)의 입력 및 제2 AND 게이트(612)의 제2 입력에 커플링된다. 상대 전압 신호(410)의 반전된 버전인 제1 인버터(606)의 출력은 제1 AND 게이트(610)의 제1 입력에 커플링된다. 전압-레벨 표시 신호(506)의 반전된 버전인 제2 인버터(608)의 출력은 제1 AND 게이트(610)의 제2 입력에 커플링된다. 제1 AND 게이트(610)의 출력은 제1 전력 레일 트리거 신호(602)를 제공하며, 제2 AND 게이트(612)의 출력은 제2 전력 레일 트리거 신호(604)를 제공한다.
[0085] 예시적인 동작에서, 제2 전력 레일(104)의 제2 전압(114)의 전압 레벨이 증가하는 동안, 상대 전압 신호(410)는 (도 5의) 비교기(404)에 의해 어서트(assert)된다. 여기서, 어서트된 신호는 고전압 레벨과 같은 논리 1값을 구동하는 비교기(404)에 대응한다. 그러나, 논리 1 값은 대안적으로 저전압 레벨로 구현될 수 있다. 전압 제어기(122)가 제2 전압(114)을 증가시키도록 전력 관리 집적 회로(124)에 명령했기 때문에, 전압 제어기(122)는 전압-레벨 표시 신호(506)를 어서트한다. 따라서, 제2 AND 게이트(612)에 대한 입력들 둘 모두가 어서트되면, 제2 전력 레일 트리거 신호(604)는 논리 AND 연산으로 인해 어서트된다. 아래에서 설명되는 바와같이, 어서트된 제2 전력 레일 트리거 신호(604)는 연쇄 어레인지먼트(200)가 제2 전력 레일(104)을 부하 전력 레일(106)에 커플링하게 한다. 한편, 만일 상대 전압 신호(410) 또는 전압-레벨 표시 신호(506) 중 하나가 어서트되면, 제1 인버터(606) 또는 제2 인버터(608)는 각각 제1 AND 게이트(610)의 제1 입력 또는 제2 입력에 디-어서트된 신호를 제공한다. 따라서, 제1 AND 게이트(610)는 논리적 AND 연산으로 인해 디-어서트된 제1 전력 레일 트리거 신호(602)를 제공한다.
[0086] 앞선 단락은 제2 전력 레일(104)의 제2 전압(114)의 전압 레벨이 증가하는 상황에 관한 것이며, 이는 (도 3의) 오버래핑 존(310)에 대응한다. 오버래핑 존(312)과 관련하여, 제2 전력 레일(104)의 제2 전압(114)의 전압 레벨이 감소하고 있다. 게다가, 전압 제어기(122)는 제1 전력 레일(102)상의 제1 전압(112)보다 낮은 제2 전압(114)을 제2 전력 레일(104)상에 제공하도록 전력 관리 집적 회로(124)에 명령할 때 전압-레벨 표시 신호(506)를 어서트하는 것을 중단한다. 따라서, 전압-레벨 표시 신호(506)는 오버래핑 존(312)에 대해 디-어서트된다.
[0087] 제2 전압(114)이 감소하면서 제1 전압(112)을 통과함에 따라, 비교기(404)는 오버래핑 영역(312)에 대한 상대 전압 신호(410)를 또한 디-어서트하기 위해 상대 전압 신호(410)의 값을 변경한다. 결과적으로, 상대 전압 신호(410) 및 전압-레벨 표시 신호(506)가 제1 인버터(606) 및 제2 인버터(608)를 통과한 후, 제1 AND 게이트(610)에 대한 입력들 둘 모두는 어서트된다. 따라서, 제1 AND 게이트(610)는 논리 AND 연산으로 인해 제1 전력 레일 트리거 신호(602)를 어서트한다. 아래에서 설명되는 바와같이, 어서트된 제1 전력 레일 트리거 신호(602)는 연쇄 어레인지먼트(200)가 제1 전력 레일(102)을 부하 전력 레일(106)에 커플링하게 한다. 제2 AND 게이트(612)는 또한 디-어서트된 상대 전압 신호(410) 또는 디-어서트된 전압-레벨 표시 신호(506)에 기초하여 제2 전력 레일 트리거 신호(604)를 디-어서트한다.
[0088] 비록 도 6에 도시된 바와 같이 4개의 회로 디바이스들이 특정 회로 설계로 배열되어 있지만, 전력-멀티플렉서 트리거링 회로(502)는 대안적인 방식들로 구현될 수 있다. 예컨대, 상이한 수의 회로 디바이스들, 상이한 배열의 회로 디바이스들, 또는 상이한 타입들의 회로 디바이스들은 상대 전압 신호(410) 및 전압-레벨 표시 신호(506)에 기초하여 적어도 하나의 트리거 신호(508)를 생성하는데 사용될 수 있다.
[0089] 도 7a는 일반적으로 적어도 하나의 트리거 신호를 사용하여 전력-레일 스위칭 신호(210-1)를 생성하는 전력-멀티플렉서 개시 회로(402)의 예를 700-1로 예시된다. 도 7b는 일반적으로 적어도 하나의 트리거 신호를 사용하여 전력-레일 스위칭 신호(210-2)를 생성하는 전력-멀티플렉서 개시 회로(402)의 다른 예를 700-2로 예시된다. 도 7c는 일반적으로 적어도 하나의 트리거 신호를 사용하여 전력-레일 스위칭 신호(210-3)를 생성하기 위해 전력-멀티플렉서 개시 회로(402)의 또 다른 예를 700-3으로 예시된다. 도 7a, 도 7b 및 도 7c에서, 전력-멀티플렉서 트리거링 회로(502)는 상대 전압 신호(410) 및 전압-레벨 표시 신호(506)에 기초하여 제1 전력 레일 트리거 신호(602) 및 제2 전력 레일 트리거 신호(604)를 생성한다. 도시된 바와 같이, 트리거 신호들은 디지털 히스테리시스 회로(702)에 피드된다.
[0090] 구체적으로, 디지털 히스테리시스 회로(702)는 제1 전력 레일 트리거 신호(602) 및 제2 전력 레일 트리거 신호(604)를 수신하고, 트리거 신호들이 일부 지연 기간 동안 일정한 논리 값을 가질 때까지 트리거 신호들의 포워딩(forwarding)을 지연시킨다. 다시 말해서, 디지털 히스테리시스 회로(702)는 제1 전력 레일 트리거 신호(602) 및 제2 전력 레일 트리거 신호(604)의 값들이 일부 지연 기간 동안 변하지 않으면 이들 2개의 트리거 신호들을 포워드한다. 예컨대, 디지털 히스테리시스 회로(702)는 일부 지정된 수의 클록 사이클들 동안 트리거 신호들을 유지하며, 클록 사이클들의 지정된 수는 프로그램 가능할 수 있다. 만일 트리거 신호들이 지정된 수의 클록 사이클들 동안 변경되지 않으면, 디지털 히스테리시스 회로(702)는 추가 프로세싱을 위해 또는 전력-레일 스위칭 신호(210)로서의 전파를 위해 트리거 신호들을 포워드한다.
[0091] 도 7a에서, 전력-멀티플렉서 개시 회로(402)의 예시된 구현은 패스-스루 버퍼(pass-through buffer)(704)를 포함한다. 패스-스루 버퍼(704)는 디지털 히스테리시스 회로(702)로부터 제1 전력 레일 트리거 신호(602) 및 제2 전력 레일 트리거 신호(604)를 수신한다. 패스-스루 버퍼(704)는 제1 전력 레일 트리거 신호(602) 및 제2 전력 레일 트리거 신호(604)의 논리 값들을 변경되지 않은 형태로 통과시킨다. 따라서, 전력-레일 스위칭 신호(210-1)는 이 예시적인 구현에서 제1 전력 레일 트리거 신호(602) 및 제2 전력 레일 트리거 신호(604) 둘 모두를 포함한다. 이러한 구현에 사용하기에 적합한 예시적인 전력-멀티플렉서 타일(110)이 도 11a를 참조하여 본원에서 설명된다.
[0092] 도 7b에서, 전력-멀티플렉서 개시 회로(402)의 예시된 구현은 트리거 신호 조합 회로(706)를 포함한다. 트리거 신호 조합 회로(706)는 디지털 히스테리시스 회로(702)로부터 제1 전력 레일 트리거 신호(602) 및 제2 전력 레일 트리거 신호(604)를 수신한다. 트리거 신호 조합 회로(706)는, 조합된 트리거 신호(708)를 생성하기 위해, 개별적인 제1 전력 레일 트리거 신호(602) 및 제2 전력 레일 트리거 신호(604)의 개별 논리 값들을 프로세싱한다. 조합된 트리거 신호(708)는 2개 이상의 전력-레일들 중 어느 전력-레일이 부하 전력 레일(106)에 커플링되어야 하는지를 표시한다. 예컨대, 트리거 신호 조합 회로(706)는 제2 전력 레일 트리거 신호(604)가 어서트되는 경우 조합된 트리거 신호(708)로서 논리 1을 구동시키지만, 트리거 신호 조합 회로(706)는 제1 전력 레일 트리거 신호(602)가 어서트되는 경우에 조합된 트리거 신호(708)로서 논리 0을 구동시킨다. 따라서, 전력-레일 스위칭 신호(210-2)는 이러한 예시적인 구현에서, 조합된 트리거 신호(708)를 포함한다. 파워-업(power-up) 시나리오들을 수용하기 위해 제1 스위칭 회로(202) 및 제2 스위칭 회로(204) 각각이 다수의 스위치들(예컨대, 다수의 트랜지스터들)을 포함하는 전력-멀티플렉싱 회로를 제어하기 위한 추가 회로 또는 시그널링이 구현될 수 있으며, 이는 도 9, 도 10 및 도 11b를 참조로 하여 아래에서 설명된다. 이러한 구현에 사용하기에 적합한 예시적인 전력-멀티플렉서 타일(110)이 도 11b를 참조하여 본원에서 설명된다.
[0093] 도 7c에서, 전력-멀티플렉서 개시 회로(402)의 예시된 구현은 스위치 제어 회로(710)를 포함한다. 스위치 제어 회로(710)는 디지털 히스테리시스 회로(702)로부터 제1 전력 레일 트리거 신호(602) 및 제2 전력 레일 트리거 신호(604)를 수신한다. 스위치 제어 회로(710)는 다수의 스위치-인에이블 신호들을 생성하기 위해 개별적인 제1 전력 레일 트리거 신호(602) 및 제2 전력 레일 트리거 신호(604)의 개별 논리 값들을 프로세싱한다. 이들 다수의 스위치-인에이블 신호들은 제1 큰 스위치 인에이블 신호(712), 제1 작은 스위치 인에이블 신호(714), 제2 작은 스위치 인에이블 신호(716) 및 제2 큰 스위치 인에이블 신호(718)를 포함한다. 이들 다수의 스위치-인에이블 신호들은 제1 스위칭 회로(202) 및 제2 스위칭 회로(204) 각각의 일부로서 포함된 큰 그리고 작은 스위치들의 인에이블 또는 디스에이블을 제어할 수 있다. 다수의 스위치-인에이블 신호들은 하나의 공급 전력 레일이 부하 전력 레일(106)로부터 분리되고 다른 공급 전력 레일이 부하 전력 레일(106)에 커플링되게 한다. 따라서, 이러한 예시적인 구현에서, 전력-레일 스위칭 신호(210-3)는 제1 큰 스위치 인에이블 신호(712), 제1 작은 스위치 인에이블 신호(714), 제2 작은 스위치 인에이블 신호(716) 및 제2 큰 스위치 인에이블 신호(718)를 포함한다.
[0094] 예시된 바와 같이, 스위치 제어 회로(710)는 유한 상태 머신(FSM)과 같은 상태 머신(720)을 포함한다. 상태 머신(720)은 제1 전력 레일 트리거 신호(602) 및 제2 전력 레일 트리거 신호(604)를 수신하고, 4개의 도시된 스위치-인에이블 신호들을 생성한다. 상태 머신(720)은 이들 스위치-인에이블 신호들의 논리 값들을 제어하여 제1 스위칭 회로(202) 및 제2 스위칭 회로(204)의 스위치들을 개방 또는 폐쇄함으로써, 하나의 공급 전력 레일로부터 분리하고 다른 공급 전력 레일에 연결한다. 예컨대, 상태 머신(720)은 제1 큰 스위치 인에이블 신호(712) 및 제1 작은 스위치 인에이블 신호(714)에 대해 하나의 논리 값을 구동하고 제2 작은 스위치 인에이블 신호(716) 및 제2 큰 스위치 인에이블 신호(718)에 대해 다른 논리 값을 구동한다. 따라서, 스위치-인에이블 신호들은 전력-멀티플렉싱 시나리오들뿐만 아니라 파워-업 시나리오들을 핸들링할 수 있는 전력-멀티플렉싱 회로와 함께 사용될 수 있다. 큰 그리고 작은 스위치들이 도 9 및 도 10을 참조로 하여 본원에서 설명된다. 이들 4개의 스위치-인에이블 신호의 적용이 도 11c에 도시된다. 따라서, 이러한 구현에 사용하기에 적합한 예시적인 전력-멀티플렉서 타일(110)이 도 11c를 참조하여 본원에서 설명된다.
[0095] 도 8은 일반적으로 전력-멀티플렉서 타일(110)에 대한 예시적인 전력-멀티플렉싱 제어 인터페이스 및 어레인지먼트를 800으로 예시한다. 예시된 전력-멀티플렉서 타일(110)은 다수의 전력-멀티플렉서 타일들(110-1 내지 110-3)의 연쇄 어레인지먼트(200)를 따르는 전력-멀티플렉서 타일을 나타낸다. 예시된 전력-멀티플렉서 타일(110)은 제1 스위칭 회로(202), 제2 스위칭 회로(204) 및 타일 제어 회로(406)를 포함한다. 제1 스위칭 회로(202)는 제1 전력 레일(102)과 부하 전력 레일(106) 사이에 커플링된다. 제2 스위칭 회로(204)는 제2 전력 레일(104)과 부하 전력 레일(106) 사이에 커플링된다. 도 8은 또한 타일간 신호 전파 회로(212)를 도시한다.
[0096] 타일 제어 회로(406)는 각각 제어 신호(802) 및 제어 신호(804)를 통해 제1 스위칭 회로(202) 및 제2 스위칭 회로(204)의 동작을 제어하도록 구성된다. 예컨대, 타일 제어 회로(406)는 제1 스위칭 회로(202) 및 제2 스위칭 회로(204)를 폐쇄 상태 또는 개방 상태로 놓을 수 있다. 타일 제어 회로(406)는 전력 레일 전환 절차를 구현하기 위해 (도 2의) 전력-멀티플렉서 제어 신호들(208)에 대한 응답으로 제1 스위칭 회로(202) 및 제2 스위칭 회로(204)를 적절한 상태로 놓는 조합 회로 또는 상태 머신으로서 실현된다. 타일 제어 회로(406)는 예컨대 주기적 클록 신호와 독립적으로 동작하는 자체-타이밍 회로(self-timed circuitry)로 구현될 수 있다.
[0097] 전체 연쇄 어레인지먼트(200)에 대한 전력-멀티플렉서 제어 회로(206)의 중앙집중 제어 회로 부분으로부터, 타일 제어 회로(406)는 전력-멀티플렉서 제어 신호들(208) 중 하나 이상을 수신한다. 전력-멀티플렉서 제어 신호들(208)은 상대 전압 신호(410) 및 전력-레일 스위칭 신호(210)를 포함한다. 여기서, 전력-레일 스위칭 신호(210)는 인입(incoming) 전력-레일 스위칭 신호(210-I) 및 인출(outgoing) 전력-레일 스위칭 신호(210-O)로서 도시되어 있다. 상대 전압 신호(410)에 기초하여, 타일 제어 회로(406)는 현재 어느 공급 전력 레일이 보다 높은 전압 레벨을 가지는지, 즉 제1 전력 레일(102)인지 또는 제2 전력 레일(104)인지를 알고, 따라서 타일 제어 회로(406)에 전력을 공급하기 위해 어느 공급 전력 레일이 사용되어야 하는지를 안다. 보다 높은 또는 가장 높은 전압 레벨을 가진 공급 전압 레일을 사용함으로써, 타일 제어 회로(406)는 스위칭 회로들 둘 모두를 적절히 제어할 수 있다.
[0098] 대안적인 구현들에서, 타일 제어 회로(406)는 또한 전력-멀티플렉싱 동작을 제어하기 위해 상대 전압 신호(410)를 사용할 수 있다. 상대 전압 신호(410)에 기초하여, 타일 제어 회로(406)는 제1 스위칭 회로(202) 또는 제2 스위칭 회로(204) 중 어느 것이 폐쇄 상태 또는 개방 상태로 활성화되어야 하는지를 안다. 예컨대, 제2 전압(114)이 제1 전압(112)보다 높다는 것을 상대 전압 신호(410)가 표시하는 경우, 타일 제어 회로(406)는 제1 스위칭 회로(202)를 개방 상태로 놓고 제2 스위칭 회로(204)를 폐쇄 상태로 놓을 것을 결정할 수 있다. 이러한 구현들에서, 전력-레일 스위칭 신호(210)는 전력-멀티플렉서 타일(110)의 스위칭 회로들의 상태 변화들을 촉진시키지만, 어느 스위치가 어떤 상태로 활성화되어야 하는지를 표시하는 정보는 상대 전압 신호(410)에 포함된다.
[0099] 타일간 신호 전파 회로(212)는 다수의 전력-멀티플렉서 타일(110-1 내지 110-3)의 연쇄 어레인지먼트(200)를 따라 연속 전력-멀티플렉서 타일들 사이에 제어 신호를 전파하기 위해 금속 와이어들, 버퍼들 및 다른 회로를 포함할 수 있다. 타일간 신호 전파 회로(212)를 통해, 타일 제어 회로(406)는 또한 전력-레일 스위칭 신호(210)를 수신한 후 포워드한다. 보다 구체적으로, 좌측에서 우측으로, 타일 제어 회로(406)는 체인에서 바로 앞선 전력-멀티플렉서 타일로부터 인입 전력-레일 스위칭 신호(210-I)(In-PRSS)를 수신한다. 인입 전력-레일 스위칭 신호(210-I)에 대한 응답으로, 타일 제어 회로(406)는 타일 레벨에서 전력-멀티플렉싱 동작을 수행한다.
[0100] 타일 레벨에서 전력-멀티플렉싱 동작을 수행하기 위해, 타일 제어 회로(406)는 하나의 스위칭 회로를 개방하고 다른 스위칭 회로를 폐쇄한다. 예시적인 동작에서, 전력-멀티플렉서 타일(110)은 제1 전력 레일(102)을 부하 전력 레일(106)에 커플링하는 것으로부터 제2 전력 레일(104)을 부하 전력 레일(106)에 커플링하는 것으로 스위칭한다. 이를 위해, 타일 제어 회로(406)는 제어 신호(802)를 제1 스위칭 회로(202)에 전송한다. 제어 신호(802)에 대한 응답으로, 제1 스위칭 회로(202)는 폐쇄 상태로부터 개방 상태로 스위칭된다. 타일 제어 회로(406)는 또한 제어 신호(804)를 제2 스위칭 회로(204)로 전송한다. 제어 신호(804)에 대한 응답으로, 제2 스위칭 회로(204)는 개방 상태에서 폐쇄 상태로 스위칭된다. 이들 제어 신호들은 순차적으로 또는 병렬로 발행될 수 있으며, 상태 변화들은 주기적 클록 신호에 따라 또는 주기적 클록 신호와 무관하게 달성될 수 있다.
[0101] 보다 구체적으로, 타일 제어 회로(406)는 인입 전력-레일 스위칭 신호(210-I)의 수신에 대한 응답으로 제1 스위칭 회로(202)가 부하 전력 레일(106)을 제1 전력 레일(102)로부터 분리하게 한다. 타일 제어 회로(406)는 또한 인입 전력-레일 스위칭 신호(210-I)의 수신에 대한 응답으로 제2 스위칭 회로(204)가 부하 전력 레일(106)을 제2 전력 레일(104)에 연결하게 한다. 타일 레벨에서 전력-멀티플렉싱 동작을 수행한 후에, 타일 제어 회로(406)는 타일간 신호 전파 회로(212)를 통해 체인에서 바로 후속하는 전력-멀티플렉서 타일에 인출 전력-레일 스위칭 신호(210-O) (Out-PRSS)를 포워드한다. 전력-레일 스위칭 신호(210)의 단일 도달 이벤트에 대한 응답으로 연결 및 분리 둘 모두가 수행되게 함으로써, 타일 제어 회로(406)는 연쇄 어레인지먼트(200)를 따라 하나의 순차적인 패스에서 전력-멀티플렉싱 동작의 완료를 용이하게 한다.
[0102] 제1 스위칭 회로(202) 및 제2 스위칭 회로(204)의 각각은 1개, 2개 또는 더 많은 내부 스위치들을 포함할 수 있다. 하나의 예시적인 시나리오에서, 다수의 전력-멀티플렉서 타일들(110-1 내지 110-3)의 연쇄 어레인지먼트(200)는 전력-멀티플렉서로서 동작하지만, 또한 파워-업 상황들 동안 스위치로서 동작하지 않는다. 이러한 시나리오에서, 제1 스위칭 회로(202) 및 제2 스위칭 회로(204)의 각각은 전류가 부하 전력 레일(106)로 흐를 수 있도록 하거나 또는 전류가 부하 전력 레일(106)로 흐르는 것을 막는 단일 스위치로 구현될 수 있다. 다른 예시적인 시나리오에서, 다수의 전력-멀티플렉서 타일들(110-1 내지 110-3)의 연쇄 어레인지먼트(200)는 임의의 시간들에 전력-멀티플렉서로서 동작하지만, 또한 파워-업 기간들 동안 스위치로서 동작한다. 잠재적인 파워-업 전류 인-러시 문제들을 핸들링하기 위해, 전류는 현재 인-러시를 인에이블할 가능성을 해결하기 위해 더 낮은 전류 흐름 레벨로 초기에는 제약된다. 회로 부하에 약간의 전하가 공급된 후, 전류는 더 높은 전류 흐름 레벨로 증가된다. 이들 2개의 상이한 전류 흐름 레벨들을 인에이블하기 위해, 2개의 상이한 스위치들 - 이를테면 작은 스위치 및 큰 스위치-은 제1 스위칭 회로(202) 및 제2 스위칭 회로(204) 각각에 포함된다. 도 9, 도 10 및 도 11b를 참조로 하여 설명된 구현들은 스위칭 회로 당 2개의 스위치들을 포함한다. 그러나, 아래에 설명된 원리들 및 회로는 또한 도 11a를 참조하여 설명된 구현들과 같이 단일 스위치를 갖는 스위칭 회로들에 적용가능하다.
[0103] 도 9는 큰 스위치들 및 작은 스위치들을 포함하는 다수의 스위치들로 실현되는 제1 스위칭 회로(202) 및 제2 스위칭 회로(204)를 갖는 전력-멀티플렉서 타일(110)의 예를 예시한다. 전력-멀티플렉서 타일(110)은 또한 타일 제어 회로(406)를 포함하는 것으로 도시되어 있다. 타일 제어 회로(406)는 적어도 전력-레일 스위칭 신호(210)를 수신한다. 제1 스위칭 회로(202)는 제1 전력 레일(102)과 부하 전력 레일(106) 사이에 커플링되며, 제2 스위칭 회로(204)는 제2 전력 레일(104)과 부하 전력 레일(106) 사이에 커플링된다.
[0104] 예시적인 구현들에서, 제1 스위칭 회로(202)는 제1 작은 스위치(902) 및 제1 큰 스위치(906)를 포함하며, 제2 스위칭 회로(204)는 제2 작은 스위치(904) 및 제2 큰 스위치(908)를 포함한다. 제1 작은 스위치(902)와 제1 큰 스위치(906)는 서로 평행하게 제1 전력 레일(102)과 부하 전력 레일(106) 사이에 커플링된다. 제2 작은 스위치(904) 및 제2 큰 스위치(908)는 제2 전력 레일(104)과 부하 전력 레일(106) 사이에 서로 병렬로 커플링된다.
[0105] 2개의 큰 스위치들은 2개의 작은 스위치들보다 물리적으로 더 크다. 큰 스위치들은 작은 스위치들보다 더 큰 전류를 전도할 수 있다. 단지 예로서, 큰 스위치들은 물리적 크기 또는 전류-전도 용량의 측면에서 4 내지 20배 더 클 수 있다. 작은 스위치들과 큰 스위치들 사이의 상이한 크기들은 저전류 흐름 또는 고전류 흐름과 같은 상이한 양의 전류 흐름을 제공하여, 파워-업되거나 또는 상이한 공급 전력 레일로 스위칭되는 회로 부하에 전류를 점차적으로 유입하기 위해 사용될 수 있다. 이러한 기술은 소수 대 나머지 트랜지스터 구현과 유사하며, 이의 양상들은 도 10을 참조하여 본원에서 설명된다.
[0106] 전력-멀티플렉서 타일(110)의 제1 스위칭 회로(202) 및 제2 스위칭 회로(204)는 개방 상태와 폐쇄 상태 간을 스위칭함으로써 전력 레일 전환 절차에 참여한다. 개방 상태에서, 스위치는 공급 전원 레일 및 부하 전력 레일과 같은 두 개의 전력 레일들 사이의 전류 흐름을 차단하다. 폐쇄 상태에서, 스위치는 2개의 전력 레일들 간의 전류 흐름을 인에이블한다.
[0107] 타일 제어 회로(406)는 다양한 스위치들이 어느 상태에서 동작할지를 결정한다. 타일 제어 회로(406)는 각각 제어 신호(802-1) 및 제어 신호(802-2)를 통해 제1 작은 스위치(902) 및 제1 큰 스위치(906)를 제어한다. 타일 제어 회로(406)는 각각 제어 신호(804-1) 및 제어 신호(804-2)를 통해 제2 작은 스위치(904) 및 제2 큰 스위치(908)를 제어한다. 타일 제어 회로(406)는 전력-레일 스위칭 신호(210)에 기초하여 제1 작은 스위치(902), 제1 큰 스위치(906), 제2 작은 스위치(904) 및 제2 큰 스위치(908)의 상태를 제어한다.
[0108] 제2 전압(114)의 제2 전압 레벨이 제1 전압(112)의 제1 전압 레벨보다 크게 되는 경우에, 부하 전력 레일(106)에 커플링된 회로 부하를 제1 전력 레일(102)로부터 제2 전력 레일(104)로 스위칭하는 것 측면에서 예시적인 전력 레일 전환 절차가 설명된다. 초기에, 제1 작은 스위치(902) 및 제1 큰 스위치(906) 둘 모두는 폐쇄 상태에 있으며, 제2 작은 스위치(904) 및 제2 큰 스위치(908) 둘 모두는 개방 상태에 있다. 전력-레일 스위칭 신호(210)에 기초하여, 타일 제어 회로(406)는 제어 신호(802-1)를 사용하여, 제1 작은 스위치(902)를 개방 상태로 스위칭하고 제어 신호(802-2)를 사용하여 제1 큰 스위치(906)를 개방 상태로 스위칭한다. 이는 제1 전력 레일(102)을 부하 전력 레일(106)로부터 분리시킨다.
[0109] 또한, 전력-레일 스위칭 신호(210)에 기초하여, 타일 제어 회로(406)는 제어 신호(804-1)를 사용하여 제2 작은 스위치(904)를 폐쇄 상태로 스위칭하고 제어 신호(804-2)를 사용하여 제2 큰 스위치(908)를 폐쇄 상태로 스위칭한다. 이는 제2 전력 레일(104)을 부하 전력 레일(106)에 연결한다. 연쇄 어레인지먼트(200)를 따르는 후속하는 전력-멀티플렉서 타일들은 여전히 제1 전력 레일(102)을 부하 전력 레일(106)에 커플링하고 있을 수 있다. 그럼에도 불구하고, 제1 전압(112) 및 제2 전압(114)의 전압 레벨들이 (도 3의) 오버래핑 전압 범위(314) 내에 있기 때문에, 상당한 교차-전도 전류가 발생하지 않는다. 따라서, 전력-멀티플렉싱 동작은 연쇄 어레인지먼트(200)를 따라 단일 패스로 수행될 수 있다.
[0110] 예시적인 파워-업 시나리오에서, 다수의 전력-멀티플렉서 타일들(110-1 내지 110-3)은 연쇄 어레인지먼트(200)를 따라 제1 패스에서 작은 스위치들을 폐쇄하고 연쇄 어레인지먼트(200)를 따라 제2 패스에서 큰 스위치들을 폐쇄함으로써, 부하 전력 레일(106)에 커플링된 회로 부하(108)에 대한 파워-업 시퀀스 동안 분배 전력 스위치로서 기능을 한다. 다시 말해서, 작은 스위치들 및 큰 스위치들은 인-러시 전류들을 관리하기 위해 2개의 패스들에서 폐쇄될 수 있다. 이러한 예에서, 부하 전력 레일(106)에 커플링된 회로 부하는 제1 전력 레일(102)을 통해 파워-업되고 있다. 이를 위해, 제1 작은 스위치들(902)은 연쇄 어레인지먼트(200)를 따라 한 방향으로 제1 패스에서 폐쇄 상태로 활성화된다. 이어서, 제1 큰 스위치들(906)은 연쇄 어레인지먼트(200)를 따라 제2패스에서 폐쇄 상태로 활성화되며, 제2 패스는 반대 방향일 수 있다.
[0111] 도 10은 트랜지스터 레벨에서 다수의 스위치들로 실현되는 제1 스위칭 회로(202) 및 제2 스위칭 회로(204)를 갖는 전력-멀티플렉서 타일(110)의 예를 예시한다. 따라서, 제1 스위칭 회로(202)는 제1 트랜지스터 또는 다수의 제1 트랜지스터들을 포함하고, 제2 스위칭 회로(204)는 제2 트랜지스터 또는 다수의 제2 트랜지스터들을 포함한다. 구체적으로, 전력-멀티플렉서 타일(110)의 각각의 스위치는 적어도 하나의 PFET를 사용하여 실현된다. 제1 작은 스위치(902)는 PFET(1002)와 같은 제1 작은 트랜지스터로서 구현되며, 제1 큰 스위치(906)는 PFET(1006)와 같은 제1 큰 트랜지스터로서 구현된다. 제2 작은 스위치(904)는 PFET(1004)와 같은 제2 작은 트랜지스터로서 구현되며, 제2 큰 스위치(908)는 PFET(1008)와 같은 제2 큰 트랜지스터로서 구현된다.
[0112] 일부 구현들에서, PFET(1006) 및 PFET(1008)는 PFET(1002) 및 PFET(1004)보다 물리적으로 더 크다. 결과적으로, PFET(1006) 및 PFET(1008)는 다른 2개의 PFET들보다 더 많은 전류를 전도할 수 있다. 따라서, PFET(1006) 및 PFET(1008)는 도 10에서 비교적 큰 것으로 도시되어 있다. 제어 신호들(802-1, 802-2, 804-1 및 804-2)는 각각 PFET(1002), PFET(1006), PFET(1004) 및 PFET(1008) 각각의 게이트 단자들로 도시된 바와 같이 라우팅된다. PFET의 게이트 단자에서 저전압은 트랜지스터를 턴-온하며, PFET의 게이트 단자에서 고전압은 트랜지스터를 턴-오프한다. 예컨대, 부하 전력 레일(106)을 제1 전력 레일(102)에 커플링하기 위해, 타일 제어 회로(406)는 제어 신호들(802-1 및 802-2)을 저전압으로 구동하여 PFET(1002) 및 PFET(1006)를 턴-온시키며, 이는 제1 작은 스위치(902) 및 제1 큰 스위치(906)를 각각 폐쇄하는 것과 유사하다. 제2 전력 레일(104)로부터 부하 전력 레일(106)을 분리하기 위해, 타일 제어 회로(406)는 제어 신호(804-1 및 804-2)를 고전압으로 구동하여 PFET(1004) 및 PFET(1008)를 턴-오프하며, 이는 제2 작은 스위치(904) 및 제2 큰 스위치(908)를 각각 개방 상태로 놓는 것과 유사하다.
[0113] 전력-멀티플렉서 타일(110)은 "소수의" 트랜지스터들이 트랜지스터들의 "나머지" 에 앞서 턴-온되는 전력 공급 기술에 따라 동작될 수 있다. 소수 대 나머지 트랜지스터 방식에서, 소수의 트랜지스터들은 공급 전력 레일상에서 상당한 전압 드룹이 발생할 가능성을 감소시키기 위해 먼저 비교적 낮은 레이트로 회로 부하로 전류가 흐를 수 있도록 턴-온된다. 전류 흐름들이 안정화된 후 또는 일정 시간 기간이 지난 후, 트랜지스터들의 나머지는 공급되고 있는 전력의 전체 전류 용량을 증가시키기 위해 턴-온된다. 전력-멀티플렉서 타일(110)의 경우, 작은 스위치들은 "소수" 트랜지스터들에 대응하며, 큰 스위치들은 트랜지스터들의 "나머지"에 대응한다. 따라서, 작은 스위치들은 파워-업 시나리오들에서 큰 스위치들 전에 폐쇄될 수 있다.
[0114] 전력-멀티플렉서 타일(110)의 스위치들을 실현하는 데 사용되는 트랜지스터들은 도 10의 PFET들이다. 만일 다수의 전력-멀티플렉서 타일들(110-1 내지 110-3)의 (도 2의) 연쇄 어레인지먼트(200)가 가상 공급 전력 레일을 생성하기 위해 공급 전력 레일들과 회로 부하(108) 사이에 커플링되는 (도 1의) 헤드 스위치(128)서 구현된다면, 스위치들은 PFET들로 실현된다. 그러나, 다수의 전력-멀티플렉서 타일들(110-1 내지 110-3)의 연쇄 어레인지먼트(200)는 대안적으로 가상 접지 전력 레일을 생성하기 위해 회로 부하(108)와 접지 전력 레일 사이에 커플링되는 풋 스위치(미도시)로서 구현될 수 있다. 풋 스위치는 예컨대 p-웰 또는 p 기판 기술로 형성되는 n-채널 또는 n-형 금속 산화물 반도체(NMOS) 디바이스들, 이를테면 n-형 전계 효과 트랜지스터(NFET)를 사용하여 구현될 수 있다. 따라서, 전력-멀티플렉서 타일(110)의 스위치들은 풋 스위치 구현에서 하나 이상의 NFET들로 구현될 수 있다. 게다가, 스위치들은 다른 트랜지스터 타입들, 이를테면 바이폴라 접합 트랜지스터(BJT)로 실현될 수 있다.
[0115] 다양한 예시적인 구현들이 앞서 설명되었다. 예컨대, 제1 스위칭 회로(202) 및 제2 스위칭 회로(204)의 각각은 하나의 스위치 또는 2개 이상의 스위치들로 구현될 수 있다. 부가적으로, 전력-레일 스위칭 신호(210)는 도 7a 및 도 7c에 도시된 바와같은 개별 신호들, 예컨대 제1 전력 레일 트리거 신호(602) 및 제2 전력 레일 트리거 신호(604)를 포함하는 전력-레일 스위칭 신호(210-1), 또는 제1 큰 스위치 인에이블 신호(712), 제1 작은 스위치 인에이블 신호(714), 제2 작은 스위치 인에이블 신호(716), 및 제2 큰 스위치 인에이블 신호(718)를 포함하는 전력-레일 스위칭 신호(210-3)로 실현될 수 있다. 대안적으로, 전력-레일 스위칭 신호(210)는 도 7b에 도시된 바와 같은 하나의 신호, 예컨대 조합된 트리거 신호(708)를 포함하는 전력-레일 스위칭 신호(210)로서 구현될 수 있다. 게다가, 비교기(404)로부터의 상대 전압 신호(410)는 어느 공급 전력 레일이 부하 전력 레일에 커플링될지를 결정하기 위하여 사용될 수 있다.
[0116] 이들 다양한 양상들이 무수한 상이한 순열들로 구현될 수 있다. 그러나, 3개의 특정한 예시적인 구현들이 아래에서 설명된다. 도 11a에서, 전력-레일 스위칭 신호(210-1)는 2개의 개별 신호들, 즉 제1 전력 레일 트리거 신호(602) 및 제2 전력 레일 트리거 신호(604)로서 실현된다. 또한, 제1 스위칭 회로(202) 및 제2 스위칭 회로(204)의 각각은 하나의 스위치(예컨대, 하나의 트랜지스터)로 실현된다. 도 11b에서, 전력-레일 스위칭 신호(210-2)는 하나의 신호, 즉 조합된 트리거 신호(708)로서 실현된다. 또한, 제1 스위칭 회로(202) 및 제2 스위칭 회로(204)의 각각은 2개의 스위치들(예컨대, 2개의 트랜지스터들)로 실현된다. 도 11c에서, 전력-레일 스위칭 신호(210-3)는 4개의 개별 신호들, 즉 제1 큰 스위치 인에이블 신호(712), 제1 작은 스위치 인에이블 신호(714), 제2 작은 스위치 인에이블 신호(716) 및 제2 큰 스위치 인에이블 신호(718)로서 실현된다. 또한, 제1 스위칭 회로(202) 및 제2 스위칭 회로(204)의 각각은 2개의 스위치들(예컨대, 2개의 트랜지스터들)로 실현된다.
[0117] 도 11a는 도 7a의 전력-멀티플렉서 개시 회로에 따라 전력-레일 스위칭 신호를 사용하여 제1 및 제2 스위칭 회로들을 실현하는 트랜지스터들을 위한 전력-멀티플렉싱 제어 시그널링 인터페이스의 예를 예시한다. 따라서, 전력-레일 스위칭 신호(210-1)는 적어도 2개의 개별 신호들, 즉 도시된 바와같은 제1 전력 레일 트리거 신호(602) 및 제2 전력 레일 트리거 신호(604)로서 실현된다. 또한, 제1 스위칭 회로(202)(명확화를 위해 별도로 표시되지 않음)는 PFET(1006)로서 구현되고, 제2 스위칭 회로(204)는 PFET(1008)로서 구현된다. 타일 제어 회로(406)(명시적으로 도시되지 않음)는 2개의 인버터들, 즉 제1 인버터(1102) 및 제2 인버터(1104)를 포함하도록 구현된다.
[0118] 제1 인버터(1102)는 제1 전력 레일 트리거 신호(602)를 수신하고, 그의 반전된 버전을 출력하며, 이는 PFET(1006)의 게이트에 제공된다. 예시적인 동작에서, 부하 전력 레일(106)이 제1 전력 레일(102)에 커플링되는 경우, 제1 전력 레일 트리거 신호(602)는 고전압 레벨로 어서트된다. 제1 인버터(1102)는 이를 저전압 레벨로 반전시키고, 이는 PFET(1006)를 턴-온하여, 전류가 제1 전력 레일(102)로부터 부하 전력 레일(106)로 흐를 수 있게 한다. 다른 한편으로, 부하 전력 레일(106)이 제1 전력 레일(102)에 커플링되지 않는 경우, 제1 전력 레일 트리거 신호(602)는 저전압 레벨로 디-어서트된다. 제1 인버터(1102)는 이를 고전압 레벨로 반전시키고, 이는 PFET(1006)를 턴-오프하여, 전류가 제1 전력 레일(102)로부터 부하 전력 레일(106)로 흐르는 것을 막는다.
[0119] 제2 인버터(1104)는 제2 전력 레일 트리거 신호(604)를 수신하고, 그의 반전된 버전을 출력하며, 이는 PFET(1008)의 게이트에 제공된다. 제2 전력 레일 트리거 신호(604)의 전압 레벨들은, 제2 인버터(1104)와 함께, 제1 전력 레일 트리거 신호(602)가 PFET(1006)를 제어하는 방법과 유사하게 PFET(1008)의 온/오프 상태를 제어한다. 이러한 방식으로, 개별 전력 레일 트리거 신호들은, 전력-멀티플렉서 타일(110)을 통해 한번의 패스에서, 하나의 공급 전력 레일로부터 부하 전력 레일(106)을 분리하고 부하 전력 레일(106)을 다른 공급 전력 레일에 연결한다.
[0120] 도 11b는 도 7b의 전력-멀티플렉서 개시 회로에 따라 전력-레일 스위칭 신호를 사용하여 제1 및 제2 스위칭 회로들을 실현하는 트랜지스터들을 위한 전력-멀티플렉싱 제어 시그널링 인터페이스의 예를 예시한다. 따라서, 전력-레일 스위칭 신호(210-2)는 하나의 신호, 즉 도시된 바와같이 조합된 트리거 신호(708)로서 실현된다. 또한, 제1 스위칭 회로(202)(명확화를 위해 별도로 표시되지 않음)는 PFET(1002) 및 PFET(1006)로 구현되고, 제2 스위칭 회로(204)는 PFET(1004) 및 PFET(1008)로서 구현된다. 타일 제어 회로(406)(명시적으로 도시되지 않음)는 4개의 NAND 게이트들 및 1개의 인버터, 즉 트리거 신호 인버터(1156)를 포함하도록 구현된다. 4개의 NAND 게이트들은 제1 NAND 게이트(1158), 제2 NAND 게이트(1160), 제3 NAND 게이트(1162) 및 제4 NAND 게이트(1164)를 포함한다. 각각의 NAND 게이트는 2개의 입력들과 1개의 출력을 포함한다.
[0121] 도 11b의 예시적인 전력-멀티플렉서 타일(110)은 전력-멀티플렉서 타일이 파워-업 시나리오들에 사용되는 것을 가능하게 하기 위해 큰 트랜지스터 및 작은 트랜지스터를 포함한다. 따라서, 조합된 트리거 신호(708)에 부가하여, 제어 시그널링은 인에이블 작은 트랜지스터 신호(1152) 및 인에이블 큰 트랜지스터 신호(1154)를 포함한다. NAND 게이트들의 각각은 PFET의 게이트 단자에 커플링된 출력을 갖는다. 구체적으로, 제1 NAND 게이트(1158)는 PFET(1006)에 커플링되며, 제2 NAND 게이트(1160)는 PFET(1002)에 커플링되며, 제3 NAND 게이트(1162)는 PFET(1004)에 커플링되며, 그리고 제4 NAND 게이트(1164)는 PFET(1008)에 커플링된다. 따라서, 제1 NAND 게이트(1158) 및 제4 NAND 게이트(1164)는 각각 인에이블 큰 트랜지스터 신호(1154)에 커플링된 입력을 갖는다. 제2 NAND 게이트(1160) 및 제3 NAND 게이트(1162)는 각각 인에이블 작은 트랜지스터 신호(1152)에 커플링된 입력을 갖는다. 이들 인에이블 신호들은 파워-업 시나리오 동안 작은 트랜지스터들 및 큰 트랜지스터들을 개별적으로 제어하다.
[0122] NAND 게이트들은 또한 제1 전력 레일(102) 및 제2 전력 레일(104) 간의 스위칭과 관련한 제어를 제공한다. 따라서, 제1 NAND 게이트(1158) 및 제2 NAND 게이트(1160)는 각각 조합된 트리거 신호(708)에 커플링된 다른 입력을 갖는다. 제3 NAND 게이트(1162) 및 제4 NAND 게이트(1164)는 각각 트리거 신호 인버터(1156)에 의해 제공되는 조합된 트리거 신호(708)의 역에 커플링된 다른 입력을 갖는다. 따라서, 조합된 트리거 신호(708)는 제1 스위칭 회로(202) 또는 제2 스위칭 회로(204)가 전류 흐름을 허용하도록 활성화되는지 여부를 제어할 수 있다.
[0123] 예시적인 동작에서, 파워-업 시나리오는 부하 전력 레일(106)이 제1 전력 레일(102)로부터 전력을 수신하는 것으로 시작한다. 따라서, 조합된 트리거 신호(708)는 능동 하이 방식(active high manner)으로 어서트된다. 이는 제3 NAND 게이트(1162) 및 제4 NAND 게이트(1164)가 PFET(1004) 및 PFET(1008)를 각각 턴-오프시키는, 트리거 신호 인버터(1156)로 인한 논리 1을 출력하도록 보장한다. 그러나, 제1 NAND 게이트(1158) 및 제2 NAND 게이트(1160)에 적용된 논리 1 값은 인에이블 신호들이 또한 논리 1 값으로 구동되는 경우 PFET(1006) 및 PFET(1002)가 각각 턴-온되는 것을 가능하게 한다. 연쇄 어레인지먼트(200)을 가로지르는 제1 패스에서, 인에이블 작은 트랜지스터 신호(1152)가 어서트되어, PFET들(1002)은 체인을 따라 순차적으로 턴-온된다. 제2 패스에서, 인에이블 큰 트랜지스터 신호(1154)가 어서트되어, PFET들(1006)은 또한 체인을 따라 순차적으로 턴-온된다. 제2 패스에서 순차적 순서는 제1 패스에서의 순차적 순서와 반대일 수 있거나 역순일 수 있다.
[0124] 이러한 시점에서, 부하 전력 레일(106)은 다수의 전력-멀티플렉서 타일들(110-1 내지 110-3)에 걸쳐 PFET들(1006) 및 PFET들(1002) 둘 모두를 통해 제1 전력 레일(102)에 의해 전력을 공급받고 있다. 만일 제2 전력 레일(104)상의 제2 전압(114)의 제2 전압 레벨이 제1 전력 레일(102)상의 제1 전압(112)의 제1 전압 레벨과 교차함을 (예컨대, 도 7b의) 전력-멀티플렉서 트리거링 회로(502)가 검출하면, 조합된 트리거 신호 (708)는 저전압 레벨과 같은 논리 0 값으로 디-어서트되도록 플립(flip)된다. 이러한 저전압 레벨은 제1 NAND 게이트(1158) 및 제2 NAND 게이트(1160)에 인가되며, 이들 게이트 둘 모두는 각각 PFET(1006) 및 PFET(1002)를 턴-오프하는 고전압 레벨을 생성한다. 그러나, 트리거 신호 인버터(1156)는 이러한 전압 레벨을 고전압 레벨로 반전시킨다. 인에이블 작은 트랜지스터 신호(1152) 및 인에이블 큰 트랜지스터 신호(1154)가 여전히 어서트되면서, 제3 NAND 게이트(1162) 및 제4 NAND 게이트(1164)는 PFET(1004) 및 PFET(1008)를 각각 턴-온시키기 위해 저전압 레벨을 출력한다. 조합된 트리거 신호(708)는 타일간 신호 전파 회로(212)를 사용하여 다음의 후속하는 전력-멀티플렉서 타일(110)로 추가로 전파된다. 이러한 방식으로, 전력-멀티플렉싱 동작은 연쇄 어레인지먼트(200)를 따라 계속되고 단일 패스로 완료될 수 있다.
[0125] 도 11c는 도 7c에 따라 전력-레일 스위칭 신호를 사용하여 제1 및 제2 스위칭 회로를 실현하는 트랜지스터들을 위한 전력-멀티플렉싱 제어 시그널링 인터페이스의 예를 예시한다. 따라서, 전력-레일 스위칭 신호(210-3)는 적어도 4개의 개별 신호들, 즉 도시된 바와같이 제1 큰 스위치 인에이블 신호(712), 제1 작은 스위치 인에이블 신호(714), 제2 작은 스위치 인에이블 신호(716) 및 제2 큰 스위치 인에이블 신호(718)로서 실현된다. 또한, 제1 스위칭 회로(202)(명확화를 위해 별도로 표시되지 않음)는 PFET(1002) 및 PFET(1006)로 구현되고, 제2 스위칭 회로(204)는 PFET(1004) 및 PFET(1008)로서 구현된다. 타일 제어 회로(406) (명시적으로 도시되지 않음)는 4개의 인버터들, 즉 인버터(1172), 인버터(1174), 인버터(1176) 및 인버터(1178)를 포함하도록 구현된다.
[0126] (도 7c의) 상태 머신(720)은 제1 전력 레일 트리거 신호(602) 및 제2 전력 레일 트리거 신호(604)를 수신하며, 부하 전력 레일(106)이 하나의 공급 전력 레일로부터 다른 공급 전력 레일로 스위칭 될지를 결정하며, 그리고 어느 공급 전력 레일이 목적지 공급 전력 레일인지를 결정한다. 스위칭 기능을 구현하기 위해, 상태 머신(720)은 전력-멀티플렉싱 동작이 전력-멀티플렉서 타일(110)에 의해 수행되게 하기 위해 아래에서 설명되는 바와같이 전압 레벨들을 생성한다. 인버터(1172)는 제1 큰 스위치 인에이블 신호(712)를 수신하고 이의 반전된 버전을 출력하며, 이는 PFET(1006)의 게이트에 제공된다. 인버터(1174)는 제1 작은 스위치 인에이블 신호(714)를 수신하고 이의 반전된 버전을 출력하며, 이는 PFET(1002)의 게이트에 제공된다.
[0127] 예시적인 동작에서, 부하 전력 레일(106)이 제1 전력 레일(102)에 커플링되는 경우, 제1 큰 스위치 인에이블 신호(712) 및 제1 작은 스위치 인에이블 신호(714)는 고전압 레벨로 어서트된다. 인버터(1172) 및 인버터(1174)는 이들을 고전압 레벨로부터 저전압 레벨로 반전시키며, 이들은 각각 PFET(1006) 및 PFET(1002)를 턴-온시킨다. 트랜지스터들을 턴-온시키면, 전류가 PFET(1006) 및 PFET(1002)를 통해 제1 전력 레일(102)로부터 부하 전력 레일(106)로 흐를 수 있다. 다른 한편으로, 부하 전력 레일(106)이 제1 전력 레일(102)에 커플링되지 않은 경우, 제1 큰 스위치 인에이블 신호(712) 및 제1 작은 스위치 인에이블 신호(714)는 저전압 레벨로 디-어서트된다. 인버터(1172) 및 인버터(1174)는 이들을 저전압 레벨로부터 고전압 레벨로 반전시키며, 이는 각각 PFET(1006) 및 PFET(1002)를 턴-오프시킨다. 이들 트랜지스터들을 턴-오프시키면, 이러한 전력-멀티플렉서 타일(110)에서 제1 전력 레일(102)로부터 부하 전력 레일(106)로 전류가 흐르는 것을 막는다.
[0128] 제2 전력 레일(104)에 커플링된 트랜지스터들에 대하여, 인버터(1178)는 제2 큰 스위치 인에이블 신호(718)를 수신하고 이의 반전된 버전을 출력하며, 이는 PFET(1008)의 게이트에 제공된다. 인버터(1176)는 제2 작은 스위치 인에이블 신호(716)를 수신하고 이의 반전된 버전을 출력하며, 이는 PFET(1004)의 게이트에 제공된다. 예시적인 동작에서, 부하 전력 레일(106)이 제2 전력 레일(104)에 커플링되는 경우에, 제2 큰 스위치 인에이블 신호(718) 및 제2 작은 스위치 인에이블 신호(716)는 고전압 레벨로 어서트된다. 인버터(1178) 및 인버터(1176)는 이들을 고전압 레벨로부터 저전압 레벨로 반전시키며, 이들은 각각 PFET(1008) 및 PFET(1004)를 턴-온시킨다. 트랜지스터들을 턴-온시키면, 전류가 PFET(1008) 및 PFET(1004)를 통해 제2 전력 레일(104)로부터 부하 전력 레일(106)로 흐를 수 있다.
[0129] 다른 한편으로, 부하 전력 레일(106)이 제2 전력 레일(104)에 커플링되지 않는 경우에, 제2 큰 스위치 인에이블 신호(718) 및 제2 작은 스위치 인에이블 신호(716)는 저전압 레벨로 디-어서트된다. 인버터(1178) 및 인버터(1176)는 이들을 저전압 레벨로부터 고전압 레벨로 반전시키며, 이는 각각 PFET(1008) 및 PFET(1004)를 턴-오프시킨다. 이들 트랜지스터들을 턴-오프시키면, 이러한 전력-멀티플렉서 타일(110)에서 제2 전력 레일(104)로부터 부하 전력 레일(106)로 전류가 흐르는 것을 막는다. 이들 방식들로, 4개의 스위치-인에이블 신호들은 전력-멀티플렉서 타일(110)을 통해 한번의 패스에서, 하나의 공급 전력-레일로부터 부하 전력 레일(106)을 분리하고 부하 전력 레일(106)을 다른 공급 전력-레일에 연결한다.
[0130] 도 12는 능동 부하를 사용하여 전력 멀티플렉싱을 위한 예시적인 프로세스(1200)를 예시한 흐름도이다. 프로세스(1200)는 수행될 수 있는 동작들을 특정하는 블록들(1202-1214)의 세트의 형태로 설명된다. 그러나, 동작들은 반드시 도 12에 도시되거나 또는 본원에서 설명된 순서로 제한되는 것은 아니며, 왜냐하면 동작들은 대안적인 순서들로 또는 완전히 또는 부분적으로 오버래핑하는 방식들로 구현될 수 있기 때문이다. 프로세스(1200)의 예시된 블록들로 표현된 동작들은 도 1의 집적 회로(100)와 같은 집적 회로에 의해 또는 이하에서 설명되는 도 13의 집적 회로(1310)에 의해 수행될 수 있다. 보다 구체적으로, 프로세스(1200)의 동작들은 도 4에 예시된 전력-멀티플렉서 제어 회로(206)와 함께 도 2의 다수의 전력-멀티플렉서 타일들(110-1 내지 110-3)의 연쇄 어레인지먼트(200)에 의해 수행될 수 있다.
[0131] 블록(1202)에서, 전력은 제1 전력 레일을 사용하여 부하 전력 레일에 공급된다. 예컨대, 집적 회로는 제1 전력 레일(102)을 사용하여 부하 전력 레일(106)에 전력을 공급할 수 있다. 제1 전력 레일(102)과 부하 전력 레일(106) 사이에 커플링되는 제1 스위칭 회로(202)는 전류 흐름을 허용하기 위해 폐쇄 상태에 있을 수 있다.
[0132] 블록(1204)에서, 제1 전력 레일의 제1 전압은 제2 전력 레일의 제2 전압과 비교된다. 예컨대, 집적 회로는 제1 전력 레일(102)의 제1 전압(112)을 제2 전력 레일(104)의 제2 전압(114)과 비교할 수 있다. 이러한 상대 전압 측정은 제1 전력 레일(102) 및 제2 전력 레일(104)에 커플링되는 비교기(404)에 의해 수행될 수 있다. 블록(1206)에서, 상대 전압 신호가 비교에 기초하여 생성된다. 예컨대, 집적 회로는 비교에 기초하여 상대 전압 신호(410)를 생성할 수 있다. 이를 위해, 비교기(404)의 아날로그 구현은 제1 전압(112) 또는 제2 전압(114)의 아날로그 전압 레벨 중 어느 것이 더 큰지에 기초하여 상대 전압 신호(410)에 대한 디지털 또는 부울 값을 생성할 수 있다.
[0133] 블록(1208)에서, 제2 전력 레일의 제2 전압을 변경하기 위한 커맨드의 발행을 표시하는 전압-레벨 표시 신호가 획득된다. 예컨대, 집적 회로는 제2 전력 레일(104)의 제2 전압(114)을 변경하기 위한 커맨드(130)의 발행을 표시하는 전압-레벨 표시 신호(506)를 획득할 수 있다. 전압 제어기(122)는 예컨대, 전압 제어기(122)가 제2 전력 레일(104)의 제2 전압(114)을 변경하기 위한 커맨드(130)를 전력 관리 집적 회로(124)에 발행했음을 표시하는 전압-레벨 표시 신호(506)를 출력할 수 있다. 전압-레벨 표시 신호(506)를 획득함으로써, 전력-멀티플렉서 제어 회로(206)는 전력 분배 네트워크(120)의 스퓨리어스 문제 또는 잡음의 결과와 대조적으로, 검출된 전압 레벨 변화가 의도적인지를 확증 또는 검증할 수 있다.
[0134] 블록(1210)에서, 전력-레일 스위칭 신호는 상대 전압 신호 및 전압-레벨 표시 신호에 기초하여 생성된다. 예컨대, 집적 회로는 상대 전압 신호(410) 및 전압-레벨 표시 신호(506)에 기초하여 전력-레일 스위칭 신호(210)를 생성할 수 있다. 전력-멀티플렉서 개시 회로(402)는, 변경된 공급 전압 차이가 의도적으로 유발되고 있다는 표시에 의해 공급 전압 레벨들간의 차이 변화의 검출이 확증되는 경우, 전력-멀티플렉싱 동작을 개시하기 위해 어서트되는 전력-레일 스위칭 신호(210)를 생성할 수 있다.
[0135] 블록(1212)에서, 제1 전력 레일로부터 분리하고 제2 전력 레일에 연결하는 전력-멀티플렉싱 동작은 전력-레일 스위칭 신호에 기초하여 수행된다. 예컨대, 집적 회로는 전력-레일 스위칭 신호(210)에 기초하여 제1 전력 레일(102)로부터 분리하고 제2 전력 레일(104)에 연결하기 위한 전력-멀티플렉싱 동작을 수행할 수 있다. 예컨대, 전력-멀티플렉서 제어 회로(206)는, 다수의 전력-멀티플렉서 타일들(110-1 내지 110-3)의 연쇄 어레인지먼트(200)를 따라, 각각의 전력-멀티플렉서 타일(110)에서 제1 스위칭 회로들(202)이 개방되고 제2 스위칭 회로들(204)이 폐쇄되게 할 수 있다.
[0136] 블록(1214)에서, 전력은 제2 전력 레일을 사용하여 부하 전력 레일에 공급된다. 예컨대, 집적 회로는 제2 전력 레일(104)을 사용하여 부하 전력 레일(106)에 전력을 공급할 수 있다. 따라서, 각각의 전력-멀티플렉서 타일(110)에서 제2 전력 레일(104)과 부하 전력 레일(106) 사이에 커플링되는 제2 스위칭 회로(204)는 전류가 흐르도록 계속 폐쇄 상태에 있을 수 있다.
[0137] 블록(1206)에서 상대 전압 신호 생성의 예시적인 구현은 제2 전압(114)이 제1 전압(112)보다 크다는 것을 상대 전압 신호(410)가 표시함을 결정하는 것 및 전압-레벨 표시 신호(506)가 제1 전압(112)을 초과하여 제2 전압(114)을 증가시키기 위한 커맨드(130)의 발행을 표시함을 결정하는 단계를 포함한다.
[0138] 프로세스(1200)의 예시적인 구현들은 제1 전압(112) 또는 제2 전압(114)에 영향을 미치는 잡음을 필터링하는 동작을 더 포함할 수 있다. 필터링은 예컨대 히스테리시스 필터(504) 또는 디지털 히스테리시스 회로(702)를 사용하여 수행될 수 있다. 프로세스(1200)의 다른 예시적인 구현들은, 전력-멀티플렉싱 동작을 수행하는 동안, 부하 전력 레일(106)에 커플링된 회로 부하(108)에 발진 클록 신호(412)를 제공하고 발진 클록 신호(412)에 대한 응답으로 회로 부하(108)의 능동 동작을 계속하는 동작을 더 포함할 수 있다.
[0139] 블록(1212)에서의 전력-멀티플렉싱 동작 수행의 예시적인 구현은 다수의 전력-멀티플렉서 타일들(110-1 내지 110-3)의 연쇄 어레인지먼트(200)를 따라 전력-레일 스위칭 신호(210)를 전파하는 것을 포함한다. 수행은, 각각의 전력-멀티플렉서 타일(110)에서, 전력-레일 스위칭 신호(210)를 수신하는 것에 대한 응답으로 제1 전력 레일(102)로부터 부하 전력 레일(106)을 분리하는 것 및 전력-레일 스위칭 신호(210)를 수신하는 것에 대한 응답으로 부하 전력 레일(106)을 제2 전력 레일(104)에 연결하는 것을 더 포함한다. 다른 예시적인 구현들에서, 분리 및 연결은 다수의 전력-멀티플렉서 타일들(110-1 내지 110-3)의 연쇄 어레인지먼트(200)를 따라 단일 순차 패스로 수행된다.
[0140] 도 13은 다수의 코어들을 갖는 집적 회로(IC)(1310)를 포함하는 예시적인 전자 디바이스(1302)를 도시한다. 도시된 바와 같이, 전자 디바이스(1302)는, 집적 회로(1310)에 부가하여, 안테나(1304), 트랜시버(1306) 및 사용자 입력/출력(I/O) 인터페이스(1308)를 포함한다. 집적 회로(1310) 또는 이의 코어들의 예시된 예들은 마이크로프로세서(1312), 그래픽 프로세싱 유닛(GPU)(1314), 메모리 어레이(1316) 및 모뎀(1318)을 포함한다. 하나 이상의 구현들에서, 본원에서 설명된 전력 관리 기술들은 집적 회로(1310)에 의해 구현될 수 있다.
[0141] 전자 디바이스(1302)는 모바일 또는 배터리-구동 디바이스 또는 전기 그리드에 의해 전력을 공급받도록 설계된 고정 디바이스일 수 있다. 전자 디바이스(1302)의 예들은 서버 컴퓨터, 네트워크 스위치 또는 라우터, 데이터 센터의 블레이드, 개인용 컴퓨터, 데스크탑 컴퓨터, 노트북 또는 랩톱 컴퓨터, 태블릿 컴퓨터, 스마트 폰, 엔터테인먼트 기기, 또는 스마트워치, 지능형 안경 또는 의류품과 같은 웨어러블 컴퓨팅 디바이스를 포함한다. 전자 디바이스(1302)는 또한 내장형 전자기기를 갖는 디바이스 또는 이의 일부일 수 있다. 전자기기가 내장된 전자 디바이스(1302)의 예들은 승용차, 산업 설비, 냉장고 또는 다른 가전 제품, 드론 또는 다른 무인 항공기(UAV), 또는 전동 공구를 포함한다.
[0142] 무선 능력을 갖는 전자 디바이스의 경우, 전자 디바이스(1302)는 하나 이상의 무선 신호들의 수신 또는 송신을 가능하게 하기 위해 트랜시버(1306)에 커플링되는 안테나(1304)를 포함한다. 집적 회로(1310)는 집적 회로(1310)가 수신된 무선 신호에 액세스하거나 안테나(1304)를 통해 송신을 위한 무선 신호들을 제공하는 것을 가능하게 하기 위해 트랜시버(1306)에 커플링될 수 있다. 도시된 바와 같은 전자 디바이스(1302)는 또한 적어도 하나의 사용자 I/O 인터페이스(1308)를 포함한다. 사용자 I/O 인터페이스(1308)의 예들은 키보드, 마우스, 마이크로폰, 터치-감지 스크린, 카메라, 가속도계, 햅틱 메커니즘, 스피커, 디스플레이 스크린 또는 프로젝터를 포함한다.
[0143] 집적 회로(1310)는 예컨대 마이크로프로세서(1312), GPU(1314), 메모리 어레이(1316), 모뎀(1318) 등의 하나 이상의 인스턴스들을 포함할 수 있다. 마이크로프로세서(1312)는 중앙 처리 장치(CPU) 또는 다른 범용 프로세서로서 기능을 할 수 있다. 일부 마이크로프로세서들은 개별적으로 파워-온되거나 또는 파워-오프될 수 있는 다수의 프로세싱 코어들과 같은 상이한 부분들을 포함한다. GPU(1314)는 특히 디스플레이를 위한 시각적-관련 데이터를 프로세싱하도록 적응될 수 있다. 만일 시각적-관련 데이터가 렌더링되거나 달리 프로세싱되지 않으면, GPU(1314)는 완전히 또는 부분적으로 파워-다운될 수 있다. 메모리 어레이(1316)는 마이크로프로세서(1312) 또는 GPU(1314)에 대한 데이터를 저장한다. 메모리 어레이(1316)에 대한 메모리의 예시적인 타입들은 RAM(random access memory), 이를테면 DRAM(dynamic RAM) 또는 SRAM(static RAM); 플래시 메모리 등을 포함한다. 만일 프로그램들이 메모리에 저장된 데이터에 액세스하고 있지 않다면, 메모리 어레이(1316)는 전체적으로 또는 블록단위로 파워-다운될 수 있다. 모뎀(1318)은 신호를 복조하여 인코딩된 정보를 추출하거나 또는 신호를 변조하여 정보를 신호로 인코딩한다. 만일 인바운드 통신으로부터 디코딩하거나 또는 아웃바운드 통신을 위해 인코딩할 정보가 존재하지 않으면, 모뎀(1318)은 전력 소비를 감소시키도록 유휴 상태가 될 수 있다. 집적 회로(1310)는 도시된 것들에 부가적인 또는 대안적인 부분들, 이를테면 I/O 인터페이스, 가속도계와 같은 센서, 트랜시버 또는 수신기 체인의 다른 부분, 커스터마이징되거나 또는 하드-코딩된 프로세서, 이를테면 ASIC(application-specific integrated circuit) 등을 포함할 수 있다.
[0144] 집적 회로(1310)는 또한 SOC(system on chip)를 포함할 수 있다. SOC는 SOC가 적어도 주로 하나의 칩을 사용하는 노트북 컴퓨터, 휴대 전화 또는 다른 전자 장치로서 계산 기능을 제공하는 것을 가능하게 하기에 충분한 수의 상이한 타입들의 컴포넌트들을 통합할 수 있다. 집적 회로(1310) 또는 SOC의 컴포넌트들은 일반적으로 코어들 또는 회로 블록들로 지칭될 수 있다. SOC의 코어 또는 회로 블록은, 본 문헌에서 설명된 기술들에 따라, 사용중이 아닌 경우, 이를테면 전력 콜랩스(power collapse)되거나 또는 보다 낮은 전압 레벨을 갖는 전력 레일상에 멀티플렉싱됨으로써 파워-다운될 수 있다. 코어들 또는 회로 블록들의 예들은, 도 13에 도시된 것들에 부가하여, 전압 조정기, 메인 메모리 또는 캐시 메모리 블록, 메모리 제어기, 범용 프로세서, 암호화 프로세서, 비디오 또는 이미지 프로세서, 벡터 프로세서, 라디오, 인터페이스 또는 통신 서브시스템, 무선 제어기 또는 디스플레이 제이기를 포함한다. 프로세싱 또는 GPU 코어와 같은 이들 코어들 또는 회로 블록들 중 임의의 것은 다수의 내부 코어들 또는 회로 블록들을 더 포함할 수 있다.
[0145] 또한, 문맥상 달리 지시하지 않는 한, 본원에서 단어 "또는"의 사용은 "포괄적 또는"의 사용으로 고려될 수 있거나, 또는 단어 "또는"에 의해 연결되는 하나 이상의 항목들의 포함 또는 적용을 허용하는 용어의 사용으로 고려될 수 있다 (예컨대, 어구 "A 또는 B"는 오직 "A"만을 허용하는 것으로, 오직 "B"만을 허용하는 것으로 또는 "A"및 "B" 둘 모두를 허용하는 것으로 해석될 수 있다). 게다가, 첨부 도면들에서 표현되는 항목들 및 본원에서 논의되는 용어들은 하나 이상의 항목들 또는 용어들을 나타낼 수 있으므로, 본 서면 설명에서 단일 형태의 또는 복수 형태들의 항목들 및 용어들은 상호 교환가능하게 참조될 수 있다. 마지막으로, 비록 요지가 구조적 특징들 또는 방법적 동작들에 특정한 언어로 설명되었지만, 첨부된 청구범위에서 정의된 요지는 반드시 특징들이 배열되는 구성들로 제한되거나 또는 동작들이 수행되는 순서들로 제한되는 것은 아니다라는 것을 포함해서, 반드시 앞서 설명된 특정 특징들 또는 동작들로 제한되는 것은 아니라는 것이 이해되어야 한다.

Claims (30)

  1. 장치로서,
    제1 전압으로 유지되도록 구성된 제1 전력 레일;
    제2 전압으로 유지되도록 구성된 제2 전력 레일;
    부하 전력 레일;
    연쇄 어레인지먼트(chained arrangement)에서 직렬로 커플링되며, 전력-레일 스위칭 신호에 대한 응답으로 전력-멀티플렉싱 동작을 공동으로 수행하도록 구성된 다수의 전력-멀티플렉서 타일들 ― 각각의 전력 멀티플렉서 타일은 상기 부하 전력 레일을 상기 제1 전력 레일에 커플링하는 것과 상기 부하 전력 레일을 상기 제2 전력 레일에 커플링하는 것 간을 스위칭하도록 구성됨 ―; 및
    상기 제1 전력 레일 및 상기 제2 전력 레일에 커플링된 전력-멀티플렉서 제어 회로를 포함하고,
    상기 전력-멀티플렉서 제어 회로는,
    상기 제1 전압 및 상기 제2 전압에 기초하여 상대 전압 신호를 생성하도록 구성된 비교기 ― 상기 전력-멀티플렉서 제어 회로는 상기 상대 전압 신호에 기초하여 상기 전력-레일 스위칭 신호를 생성하도록 구성됨 ―; 및
    상기 다수의 전력-멀티플렉서 타일들을 직렬로 커플링하며, 상기 전력-레일 스위칭 신호를 상기 연쇄 어레인지먼트를 따라 연속적인 전력-멀티플렉서 타일들 사이에서 전파하도록 구성된 타일간 신호 전파 회로를 포함하는, 장치.
  2. 제1 항에 있어서,
    상기 부하 전력 레일에 커플링된 회로 부하를 더 포함하며,
    상기 전력-멀티플렉서 제어 회로는 상기 전력-멀티플렉싱 동작 동안 상기 제1 전력 레일 또는 상기 제2 전력 레일 중 적어도 하나를 통해 상기 회로 부하에 전력을 계속해서 제공하기 위해 상기 부하 전력 레일을 상기 제1 전력 레일에 커플링하는 것과 상기 부하 전력 레일을 상기 제2 전력 레일에 커플링하는 것을 오버랩(overlap)하도록 구성되는, 장치.
  3. 제2 항에 있어서,
    상기 회로 부하는 주기적 클록 신호를 수신하고, 상기 전력-멀티플렉싱 동작 동안 상기 주기적 클록 신호에 기초하여 능동 동작을 계속하도록 구성되는, 장치.
  4. 제1 항에 있어서,
    프로세서;
    모뎀; 및
    상기 프로세서 또는 상기 모뎀 중 적어도 하나와 동작가능하게 커플링된 디스플레이 스크린을 포함하고,
    상기 프로세서 또는 상기 모뎀 중 적어도 하나는 전력을 수신하기 위해 상기 부하 전력 레일에 커플링되고, 그리고
    상기 프로세서 및 상기 모뎀은 상기 모뎀에 의해 디코딩되는 통신에 대한 응답으로 상기 디스플레이 스크린으로 하여금 시각적-관련 데이터를 디스플레이 하게 하도록 구성되는, 장치.
  5. 제1 항에 있어서,
    상기 비교기는 상기 제1 전압을 상기 제2 전압과 비교하도록 구성되며; 그리고
    상기 상대 전압 신호는 상기 제1 전력 레일이 더 높은 전압 레벨을 갖는지 또는 상기 제2 전력 레일이 더 높은 전압 레벨을 갖는지 여부를 표시하는, 장치.
  6. 제1 항에 있어서,
    상기 비교기는 상기 제1 전력 레일 또는 상기 제2 전력 레일 중 적어도 하나에서 고주파수 전압 잡음을 필터링하도록 구성된 히스테리시스 필터를 포함하는 아날로그 비교기를 포함하는, 장치.
  7. 제1 항에 있어서,
    상기 전력-멀티플렉서 제어 회로는 전압 제어기로부터 전압-레벨 표시 신호를 수신하고, 상기 전압-레벨 표시 신호에 기초하여 상기 전력-레일 스위칭 신호를 생성하도록 구성된 전력-멀티플렉서 개시 회로를 포함하는, 장치.
  8. 제7 항에 있어서,
    상기 전압-레벨 표시 신호는 상기 전압 제어기가 상기 제2 전력 레일상의 상기 제2 전압의 제2 전압 레벨을 변경하기 위한 커맨드를 발행함을 표시하는, 장치.
  9. 제8 항에 있어서,
    상기 전압-레벨 표시 신호는 상기 전압 제어기가 상기 제1 전력 레일상의 상기 제1 전압의 제1 전압 레벨보다 더 높도록 상기 제2 전력 레일상의 상기 제2 전압의 상기 제2 전압 레벨을 증가시키기 위한 커맨드를 발행함을 표시하는, 장치.
  10. 제7 항에 있어서,
    상기 전력-멀티플렉서 개시 회로는 상기 비교기로부터의 상기 상대 전압 신호 및 상기 전압 제어기로부터의 상기 전압-레벨 표시 신호에 기초하여, 적어도 하나의 트리거 신호를 생성하도록 구성된 전력-멀티플렉서 트리거링 회로를 포함하며; 그리고
    상기 전력-멀티플렉서 개시 회로는 상기 적어도 하나의 트리거 신호에 기초하여 상기 전력-레일 스위칭 신호를 생성하도록 구성되는, 장치.
  11. 제10 항에 있어서,
    상기 적어도 하나의 트리거 신호는 상기 비교기에 의해 수행된 전압 측정 및 상기 전압 제어기에 의해 발행된 커맨드에 기초하여 상기 제2 전압이 상기 제1 전압보다 큰 것을 표시하는, 장치.
  12. 제10 항에 있어서,
    상기 전력-멀티플렉서 개시 회로는 상기 적어도 하나의 트리거 신호를 수신하고, 상기 적어도 하나의 트리거 신호가 지연 기간 동안 일정한 논리 값을 가질 때까지 상기 적어도 하나의 트리거 신호의 포워딩(forwarding)을 지연시키도록 구성된 디지털 히스테리시스 회로를 포함하는, 장치.
  13. 제1 항에 있어서,
    상기 다수의 전력-멀티플렉서 타일들 중의 전력-멀티플렉서 타일은,
    상기 제1 전력 레일과 상기 부하 전력 레일사이에 커플링되는 제1 스위칭 회로 ― 상기 제1 스위칭 회로는 상기 전력-레일 스위칭 신호에 대한 응답으로 상기 부하 전력 레일을 상기 제1 전력 레일로부터 분리하거나 상기 부하 전력 레일을 상기 제1 전력 레일에 연결하도록 구성됨 ―; 및
    상기 제2 전력 레일과 상기 부하 전력 레일사이에 커플링되는 제2 스위칭 회로를 포함하며, 상기 제2 스위칭 회로는 상기 전력-레일 스위칭 신호에 대한 응답으로 상기 부하 전력 레일을 상기 제2 전력 레일로부터 분리하거나 상기 부하 전력 레일을 상기 제2 전력 레일에 연결하도록 구성되는, 장치.
  14. 제13 항에 있어서,
    상기 제1 스위칭 회로는 상기 제1 전력 레일과 상기 부하 전력 레일 사이에 커플링된 제1 트랜지스터를 포함하며, 상기 제1 트랜지스터는 상기 전력-레일 스위칭 신호에 대한 응답으로 턴-온(turn on) 또는 턴-오프(turn off)되도록 구성되며; 그리고
    상기 제2 스위칭 회로는 상기 제2 전력 레일과 상기 부하 전력 레일 사이에 커플링된 제2 트랜지스터를 포함하며, 상기 제2 트랜지스터는 상기 전력-레일 스위칭 신호에 대한 응답으로 턴-온 또는 턴-오프되도록 구성되는, 장치.
  15. 제13 항에 있어서,
    상기 제1 스위칭 회로는 상기 제1 전력 레일과 상기 부하 전력 레일 사이에 커플링된 제1 큰 스위치 및 제1 작은 스위치를 포함하며;
    상기 제2 스위칭 회로는 상기 제2 전력 레일과 상기 부하 전력 레일 사이에 커플링된 제2 큰 스위치 및 제2 작은 스위치를 포함하며; 그리고
    상기 다수의 전력-멀티플렉서 타일들은 상기 연쇄 어레인지먼트를 따라 제1 패스(pass)에서 작은 스위치들을 폐쇄하고 상기 연쇄 어레인지먼트를 따라 제2 패스에서 큰 스위치들을 폐쇄함으로써, 상기 부하 전력 레일에 커플링된 회로 부하에 대한 파워-업(power-up) 시퀀스 동안 분배형 전력 스위치로서 기능을 하도록 구성되는, 장치.
  16. 집적 회로로서,
    제1 전압으로 유지되도록 구성된 제1 전력 레일;
    제2 전압으로 유지되도록 구성된 제2 전력 레일;
    부하 전력 레일;
    상기 부하 전력 레일에 커플링된 회로 부하;
    연쇄 어레인지먼트에서 직렬로 커플링되며, 전력-레일 스위칭 신호에 대한 응답으로 전력-멀티플렉싱 동작을 공동으로 수행하도록 구성된 다수의 전력-멀티플렉서 타일들 ― 각각의 전력 멀티플렉서 타일은 상기 부하 전력 레일을 상기 제1 전력 레일에 커플링하는 것과 상기 부하 전력 레일을 상기 제2 전력 레일에 커플링하는 것 간을 스위칭하도록 구성됨 ―; 및
    상기 제1 전력 레일 및 상기 제2 전력 레일에 커플링된 전력-멀티플렉서 제어 회로를 포함하며,
    상기 전력-멀티플렉서 제어 회로는,
    상기 제1 전압 및 상기 제2 전압에 기초하여 상대 전압 신호를 생성하기 위한 비교 수단;
    상기 상대 전압 신호에 기초하여 상기 전력-레일 스위칭 신호를 생성하기 위한 개시 수단; 및
    상기 전력 멀티플렉싱 동작이 상기 연쇄 어레인지먼트를 따라 순차적으로 수행되도록, 상기 다수의 전력-멀티플렉서 타일들 중 하나의 전력-멀티플렉서 타일로부터 상기 연쇄 어레인지먼트를 따라 연속적인 전력-멀티플렉서 타일로 상기 전력-레일 스위칭 신호를 전파하기 위한 시그널링 수단을 포함하는, 집적 회로.
  17. 제16 항에 있어서,
    상기 시그널링 수단은 상기 다수의 전력-멀티플렉서 타일들의 개별 타일들 사이 또는 내부 중 적어도 하나에 분배되는, 집적 회로.
  18. 제16 항에 있어서,
    상기 전력-멀티플렉서 제어 회로는 상기 다수의 전력-멀티플렉서 타일들 중 각각의 전력-멀티플렉서 타일이, 상기 연쇄 어레인지먼트를 따라 하나의 순차적인 패스에서 상기 제1 전력 레일로부터 상기 부하 전력 레일을 분리하고 상기 부하 전력 레일을 상기 제2 전력 레일에 연결하게 하는 타일 제어 수단을 포함하며, 상기 타일 제어 수단은 상기 다수의 전력-멀티플렉서 타일들 중 각각의 전력-멀티플렉서 타일과 함께 분배되는, 집적 회로.
  19. 제16 항에 있어서,
    상기 개시 수단은 상기 상대 전압 신호 및 전압-레벨 표시 신호에 기초하여 적어도 하나의 트리거 신호를 생성하기 위한 트리거링 수단을 포함하며; 그리고
    상기 개시 수단은 상기 적어도 하나의 트리거 신호에 기초하여 상기 전력-레일 스위칭 신호를 생성하도록 구성되는, 집적 회로.
  20. 제19 항에 있어서,
    상기 전력-멀티플렉서 제어 회로는 상기 제2 전압의 제2 전압 레벨이 상기 제1 전압의 제1 전압 레벨과 실질적으로 유사한 동안 상기 다수의 전력-멀티플렉서 타일들이 상기 전력-멀티플렉싱 동작을 수행할 수 있도록 상기 제2 전압이 변화하는 동안 상기 제2 전압 레벨이 상기 제1 전압 레벨과 교차하는 것에 대한 응답으로 상기 전력-멀티플렉싱 동작을 개시하도록 상기 전력-레일 스위칭 신호를 상기 다수의 전력-멀티플렉서 타일들에 제공하도록 구성되는, 집적 회로.
  21. 제19 항에 있어서,
    다수의 온-칩 전압들을 제어하기 위한 전압 제어 수단을 더 포함하며, 상기 전압 제어 수단은 상기 제2 전력 레일상의 상기 제2 전압을 변경하기 위한 커맨드를 발행하는 것에 대한 응답으로 상기 전압-레벨 표시 신호를 제공하도록 구성되는, 집적 회로.
  22. 능동 부하를 사용한 전력 멀티플렉싱 방법으로서,
    제1 전력 레일을 사용하여 부하 전력 레일에 전력을 공급하는 단계;
    상기 제1 전력 레일의 제1 전압을 제2 전력 레일의 제2 전압과 비교하는 단계;
    상기 비교에 기초하여 상대 전압 신호를 생성하는 단계;
    상기 제2 전력 레일의 제2 전압을 변경하기 위한 커맨드의 발행을 표시하는 전압-레벨 표시 신호를 획득하는 단계;
    상기 상대 전압 신호 및 상기 전압-레벨 표시 신호에 기초하여 전력-레일 스위칭 신호를 생성하는 단계;
    전력-멀티플렉싱 동작을 수행하는 단계 ― 상기 전력-멀티플렉싱 동작을 수행하는 단계는,
    다수의 전력-멀티플렉서 타일들의 연쇄 어레인지먼트를 따라 상기 전력-레일 스위칭 신호를 전파하는 단계; 및
    각각의 전력 멀티플렉서 타일에서,
    상기 전력-레일 스위칭 신호를 수신하는 것에 대한 응답으로 상기 제1 전력 레일로부터 상기 부하 전력 레일을 분리하는 단계, 및
    상기 전력-레일 스위칭 신호의 상기 수신에 대한 응답으로 상기 제2 전력 레일에 상기 부하 전력 레일을 연결하는 단계를 포함함 ―; 및
    상기 제2 전력 레일을 사용하여 상기 부하 전력 레일에 전력을 공급하는 단계를 포함하는, 능동 부하를 사용한 전력 멀티플렉싱 방법.
  23. 제22 항에 있어서,
    상기 전력-레일 스위칭 신호를 생성하는 단계는,
    상기 제2 전압이 상기 제1 전압보다 크다는 것을 상기 상대 전압 신호가 표시함을 결정하는 단계; 및
    상기 전압-레벨 표시 신호가 상기 제1 전압을 초과하여 상기 제2 전압을 증가시키기 위한 상기 커맨드의 발행을 표시함을 결정하는 단계를 포함하는, 능동 부하를 사용한 전력 멀티플렉싱 방법.
  24. 제22 항에 있어서,
    상기 제1 전력 레일의 제1 전압을 상기 제2 전력 레일의 제2 전압과 비교하는 단계 전에, 상기 제1 전압 또는 상기 제2 전압에 영향을 미치는 잡음을 필터링하는 단계를 더 포함하는, 능동 부하를 사용한 전력 멀티플렉싱 방법.
  25. 제22 항에 있어서,
    상기 전력-멀티플렉싱 동작을 수행하는 동안,
    상기 부하 전력 레일에 커플링된 회로 부하에 발진 클록 신호를 제공하는 단계; 및
    상기 발진 클록 신호에 대한 응답으로 상기 회로 부하의 능동 동작을 계속하는 단계를 더 포함하는, 능동 부하를 사용한 전력 멀티플렉싱 방법.
  26. 제22 항에 있어서,
    상기 다수의 전력-멀티플렉서 타일들의 연쇄 어레인지먼트를 따라 상기 전력-레일 스위칭 신호를 전파하는 단계는,
    상기 다수의 전력-멀티플렉서 타일들의 연쇄 어레인지먼트를 따라 적어도 하나의 트리거 신호 또는 적어도 하나의 스위치 인에이블 신호를 전파하는 단계를 포함하는, 능동 부하를 사용한 전력 멀티플렉싱 방법.
  27. 제22 항에 있어서,
    상기 분리하는 단계 및 상기 연결하는 단계는 상기 다수의 전력-멀티플렉서 타일들의 연쇄 어레인지먼트를 따라 단일 순차 패스에서 수행되는, 능동 부하를 사용한 전력 멀티플렉싱 방법.
  28. 장치로서,
    제1 전압으로 유지되도록 구성된 제1 전력 레일;
    제2 전압으로 유지되도록 구성된 제2 전력 레일;
    부하 전력 레일;
    상기 제1 전력 레일과 상기 부하 전력 레일 사이에 그리고 상기 제2 전력 레일과 상기 부하 전력 레일 사이에 커플링된 다수의 전력-멀티플렉서 타일들 ― 상기 다수의 전력-멀티플렉서 타일들은, 전력-레일 스위칭 신호에 기초하여, 상기 부하 전력 레일을 상기 제1 전력 레일에 커플링하는 것과 상기 부하 전력 레일을 상기 제2 전력 레일에 커플링하는 것 간을 스위칭하도록 구성됨 ―; 및
    상기 제1 전력 레일 및 상기 제2 전력 레일에 커플링되며 적어도 하나의 트리거 신호에 기초하여 상기 전력-레일 스위칭 신호를 생성하도록 구성된 전력-멀티플렉서 제어 회로를 포함하며,
    상기 전력-멀티플렉서 제어 회로는 상기 제2 전압의 제2 전압 레벨이 상기 제1 전압의 제1 전압 레벨과 교차하는 것에 대한 응답으로 상기 적어도 하나의 트리거 신호를 생성하도록 구성된 전력-멀티플렉서 트리거링 회로를 포함하고,
    상기 다수의 전력-멀티플렉서 타일들 중의 전력-멀티플렉서 타일은,
    상기 부하 전력 레일과 상기 제1 및 제2 전력 레일들 모두의 사이에 커플링된 적어도 하나의 스위칭 회로; 및
    타일 제어 회로를 포함하고,
    상기 타일 제어 회로는,
    앞선 전력-멀티플렉서 타일로부터 인입(incoming) 전력-레일 스위칭 신호를 수신하고;
    상기 인입 전력-레일 스위칭 신호의 수신에 대한 응답으로 상기 적어도 하나의 스위칭 회로가 상기 제1 전력 레일로부터 상기 부하 전력 레일을 분리하게 하고;
    상기 인입 전력-레일 스위칭 신호의 상기 수신에 대한 응답으로 상기 적어도 하나의 스위칭 회로가 상기 제2 전력 레일에 상기 부하 전력 레일을 연결하게 하고; 그리고
    후속하는 전력-멀티플렉서 타일에 인출(outgoing) 전력-레일 스위칭 신호를 전달하도록 구성되는, 장치.
  29. 제28 항에 있어서,
    상기 제2 전력 레일상의 제2 전압의 제2 전압 레벨을 변경하기 위한 커맨드의 발행을 표시하는 전압-레벨 표시 신호를 제공하도록 구성된 전압 제어기를 더 포함하며,
    상기 전력-멀티플렉서 제어 회로는 상기 제2 전압 레벨과 상기 제1 전압 레벨의 비교에 기초하여 상대 전압 신호를 생성하도록 구성된 비교기를 포함하며; 그리고
    상기 전력-멀티플렉서 트리거링 회로는 상기 제2 전압 레벨이 상기 전압-레벨 표시 신호 및 상기 상대 전압 신호에 기초하여 상기 제1 전압 레벨과 교차함을 검출하도록 구성되는, 장치.
  30. 제28 항에 있어서,
    상기 적어도 하나의 스위칭 회로는,
    상기 제1 전력 레일과 상기 부하 전력 레일 사이에 커플링된 제1 스위칭 회로;
    상기 제2 전력 레일과 상기 부하 전력 레일 사이에 커플링된 제2 스위칭 회로를 포함하고,
    상기 타일 제어 회로는,
    상기 인입 전력-레일 스위칭 신호의 상기 수신에 대한 응답으로 상기 제1 스위칭 회로가 상기 부하 전력 레일을 상기 제1 전력 레일로부터 분리하게 하며; 그리고
    상기 인입 전력-레일 스위칭 신호의 상기 수신에 대한 응답으로 상기 제2 스위칭 회로가 상기 부하 전력 레일을 상기 제2 전력 레일에 연결하게 하도록 구성되는, 장치.
KR1020197031708A 2017-03-28 2018-02-07 능동 부하를 사용한 전력 멀티플렉싱 KR102611894B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/471,692 US10317968B2 (en) 2017-03-28 2017-03-28 Power multiplexing with an active load
US15/471,692 2017-03-28
PCT/US2018/017281 WO2018182855A1 (en) 2017-03-28 2018-02-07 Power multiplexing with an active load

Publications (2)

Publication Number Publication Date
KR20190133220A KR20190133220A (ko) 2019-12-02
KR102611894B1 true KR102611894B1 (ko) 2023-12-07

Family

ID=61244807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197031708A KR102611894B1 (ko) 2017-03-28 2018-02-07 능동 부하를 사용한 전력 멀티플렉싱

Country Status (9)

Country Link
US (1) US10317968B2 (ko)
EP (1) EP3602713B1 (ko)
KR (1) KR102611894B1 (ko)
CN (1) CN110462962B (ko)
AU (1) AU2018244076B2 (ko)
ES (1) ES2874025T3 (ko)
SG (1) SG11201907570QA (ko)
TW (1) TWI676887B (ko)
WO (1) WO2018182855A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200019229A1 (en) * 2018-07-11 2020-01-16 Qualcomm Incorporated Power sequencing based on active rail
KR102627594B1 (ko) * 2018-09-18 2024-01-22 삼성전자주식회사 복수의 입력 전압에 기초하여 전압을 출력하는 전자 회로
US11320881B2 (en) 2019-02-04 2022-05-03 Maxim Integrated Products, Inc. Intelligent current limiter for a computing device
US10908663B2 (en) * 2019-06-06 2021-02-02 Apple Inc. Power switch multiplexer with configurable overlap
TWI744058B (zh) * 2020-10-28 2021-10-21 啓碁科技股份有限公司 乙太網路供電裝置
US20230066436A1 (en) * 2021-08-31 2023-03-02 Qualcomm Incorporated Multi-Input Voltage Regulation
US11687106B1 (en) * 2022-05-09 2023-06-27 Qualcomm Incorporated Systems and methods for adaptive power multiplexing with a first type of power multiplexer and a second type of power multiplexer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100164292A1 (en) * 2008-12-30 2010-07-01 International Business Machines Corporation Apparatus, system, and method for reducing power consumption on devices with multiple power supplies
US20130332748A1 (en) * 2012-06-06 2013-12-12 Qualcomm Incorporated Bi-Modal Power Delivery Scheme for Integrated Circuits that Enables Fine Grain Power Management for Multiple Functional Blocks on a Single Die
JP2014230350A (ja) * 2013-05-21 2014-12-08 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125501B2 (en) 2001-11-20 2012-02-28 E Ink Corporation Voltage modulated driver circuits for electro-optic displays
US8015419B2 (en) 2006-08-31 2011-09-06 Ati Technologies Ulc Method and apparatus for soft start power gating with automatic voltage level detection
JP5169415B2 (ja) * 2008-04-11 2013-03-27 株式会社リコー 電源装置および電源装置の出力電圧変更方法
US20120320632A1 (en) * 2011-06-20 2012-12-20 Shamrock Micro Devices Corp. Power switch controllers and methods used therein for improving conversion effeciency of power converters
US8896147B2 (en) 2011-12-23 2014-11-25 Ati Technologies Ulc Low power implementation to allow for high potential rails to come up in any order
US9164560B2 (en) * 2012-05-01 2015-10-20 Maxim Integrated Products, Inc. Daisy chain configuration for power converters
JP5902998B2 (ja) * 2012-05-28 2016-04-13 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
US9401657B2 (en) * 2013-03-13 2016-07-26 Power Integrations, Inc. Input voltage sensor responsive to load conditions
CN105453398A (zh) 2013-03-14 2016-03-30 弗吉尼亚大学专利基金会以弗吉尼亚大学许可＆合资集团名义经营 用于simo dc-dc转换器的方法及装置
US9570907B2 (en) 2014-01-16 2017-02-14 Nvidia Corporation Input rail dynamic power balancing and merging
KR102275497B1 (ko) * 2014-10-20 2021-07-09 삼성전자주식회사 전원 경로 제어기를 포함하는 시스템 온 칩 및 전자 기기
US10050448B2 (en) 2015-04-15 2018-08-14 Qualcomm Incorporated Providing current cross-conduction protection in a power rail control system
US9977480B2 (en) 2015-04-15 2018-05-22 Qualcomm Incorporated Selective coupling of power rails to a memory domain(s) in a processor-based system
US9654101B2 (en) 2015-07-30 2017-05-16 Qualcomm Incorporated Integrated circuit power rail multiplexing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100164292A1 (en) * 2008-12-30 2010-07-01 International Business Machines Corporation Apparatus, system, and method for reducing power consumption on devices with multiple power supplies
US20130332748A1 (en) * 2012-06-06 2013-12-12 Qualcomm Incorporated Bi-Modal Power Delivery Scheme for Integrated Circuits that Enables Fine Grain Power Management for Multiple Functional Blocks on a Single Die
JP2014230350A (ja) * 2013-05-21 2014-12-08 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法

Also Published As

Publication number Publication date
SG11201907570QA (en) 2019-10-30
US10317968B2 (en) 2019-06-11
CN110462962A (zh) 2019-11-15
CN110462962B (zh) 2023-07-14
AU2018244076B2 (en) 2022-03-24
ES2874025T3 (es) 2021-11-04
TW201837653A (zh) 2018-10-16
AU2018244076A1 (en) 2019-09-12
WO2018182855A1 (en) 2018-10-04
TWI676887B (zh) 2019-11-11
US20180284859A1 (en) 2018-10-04
BR112019019842A2 (pt) 2020-04-22
EP3602713A1 (en) 2020-02-05
EP3602713B1 (en) 2021-05-05
KR20190133220A (ko) 2019-12-02

Similar Documents

Publication Publication Date Title
KR102611894B1 (ko) 능동 부하를 사용한 전력 멀티플렉싱
EP3479450B1 (en) Adaptive power multiplexing for a power distribution network
EP3398254B1 (en) Adjustable power rail multiplexing
CN107852161B (zh) 集成电路功率轨多路复用
US20220302943A1 (en) Low power high sensitivity sense amplifier latch with complimentary outputs in reset mode
JP2019516280A (ja) 電力効率のよい電圧レベルトランスレータ回路
TWI533113B (zh) 用於電子系統之接續供電之競爭防止
US10901486B2 (en) Configurable interconnect apparatus and method
US11675416B2 (en) Cross-domain power control circuit
EP2795423B1 (en) Apparatus and method for managing power in a computing system
BR112019019842B1 (pt) Dispositivo eletrônico, método para multiplexar energia com uma carga ativa e circuito integrado

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant