CN105453398A - 用于simo dc-dc转换器的方法及装置 - Google Patents

用于simo dc-dc转换器的方法及装置 Download PDF

Info

Publication number
CN105453398A
CN105453398A CN201480015411.6A CN201480015411A CN105453398A CN 105453398 A CN105453398 A CN 105453398A CN 201480015411 A CN201480015411 A CN 201480015411A CN 105453398 A CN105453398 A CN 105453398A
Authority
CN
China
Prior art keywords
comparator
output node
described multiple
bias current
converter circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480015411.6A
Other languages
English (en)
Inventor
B·H·卡尔霍恩
A·什里瓦斯塔瓦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Virginia Patent Foundation
Original Assignee
University of Virginia Patent Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Virginia Patent Foundation filed Critical University of Virginia Patent Foundation
Publication of CN105453398A publication Critical patent/CN105453398A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs

Abstract

在一些实施例中，装置包括单电感多输出(SIMO)直流(DC-DC)转换器电路，所述SIMO？DC-DC转换器电路具有一组输出节点。所述装置还包括全景动态电压缩放(PDVS)电路，其操作性地耦合至所述SIMO？DC-DC转换器电路，其中所述PDVS电路具有一组操作块，所述一组操作块中的每个操作块从一组供给电压轨道中的一个供给电压轨道汲取功率。此外，所述一组输出节点中的每个输出节点唯一地与所述一组供给电压轨道中的一供给电压轨道相关联。

Description

用于SIMO DC-DC转换器的方法及装置
相关专利申请的交叉引用
本申请要求提交于2013年3月14日、标题为“多输出调整器电路”的美国临时申请No.61/783,121的优先权和权益，该临时申请其整体通过参考并入此处。
技术领域
此处描述的一些实施例通常涉及用于最小化嵌入式系统中的集成电路(IC)的功耗的系统和方法。
背景技术
嵌入式系统能够使用在各种应用中，包括例如提供监控、感测、控制或者安全功能。根据对尺寸、功耗或者环境生存能力相对严格的限制，这种嵌入式系统通常定制到具体应用中。
尤其，一类嵌入式系统能够包括传感器节点，诸如用于感测或者监控一个或多个生理参数的传感器节点。传感器节点实施为IC，并且能够为卫生健康提供者提供显著利益，诸如能够连续监控、致动以及记录生理信息，利于自动化或者远程随访，或者在存在恶化的生理状态时提供一个或多个警报。使用这种传感器节点获得的生理信息能够传递至其他系统，所述其他系统能够用于帮助诊断，防止以及响应于各种疾病，诸如糖尿病、哮喘、心脏病状况或者其他疾病或状况。
如果传感器节点包括特定特征，例如长期监控能力和/或穿戴能力，该传感器节点能够向主体或者护理者提供特定值。随着医疗成本逐步上升或者随着更多护理提供者试图过渡为远程患者随访以及远程医疗，对于传感器节点来说，寿命长而无需维修、替换或者手动充电变得越来越重要。应该认识的是，因为缺乏扩展的操作能力或者穿戴能力，所以通常可获得的传感器节点无法大范围采用。
在集成电路(IC)设计中通过采用功率管理技术来最小化或者降低功耗是期望的。用于最小化或者降低功耗的公知技术是例如动态电压缩放(DVS)，其中IC的供电根据其性能需要进行调制，在实际执行中公知技术具有若干缺陷，诸如DC-DC转换器的输出电容器(CL)典型地较大而导致较大的稳定时间。此外，存储在电容器中的能量典型地也较高，因而改变输出电压会涉及能量开销。典型地，这种开销限制了VDD能够缩放的速率，因此限制了能够节约的能量的量。
其他公知方法是例如全景动态电压缩放(PDVS)，具有的缺陷是诸如使用至少三个DC-DC转换器、不同的路由设备、开关，以及电平转换器，这些都用以执行PDVS技术。这种较大数量的部件涉及使用高电路区域以及高执行成本。
因此，需要用于执行能量有效的装置和方法以及成本有效方法，以最小化嵌入式系统中使用的IC的功耗。
附图说明
图1是用于多核系统的公知动态电压缩放(DVS)电路的示意图。
图2是用于多核系统的公知全景动态电压缩放(PDVS)电路的示意图。
图3是根据实施例的单电感多输出(SIMO)转换器电路的示意图。
图4A是示出根据实施例的具有高侧开关以及低侧开关的SIMO转换器电路的示意图。
图4B是能够包括图4A所示的开关的相应状态的正时图的示意图。
图5是根据实施例的能够耦合至动态电压缩放(DVS)功能块的SIMO转换器电路的示意图。
图6是对应于图5示出的电感器的电感电流的图形示意图。
图7A图示了模拟的电感电流。
图7B图示了电感器的第一端子的电压。
图8A是能够响应于图3和图5的比较器电路的相应比较器输入而获得的比较器电路输出的图形显示。
图8B是能够提供图8A的比较器电路输出的晶体管构造的示意图。
图9是能够从图5示出的SIMO转换器电路获得的相应测量的输出节点电压的示意性示例。
图10是0.9VDC转换器电路的测量的效率的示意性示例，诸如由图5所示的多输出SIMO转换器电路的输出提供，绘制了负荷电流。
图11是根据实施例示出了驱动PDVS系统的SIMODC-DC转换器电路的实施的示意性框图。
图12示出了公知控制方案，该方案生成用于DC-DC转换器的高侧(HS)切换控制，对应于图11的SIMO转换器电路的一部分。
图13是根据实施例用于HS控制方案的电路的示意图。
图14A至图14H示出了各个DC-DC转换器电路的(高侧)HS控制电路的行为。
图15示出了在不同的负荷下用于去耦电容器的不同值的纹波电压的模拟结果。
图16A至图16B示出了分别在轻负荷和重负荷条件下输出电压和电感电流的模拟结果。
图17A示出了纹波随比较器静态电流变化的示例。
图17B示出了当输出负荷在10ns中从100μΑ改变至10mA时比较器的条件的示例。
图18A至图18D示出了SIMODC-DC转换器电路的(低侧)电路的行为。
图19是根据实施例的SIMO控制器的电路图。
图20A至图20B每个都示出了用于输出轨道的不同方案的负荷电流的分配的示例。
图21A是根据指定的输出调整优先级的相应测量的输出节点电压的示意性示例，输出节点电压诸如能够从图11所示的SIMODC-DC转换器电路获得。
图21B是根据不同的第二输出调整优先级的相应测量的输出节点电压的示意性示例，输出节点电压诸如能够从图11所示的SIMODC-DC转换器电路获得。
相比于图22B的示例，图22A是在重负荷下测量的输出节点电压的示意性示例，输出节点电压诸如能够从图11所示的SIMODC-DC转换器电路获得。
相比于图22A的示例，图22B是在轻至中等负荷下测量的输出节点电压的示意性示例，输出节点电压诸如能够从图11所示的SIMODC-DC转换器电路获得。
图23A是0.9VDC转换器电路的测量的效率的示意性示例，诸如能够独立操作，或者伴随多输出配置中的其他输出而操作。
图23B是0.7VDC转换器电路的测量的效率的示意性示例，诸如能够独立操作或者伴随多输出配置中的其他输出而操作。
图23C大致图示了0.4VDC转换器电路的测量的效率的示意性示例，诸如能够独立操作或者伴随多输出构造中的其他输出而操作。
图23D大致图示了0.4VDC转换器电路的测量的效率的示意性示例，诸如能够从图11所示的SIMODC-DC转换器电路获得，但是具有低静态电流比较器以及高静态电流比较器。
图24是能够包括图11所示的SIMODC-DC转换器电路的至少一部分的集成电路的模具缩影的示例。
图25是图示出根据实施例的使用一个或多个转换器电路调整输出电压的方法的流程图。
发明内容
在一些实施例中，装置包括单电感多输出(SIMO)直流(DC-DC)转换器电路，SIMODC-DC转换器电路具有一组输出节点。该装置还包括操作性地耦合至SIMODC-DC转换器电路的全景动态电压缩放(PDVS)电路，其中PDVS电路具有一组操作块，这一组操作块中的每个操作块从一组供给电压轨道中的一个供给电压轨道汲取功率。此外，这一组输出节点中的每个输出节点唯一地与这一组供给电压轨道中的一供给电压轨道相关联。
具体实施方式
在一些实施例中，装置包括单电感多输出(SIMO)直流(DC-DC)转换器电路，SIMODC-DC转换器电路具有一组输出节点。该装置还包括操作性地耦合至SIMODC-DC转换器电路的全景动态电压缩放(PDVS)电路，其中PDVS电路具有一组操作块，这一组操作块中的每个操作块从一组供给电压轨道中的一个供给电压轨道汲取功率。此外，这一组输出节点中的每个输出节点唯一地与这一组供给电压轨道中的一供给电压轨道相关联。
在一些实施例中，装置包括单电感多输出(SIMO)DC-DC转换器电路，其具有一组输出节点、一组比较器以及操作性地耦合至所述一组比较器的一组开关。所述一组比较器和所述一组开关共同限定基于滞后的输出，以控制一组输出节点，其中所述一组比较器中的每个比较器唯一地与所述一组输出节点中的一输出节点相关联，并且所述一组输出节点中的每个输出节点唯一地与一组电路块中的电路块相关联。
在一些实施例中，装置包括单电感多输出(SIMO)转换器电路，其中SIMO转换器电路包括一组输出节点和一电感器，以及一组电路块，其中所述一组电路块中的每个电路块耦合至所述一组输出节点。SIMO转换器电路能够操作一组时间段，其中SIMO转换器电路能够在所述一组时间段中的每个时间段优先出所述一组输出节点中的单个输出节点，使得优先出的单个输出节点在剩余输出节点之前从电感器接收电流。
在一些实施例中，装置包括嵌入式系统，嵌入式系统包括电压转换器电路，电压转换器电路包括第一开关，第一开关响应于提供至第一开关的控制输入的控制信号能够将第一输入节点耦合至电感器的第一端子。装置还包括第一比较器电路、第二比较器电路、二极管和控制器电路，二极管耦合在第二输入节点和第一开关之间，第一开关耦合至电感器的第一端子，控制器电路基于指定的输出调整优先级能够选择性地耦合第一比较器的输出或者第二比较器的输出之一至开关的控制输入。控制器电路基于指定的输出调整优先级还能够选择性地耦合电感器的第二端子至第一输出节点或者第二输出节点之一。
正如在该说明书中使用的，除非清楚地以其他方式指示内容，单数形式“一(a)”、“一(an)”以及“该”包括复数个指示对象。因而，例如，术语“一比较器”旨在意味着单个比较器或者比较器的组合。
嵌入式系统(诸如传感器节点)能够使用多个供电域或者输出电压。这种系统能够包括供电电路，供电电路被配置为向所包括的各种功能块供电，各种功能块作为系统的一部分。供电电路输出能够基于有关能量源的状态的信息被调节或者被选择，以及可操作地耦合至系统的相应的功能块。
例如，当可获得的能量是充足的时，功能块能够供给有经调节或选择的供电电压以提供增强的处理性能。类似地，当可获得的能量是有限的时，功能块能够被供给有经调节或选择的供电电压以保存能量，可能以减小处理性能为代价。在一个方法中，能够使用动态电压缩放(DVS)技术，诸如基于一个或多个处理需求或者能量源的状态来实时地在可获得的供电电压之间抖动或者选择。但是，DVS涉及上述若干开销。
图1是用于多核系统的公知动态电压缩放(DVS)电路的示意图。在图1中，DVS是用于单个VDD的多核系统100，多核系统100包括第一核130、第二核140和第三核150。根据IC的性能或者功率需要来缩放VDD。根据其性能需要，DVS控制器110调制IC的供电。图1示出的DVS系统的执行涉及若干开销。DC-DC转换器120的输出电容器(CL)通常较大；因此其具有较大的稳定时间。存储在电容器(CL)上的能量也较高；因此改变输出电压会涉及能量开销。通常，这些开销限制了能够缩放VDD的速率，因此限制了能够节约能量的量。DVS的灵活性也被限制，因为各个核130至150不操作在它们的优化电压处。利用其自身的VDD操作每个核130或者140或者150能够节约更多功率。然而，用于此目的的DC-DC转换器120的数量随着核130至150的数量而线性增加。低压降(LDO)和开关式电容器转换器展示了片上(on-chip)选项，用于执行多核系统的DVS，但是低效率再次限制了功率节约。全景动态电压缩放(PDVS)是已经用以克服DVS的限制的另一技术。
图2是用于多核系统的公知全景动态电压缩放(PDVS)电路的示意图。多核系统200包括第一核(或者块)250、第二核(或者块)260和第三核(或者块)270。多核系统200内部的每个核250至270能够通过集合器开关290连接至三个不同的VDD或者电压轨道中的任何一个。取决于IC的功率或者性能要求，核或者块250至270能够连接至给定VDD轨道，并且每个VDD轨道供给有来自它们相应的DC-DC转换器220至240的电压。按照多核系统200的性能，PDVS控制器210将电压(或者电流)提供至合适的DC-DC转换器220至240。这允许核250至270从一个电压切换至另一电压。使用三个不同的电压电平，能够通过使用电压抖动技术使块或核250至270在大致优化的电压处操作。使用PDVS技术，能够克服公知DVS电路的若干限制。在PDVS电路中，理论上能够使每个块在其大致优化的电压处操作，这实现较高的总体功率节约。PDVS电路中的电压轨道是固定的，并且核(或者块)250至270连接至这些轨道(取决于它们的吞吐量需求)。由于DC-DC转换器的开销成本，PDVS电路中的固定电压电平消除或者降低了稳定时间以及通常存在于公知DVS技术中的能量开销成本。结果，PDVS电路能够执行较快速度的电压缩放技术，并且能够节约更多功率。但是，PDVS电路的执行涉及多个DC-DC转换器220至240，其中每个DC-DC转换器220至240反馈或者供给每个VDD线。由于用在PDVS电路中的路由、开关以及电平-转换器(LVL)275至279，所涉及的其他成本是较高的面积。LVL的275至279经由系统总线280可操作地耦合至彼此。开关290以及LVL275至279的面积开销对于每个核(或者块)来说小于15％，这未达到给定能量利益的显著成本。但是，当相比于图1所示的执行单个VDDDVS电路的系统时，用以执行PDVS电路的多个DC-DC转换器220-240的成本能够达到显著成本。
在嵌入式系统中，能够包括功能块，作为具有高集成度的一个或多个半导体器件的一部分。例如，一个或多个存储器电路、通用处理器电路或者专用处理器电路能够包括在共享的集成电路中。这种集成电路能够称为“片上系统”或者SoC。现在普遍认为，除了别的之外，超低功耗(ULP)技术能够应用至包括在嵌入式系统中的一个或多个电路，诸如传感器节点。例如，SoC能够包括被配置为用于亚阈值操作的一个或多个模拟或者数字部分，诸如为了保存能量。能够使用其他技术代替亚阈值操作，或者除了亚阈值操作还使用其他技术，诸如功率或者门控时钟以禁用或者暂停系统的特定段的操作，或者包括调节占空比周期、时钟频率(例如，时钟节流)或者供给参数(例如，供给电压节流)以便降低功耗。
在一个方法中，能够由独立的供电调整电路来提供相应的供电电压(例如，相应的供给VDD“轨道”)。例如，这种相应的供电调整电路能够包括线性(例如，耗散的)或者切换拓扑，以将由能量源(例如，电池或者能量收集电路)提供的能量转换为指定的调整后的输出电压。
相反，一般认为，除了别的之外，能够用很少的甚至是单个多输出供电调整电路替换独立的供电电路。这种多输出方法能够降低供电电路轨迹图，降低部件计数(特别是离散部件)，并且能够提高效率。例如，单电感器多输出(SIMO)拓扑能够提供多个相应的调整后的输出电压(诸如使用单个电感器)。例如，能够使用这种SIMO拓扑来提供相应的调整后的输出电压至ULPSoC，ULPSoC诸如被包括作为传感器节点的一部分。这种ULPSoC能够包括功能块，功能块被配置为，基于处理需求或者响应于关于可获得能量的信息来使用可缩放的或者可选择的供电电压进行操作。
用于PDVS电路的三个输出轨道能够通过SIMO体系结构生成，这是一种较低成本以及高效率的解决方案。为了进一步降低成本和系统体积，能够集成电容器。例如，当使用较低电容时可以集成电容器。但是，使用较低尺寸的电容通常增加了供电的纹波。为了减轻该问题，能够使用较低尺寸的片上电容。能够通过此处描述的滞后控制方案降低供电的纹波。此外，因为不同的VDD轨道上负荷的改变，所以使用SIMO还会典型地导致较高纹波以及交叉调整问题。该问题能够通过设计SIMO转换器而解决，从而能够基于此处描述的PDVS系统中可获得的负荷信息来配置SIMO转换器本身。
下文描述了具有片上电容器的SIMODC-DC转换器的设计(使用PDVS技术的特征)。该设计能够提供成本有效及能量有效的方式以执行块电平DVS。此处描述的一些实施例是PDVS的实际实施方式，并且执行低成本且有效的PDVS。对于这种实施例，使用SIMO能够降低多个DC-DC转换器需求的成本。这种实施例能够提供例如三个输出轨道，例如分别是0.9V、0.7V以及0.4V，以及具有集成电容的86％的峰值效率。
图3是根据实施例的单电感器多输出(SIMO)转换器电路的示意图。SIMO转换器电路300能够被包括为集成电路的一部分，诸如图24的示意性示例所示。在一示例中，SIMO转换器电路300能够包括第一开关302，第一开关302能够可控制地耦合电感器304的第一端子306至第一输入节点VIN1。SIMO转换器电路300能够包括二极管310，诸如耦合在电感器304的第一端子306和第二输入节点VIN2之间。电感器304的第二端子308能够使用第一输出开关314A可控制地耦合至一个第一输出节点VOUT1，或者使用第二输出开关314B可控制地耦合至第二输出节点VOUT2。
开关302的控制输入能够耦合至控制器电路316的输出。SIMO转换器电路300能够包括第一比较器电路312A，第一比较器电路312A诸如包括耦合至第一输出节点VOUT1的第一输入(或者与VOUT1成比例的信号)，以及耦合至第一输出节点基准电压VREF1的第二输入。第一输出节点基准电压VREF1能够与名义或者指定的输出电压(例如，用于VOUT1的设定点或者目标电压)成比例或者相对应。类似地，SIMO转换器电路300能够包括第二比较器电路312B，第二比较器电路312B诸如包括耦合至第二输出节点VOUT2的第一输入(或者与VOUT2成比例的信号)以及耦合至第二基准电压VREF2的第二输入。
第一比较器电路312A或者第二比较器电路312B中的一个或多个能够包括相应的指定的阈值，以至少部分地提供指定的相应滞后。例如，滞后能够被指定，以至少部分地限制由SIMO转换器300在VOUT1或VOUT2提供的输出电压的纹波。
控制器电路316能够诸如基于指定的输出调整优先级将第一比较器312A的输出或者第二比较器312B的输出中的一个选择性地耦合至开关302的控制输入。类似地，控制器电路316能够包括一个或多个相应的输出，该输出能够基于指定的输出调整优先级将第一输出节点VOUT1或第二输出节点VOUT2中的一个可控制地耦合至电感器304的第二终端308。
能够在耦合至第一输入节点VINl或第二输入节点VIN2中的一个或多个之前提高由能量源VS提供的电压。SIMO转换器电路300能够包括“降压”拓扑，以便对能量源VS提供的电压进行下转换，以提供相应的调整后的输出电压(诸如VOUT1或者VOUT2)或者一个或多个其他输出电压。例如，在充电阶段期间，诸如使用第一开关302响应于由控制器电路316提供的控制信号能够建立第一电感电流IL1。在示意性示例中，假设在第一输入节点VIN1处提供的电压大体上恒定，电感电流能够是线性的。二极管310能够在这种充电阶段期间反向偏置。在放电阶段期间，能够打开第一开关302，并且二极管310能够在电感器304的第一端子306的电压VX相对于第二输入节点VIN2(例如，地面或者基准节点)负摆动时变为正向偏置，且通过二极管310能够建立第二电感电流IL2。虽然示出了二极管310符号，但是二极管310能够包括一个或多个晶体管，诸如以二极管配置连接或者以其他方式被配置为提供二极管结构(例如，由截止操作模式中的场效应晶体管(FET)提供，或者使用具有短路至源极端子的栅极端子的FET)。
为了示意目的，图3示出了两个比较器112A和112B，分别对应两个输出节点VOUT1和VOUT2(仅作为例子而不是限制)。但是，在其他配置中，图3示出的拓扑能够构造为提供多于两个的比较器以及它们的对应输出。例如，正如以下例子讨论的，图3的拓扑能够用于提供三个或更多个输出。
在图3的情况下，SIMO转换器电路300能够耦合至能量源VS，诸如原电池或者可再充电电池或者能量收集电路。能量收集电路的例子包括：被配置为接收光能的电路(例如，光伏电路)、热电发电机(TEG)、被配置为收集机械能量或振动的电路(例如，压电电路)，或者被配置为接收辐射耦合或磁耦合的操作能量的电路(例如，射频接收器电路)。
在图3的情况下，能够包括一个或多个以下元件：第一比较器电路312A、第二比较器电路312B、控制器电路316、第一开关302、二极管310、第一输出开关314A、第二输出开关314B以及提供电压基准(诸如VREF1或者VREF2)的一个或多个电路，它们作为共享的集成电路的一部分。在某些情况下，电感器304和/或能量源VS中的一个或多个能够位于芯片外。
图4A是根据实施例示出具有高侧开关以及低侧开关的SIMO转换器电路的示意图。在图4A中，高侧开关由SH代表，低侧开关由SL代表。此外，在图4A中，SIMO转换器电路400A能够包括电感器L，电感器L能够经由输出开关S1耦合至一个第一输出节点VOUT1，或者经由输出开关S2耦合至第二输出节点VOUT2。电感器L能够以时分复用(TDM)方式使用，以提供第一和第二输出节点VOUT1以及VOUT2处的调整后的输出电压。例如，VOUT1能够耦合至第一去耦电容器C1(例如，片外去耦电容器或者片上去耦电容器中的一个或多个)，并且能够包括第一负荷电阻R1。类似地，VOUT能够耦合至第二去耦电容器C2和第一负荷电阻R2。负荷电阻R1以及R2能够对应于相应的功能块，或者输出VOUT1以及VOUT2能够以互斥方式提供至单个功能块，以便于提供此处在其他示例中讨论的动态电压缩放(DVS)。
图4B是能够包括图4A所示的开关的相应状态的正时图的示意图。参考图4A和图4B，在阶段I的初始部分期间，高侧开关SH能够关闭，并且第一输出开关S1能够关闭，以便如IL曲线所见的对电感器充电。在阶段I的后期部分，高侧开关SH能够打开，而低侧开关SL能够关闭，以便于将电感放电至负荷(例如，放电至图4A中的电容器C1以及负荷R1)，如通过IL曲线可见的。在阶段II期间，第二输出开关S2关闭，并且开关SH和SL以类似于阶段I的方式循环。但是，在阶段II期间，正如通过IL曲线可见的，得到的电感电荷转移至电容器C2和负荷R2(如图4A所示)。在阶段II期间，输出电压VOUT1通过电容器C1维持，并且通常不期望这种输出电压对于轻负荷有显著改变。因而，图4A的调整器电路拓扑400A是用于低功率应用的合适选择，因为单个电感器能够在多个输出之间多路复用，而不会在任何一个输出上引起显著的电压降。
图5是根据实施例的能够耦合至动态电压缩放(DVS)功能块的SIMO转换器电路的示意图。正如在图3和图4A至4B的示例中讨论的，SIMO拓扑能够诸如使用单个电感器L用于提供多个调整后的电压输出。在图5的例子中，高侧开关能够包括p-通道晶体管(MP)，诸如金属氧化物半导体场效应晶体管(MOSFET)。使用术语“金属氧化物半导体”不表示这种FET的栅结构必须是金属。相反，多晶硅栅极或者其他导电材料能够用于栅电极，栅电极被包括为FET结构的一部分。
在图5中，低侧开关能够包括n-通道晶体管(MN)。MP或者MN中的一个或多个的控制输入(例如，栅极)能够耦合至SIMO控制器电路516的输出520。例如，控制器电路输出520能够在MP以及MN之间共用，到MN的控制输入528由定时器电路518调节。例如，定时器电路518能够包括一个或多个可编程的或者固定的控制电路，诸如延迟电路522或者接通持续时间控制电路524。延迟电路522能够提供在关掉MP之后启动的指定延迟。类似地，低侧开关MN的接通持续时间能够由接通持续时间控制电路524建立，以便于提供指定的(例如，固定或者可调节的)接通持续时间，诸如响应于关掉MP而触发。控制输入528能够耦合至SIMO控制器电路516，以便于提供信息至SIMO控制器电路516，控制器电路516是低侧开关MN的导通状态的指示。
在某些情况下，SIMO控制器电路516能够使用第一开关S1或者第二开关S2中的一个或多个来引领电感电流(IL)至不同的输出节点(VOUT1或者VOUT2)。开关S1和/或S2能够包括单个晶体管(例如，p-通道晶体管)或者传输栅结构中的一个或多个，这取决于用于输出节点的名义或者指定的输出电压。
正如在图4A的示例中讨论的，输出节点VOUT1或者VOUT2能够分别包括它们关联的去耦电容器C1或者C2。现在认识到的是，诸如使用具有互补金属氧化物半导体(CMOS)体系结构的集成电路，能够提高效率并且能够降低SIMO转换器电路500的空间体积。例如，小的CMOS缩放(例如，使用65nm工艺节点)能够提供具有相对低的切换损耗的设备(例如，MP、MN、S1、S2)，允许SIMO转换器电路500切换频率(例如，fsw)相比于使用其他技术时增加。当fsw增加时，电感器L或者去耦电容器C1或者C2的对应尺寸能够减小。
返回至图3的示例，当第一开关302打开时(例如，对应于图5中的MP)，电感电流IL能够流过二极管310。但是，为了支持该电感电流IL，节点VX相对于第二输入节点VIN2(例如，对应于图5中的REF)摆动至负电压，从而反向偏置二极管310，使得电流IL能够最终衰减为零(例如，假设间断的导通模式(DCM))。通常，二极管310将具有开启电压以接通，因而节点VX能够在建立经过二极管310的导通之前摆动至大约几百毫伏(mV)的负电压。能够存在从能量源(例如，REF节点)至电感304的高电阻路径。结果，能够增加导通损耗。在图5的示例中，为了降低这种损耗，使用晶体管MN。例如，晶体管MN在电感器L正在承载电流(IL)时能够简单地接通，然后关闭。通常，当电感电流IL过零时，MN不应该被偏置为导通，因为其将通过电感器L开始将存储在电容器(C1或者C2)上的电荷释放，从而显著降低效率。
为了避免这种放电，能够通过SIMO控制器电路516或者定时器电路518中的一个或多个来控制MN正时。通常，当MP导通时MN不应该偏置为导通，因为这种配置将会使VIN短路至REF。其次，MN应该几乎立即在MP偏置成截止(例如，关掉)之后偏置成导通，否则电流会流过MN的主体二极管，诸如会降低效率以及甚至潜在地破坏MN。
正如以上讨论的，一旦电感电流IL过零，则MN应该偏置为截止。在一个方法中，这种控制能够诸如通过感测节点VX相对于REF的电压极性改变或者以其他方式感测电感电流IL来实现。但是，这种感测将通常包括使用高速比较器电路，这种比较器电路将消耗空间和能量，特别是在轻负荷条件期间。
相反，一般认为，除了别的之外，能够生成控制信号以建立MN的导通，诸如在指定的持续时间之后触发以发生，或者以其他方式响应于MP被截止而触发。这种控制信号的脉冲宽度能够足够小，使得在用于最小的期望负荷电流的电感电流IL改变之前将MN关闭。以这种方式，MN能够提供用于电感器L的放电阶段的较早部分的较小电阻路径。为了进一步降低损耗，能够包括平行于MN的二极管结构。例如，能够使用第二n-通道晶体管MN2来提供二极管结构。第二n-通道晶体管MN2能够包括低于MN的对应阈值电压的阈值电压。例如，MN2能够称为LVT晶体管，并且能够构造为提供栅-源阈值电压VT，例如是大约200mV。
尽管在轻负荷条件下MN能够是有源的(例如，偏置为导通)以降低低侧导电损耗，但是在高负荷时，由MN2提供的二极管结构能够在电感放电持续时间的大部分时间内正向偏置。例如，在高负荷条件下，通过二极管结构MN2的电流对应地较高，因而二极管结构MN2操作于较低电阻区域，因而提供了提高的效率。
在图5中或者在其他示例中，SIMO转换器电路500能够包括DVS控制器电路530。例如，DVS控制器电路530能够耦合至相应的集合器开关，诸如集合器开关S3或者S4，以便选择或者调节提供至相应功能块(诸如DVS块532)的输出电压。例如，相应的块(诸如DVS块532)能够具有由DVS控制器电路530选择的VDD电压，这取决于工作负荷、可获得的能量和/或一个或多个其他参数。在一示例中，这种切换能够发生在切换时间，例如，切换时间是1ns或者更少，因而允许一个指令接一个指令或者一个任务接一个任务地动态或者实时控制VDD电压。
在一示例中，以互斥方式选择相应的输出VOUT1或者VOUT2，诸如使用DVS控制器电路530。例如，仅通过在任何时间的一个输出就能够看见峰值负荷，诸如当所有块连接至该输出时。DVS控制器电路530能够提供输出526至SIMO控制器电路516，以便于提供信息至SIMO控制器电路516，控制器电路516指示与通过DVS控制器电路530建立的电压缩放方案相对应的输出调整优先级。
例如，联接至最高负荷的SIMO转换器输出能够通过用IL供给这种输出(例如，VOUT1)而被分配最高优先级(如果其电压降至低于指定阈值的话，如通过第一比较器电路512A指示的)。类似地，其他输出能够被满足，以便于优先级的顺序。例如，如果未由具有较高优先级的VOUT1预先取得，则响应于通过第二比较器电路512B提供的信息，能够充电电压降VOUT2。
图6是对应于图5示出的电感器的电感电流的示意图。正如在图5中讨论的，在第一持续时间A期间，诸如当高侧开关(例如，MP)偏置为导通时，电感电流IL能够增加。充电阶段MP的持续时间能够至少部分地使用被配置为比较输出节点电压与基准电压的比较器电路来建立，诸如比较器电路包括指定的阈值，以至少部分提供图8A和图8B的示例所示的指定滞后。在放电阶段的较早部分B期间，低侧开关(例如，MN)能够偏置为导通，诸如用于指定的固定持续时间段。指定的固定持续时间能够由接通时间持续段控制电路建立，以便在轻负荷操作期间提高效率。在放电阶段的较晚部分C期间，正向偏置的二极管结构能够提供用于IL的低电阻电流路径。诸如基于指定的调整优先级，相应的循环(诸如图6示出的循环)能够被重复用于相应的输出节点，正如此处在别处的例子中讨论的。
图7A是模拟的电感电流的示意性示例，而图7B图示了电感器的第一端子的电压。图7A和图7B的图形能够在放电阶段期间获得，诸如对应于图5和图6的在轻负荷条件期间的示例。正如以上讨论的，在放电阶段的较早部分702，使用低侧开关(例如，MN)能够将电感器的第一端子的节点电压VX钳至基准电压(例如，接地或者零伏特)，诸如用于指定的持续时间。在放电阶段的较晚部分704期间，二极管结构能够正向偏置(例如，因为节点电压VX相对于基准电压能够为负)。
图8A是能够响应于用于图3和图5的比较器电路的相应比较器输入而获得的比较器电路输出的图形显示。比较器响应中的延迟能够用于建立诸如用于高侧开关的接通时间持续段，至少部分地使用比较器电路输出而控制高侧开关(例如，p-通道晶体管，当比较器输出是低的时其能够变得导通，并且当比较器输出是高的时能够被抑制导通)。
比较器的第一输入能够耦合至输出节点电压或者与输出节点电压(例如，VOUT监控器)成比例的电压。比较器的第二输入能够耦合至基准电压VREF，基准电压VREF诸如对应于目标或者名义输出电压。比较器电路能够包括指定的滞后，所述滞后能够至少部分地用以限制或者以其他方式建立由图3或者图5的SIMO转换器电路提供的输出电压的纹波。在一示例中，滞后窗口能够使用上阈值VTH和下阈值VTL来限定，诸如能够相对于基准电压VREF被指定。
例如，当VOUT<VTL时，高侧开关能够接通，这能够对电感器充电，这接着能够增加VOUT。当VOUT在T1穿过VTH时(例如，VOUT>VTH)，能够关闭高侧开关，诸如允许去耦电容器或者其他能量存储设备供给负荷。当VOUT在T2降至低于VTL时(例如，VOUT<VTL)，能够再次接通高侧开关，除非基于指定的调整优先级而被另一输出抢占。以这种方式，响应于改变负荷，能够调制高侧开关的切换频率和接通持续时间。例如，在更轻负荷下，切换频率能够较低，而高侧开关的接通持续时间的脉冲宽度能够较短。切换频率和纹波量值之间能够存在折衷。例如，如果能够容许较高纹波，则改变滞后以降低切换频率不仅能够提高效率而且还能够增加纹波。在另一示例中，在包括ULPSoCs的应用中，因为这种ULPSoC能够包括相对低的操作时钟率，所以能够容许更多纹波。
图8B是能够提供图8A的比较器电路输出的晶体管构造的示意图。在一示例中，晶体管MN1和MN2能够建立差动对，晶体管M1至M4能够建立比较器电路的有源负荷。M1和M2能够大小类似，M3和M4能够在面积上更大以便于比M1和M2提供更高的驱动强度，以便于提供滞后。
例如，当VOUT低于VREF时，大多数电流能够流过MN1，因而比较器输出OUT是低的。当VOUT增加时，M2被更强地偏置为导通。当VOUT大约等于VREF时，MN2的驱动大约等于MN1，但是M3比M1具有更高的驱动强度，因此MN2需要更多电流以下拉OUTB。这意味着VOUT必须比VREF超出一距离(该距离对应于图8A的VTH)，以驱动OUTB变低。类似地，VOUT必须比VREF小一距离(该距离对应于图8A的VTL)，以驱动OUT变低。
图9是相应测量的输出节点电压的示意性示例，该输出节点电压能够从图5示出的SIMO转换器电路获得。在图9中，y轴代表电压，而x轴代表时间。这种SIMO转换器电路能够配置为通过使用大约1V或更多的输入电压来生成约0.9VDC(例如，VOUT1)、约0.7VDC(例如，VOUT2)以及约0.4VDC(例如，VOUT3)的三个相应输出电压。
图10是0.9VDC转换器电路的测量的效率的示意性示例，诸如由图5所示的多输出SIMO转换器电路的输出所提供，标出了负荷电流。在图10中，y轴代表效率的百分比，而x轴代表负荷电流(例如，以微安为单元)。在该情况下，在1002处的效率接近约86％。
图11是根据实施例示出了驱动PDVS系统的SIMODC-DC转换器电路的执行的示意性框图。首先，与图11相关的讨论涉及总体系统体系结构和SIMO控制方案。其次，提供了为了降低电容器的尺寸的对滞后控制方案的说明。最后，关于交叉调整以及与SIMO体系结构相关的较高纹波，讨论了与SIMO电路结合的PDVS负荷。
SIMODC-DC转换器电路1100包括SIMO控制器1105以及一组输出节点1115A-C。PDVS电路1130包括PDVS控制器1131和PDVS块1132。PDVS电路1130包括多个PDVS块。PDVS电路1130操作性地耦合至SIMODC-DC转换器电路1100，其中PDVS电路1130具有一组操作块1132；这一组操作块中的每个操作块能够从一组供给电压轨道1117A-C中的一个供给电压轨道汲取功率。此外，所述一组输出节点中的每个输出节点唯一地与所述一组供给电压轨道中的一供给电压轨道相关。例如，输出节点1115A与电压轨道1117A相关，输出节点1115B与电压轨道1117B相关，而输出节点1115C与电压轨道1117C相关。
SIMODC-DC转换器电路1100能够包括第一比较器1112A和第二比较器1112B(图11还示出了第三比较器1112C)，其中当第一输出节点经历第一负荷时(例如，PDVS块1132)，第一比较器1112A能够接收第一偏置电流(标为“Ref0.9V”)并且产生控制信号1120A(控制信号标为1120A-D)，以从多个输出节点选择第一输出节点。类似地，当第一输出节点经历低于第一负荷的第二负荷时，第二比较器1112B还能够接收第二偏置电流(标为“Ref0.7V”)并且产生控制信号1120B，以从一组输出节点选择第一输出节点。第二偏置电流小于第一偏置电流。此外，当操作SIMODC-DC转换器电路时，第二比较器1112B的功耗能够小于第一比较器1112A的功耗。相比于当第一比较器1112A产生控制信号以选择第一输出节点时，当第二比较器1112B产生控制信号以选择第一输出节点时SIMODC-DC转换器电路1100的效率更高。
当第一比较器1112A产生控制信号以选择第一输出节点时，第二比较器1112B也能够放置于关闭模式，具有的功耗小于在操作模式期间的功耗。类似地，当第二比较器1112B产生控制信号以选择第一输出节点时，第一比较器1112A能够放置于关闭模式，具有的功耗小于在操作模式期间的功耗。在某些情况下，SIMODC-DC转换器电路1100和PDVS电路1130能够包括在集成电路(IC)内，其中SIMODC-DC转换器电路1100能够在一时间段内从一组输出节点中优先出单个输出节点，以指示在该时间段期间PDVS电路1130的一组操作块(例如，PDVS块1132)中哪个操作块连接至一组供给电压轨道中的哪个供给电压轨道。
SIMODC-DC转换器电路1100包括操作性地耦合至一组比较器1112A-1112C的一组开关S1-S3，其中这一组比较器1112A-1112C中的每个比较器唯一地与这一组开关S1-S3中的一开关相关。更具体来说，比较器112A与开关S1相关，比较器112B与开关S2相关，而比较器112C与开关S3相关。此外，所述一组比较器1112A-1112C中每个比较器与一组下滞后阈值中的一个下滞后阈值以及一组上滞后阈值中的一个上滞后阈值相关，并且所述一组比较器1112A-1112C中每个比较器能够基于滞后阈值产生具有宽度的脉冲，使得响应于该脉冲来控制唯一地相关联的开关。
此外，所述一组比较器1112A-1112C中的每个比较器接收一组偏置电流中的一偏置电流，以及来自用于该比较器1112A或者1112B或者1112C的输出节点的反馈信号，其中所述一组偏置电流中的至少一个偏置电流不同于该组偏置电流中的剩余偏置电流。所述一组比较器1112A-1112C和所述一组开关S1-S3能够基于(1)一组输出节点1115A-1115C中的每个输出节点的条件，以及(2)多个输出节点1115A-1115C中每个输出节点的相对优先级，从这一组输出节点1115A-1115C中共同选择一输出节点。
SIMODC-DC转换器电路1100包括SIMO控制器1105、(滞后)比较器1112A-1112C、降压DC-DC转换器1140，并且在供电轨道1117A-1117C提供了三个输出节点1115A-1115C。如上所述，PDVS电路1130包括PDVS控制器1131和PDVS块1132。比较器1112A-1112C、SIMO控制器1105和DC-DC降压转换器1140执行控制环路，以提供输出电压至输出节点1115A-1115C。SIMO控制器1105通过开关S1-S3引领电感电流(IL)至不同的供电轨道1117A-1117C。(滞后)比较器1112A-1112C比较每个供电轨道1117A-1117C与其基准电压并且提供了数字输出。(滞后)比较器1112A-1112C还控制所选择的比较器1112A-1112C的切换接通时间，此处将更详细描述。(滞后)比较器1112A-1112C控制每个供电轨道1117A-1117C的调整和切换。当在图11示出的系统中不需要特定供电轨道1117A-1117C时，能够禁用这些比较器1112A-1112C。在SIMO控制器1105处接收比较器1112A-1112C的数字输出以及来自PDVS控制器1130的优先级信号。这些信号被用以生成用于DC-DC降压转换器1140的控制信号，以及分配用于开关S1-S3的切换序列。来自PDVS控制器1131的优先级信号代表或者指示每个供电轨道1117A-1117C上的电流加载方案。SIMO控制器1105使用该优先级信号以设定切换优先权，并且向开关S1-S3分配最高和最低优先级。例如，如果0.9V的供电轨道被重加载，则为该供电轨道设定优先级，并且在0.9V比较器1112A输出变低的情况下，SIMO控制器1105开始引领电感电流IL进入0.9V的供电轨道。在所有三个轨道都重加载时，则该切换配置能够导致较高纹波或者交叉调整。但是，在PDVS电路1130中所有供电轨道不会同时被加载。结果，较高纹波典型地不期望在其他供电轨道上。此外，图11的系统允许SoC去耦各种电容，这能够节约系统等级体积和成本。
图11所示的PDVS-SIMO体系结构的设计目的涉及若干参数。首先，PDVS-SIMO体系结构应该能够支持具有小纹波的低尺寸电容。其次，PDVS-SIMO体系结构应该能够提供高效率。最终，PDVS-SIMO体系结构的静态功耗应该较小。图11提出的设计能够用于降低总体系统功率和成本。转换器1140的切换时间由比较器1112A-1112C控制，这有助于减少额外控制电路，这进而降低系统的静态功耗。两个方法能够用于降低转换器1140中的无源件的尺寸。第一，使用65nm高级工艺节点，其中小CMOS技术能够使得转换器1140的切换频率更快，这能够实现电感器和电容器的较低尺寸。第二，能够实施新的滞后控制方案，这能够进一步降低电容器的尺寸至nF范围。
图12示出了公知的控制方案，该方案生成用于DC-DC转换器的高侧(HS)切换控制，对应于图11的SIMO转换器电路的一部分。典型地，例如能够使用两个方法。在第一方法中，生成固定延迟，并且通过所述固定延迟来控制HS开关(MP)的接通时间。该延迟生成电感器中的电流IL，并且能进行HS切换，之后是低侧(LS)切换。HS控制确定了在每个周期中传递的能量的量。用于HS控制的第二方法使用了电感器L的电流感测，并且能够更期望用于较高输出功率切换转换器。但是，该方案会具有一些不精确以及较高能量开销，这使得其通常不适合于低能量低电压系统。此外，固定电感器L的电流涉及使用高电容值对电容器进行去耦以降低纹波。电感电流IL存储在电容器上(图11示出的)用于轻负荷的情况。这在电容器较小的情况下会引起较高纹波。
图13是根据实施例用于HS控制方案的电路的示意图。电路1300使用滞后比较器1305以控制HS开关。比较器1305的滞后和比较器1305的延迟设定了供电轨道上的纹波。当Vo降至低于滞后比较器的ThLO时，高侧晶体管Mp接通，其中ThHI和ThLO分别是比较器1305的较高和较低阈值，具有由ThHI-THLO给定的滞后。电感器L开始对输出轨道充电并且其电流开始斜升。一旦Vo越过ThHI，则禁用Mp并且电感电流IL开始放电至输出电容器。
图14A至图14H示出了各个DC-DC转换器电路的(高侧)HS控制电路的行为的示例。具体地，图14A和图14B是能够获得用于相应负荷电流的模拟的电感电流的示意性示例，诸如使用图11所示的SIMODC-DC转换器电路拓扑。如图14A所示，较高负荷电流(例如，10mA)增加峰值电感电流IL以及电感电流IL脉冲的持续时间。类似地，如图14B所示，较低负荷电流(例如，1mA)相应地降低了峰值电感电流IL以及电感电流IL脉冲的持续时间。
图14C是SIMODC-DC转换器电路拓扑的模拟的输出节点电压VOUT的示意性示例，诸如图11的示例示出的。图14D是能够提供至高侧(HS)p-通道晶体管的模拟的栅-源电压VGSMP的示意性示例，以便于获得图14C的示意性示例中示出的输出节点电压。如图14D所示，VGSMP较低时的持续时间对应于高侧开关(例如，MP)导通时的持续时间。
图14E是SIMODC-DC转换器电路拓扑的模拟的输出节点电压VOUT的示意性示例，诸如图11的示例示出的。图14F是能够提供至p-通道晶体管的模拟的栅-源电压VGSMP的示意性示例，以便于获得图14E示出的输出节点电压。图14C和图14D的示例示出了相对于图14E和图14F的示例更重的负荷条件。在图14E和图14F的轻负荷示例中，高侧开关的接通持续时间能够相对短于图14C和图14D的例子示例，而接通脉冲之间的持续时间能够更长。图14G类似于图8A并且图示了滞后阈值。图14H是DC-DC转换器电路的一部分的示意图。
以另一种方式来说，总之，图14A至图14H示出了在轻负荷条件下输出的电压升高很快，因为从输出电容器汲取的电流较低并且大多数电流用来对电容器充电。因此，比较器1405的滞后(正如可见于图14H)设定较低的电感电流IL并且确保较低的纹波。如果负荷电流增加，则输出电压的升高时间增加，结果Mp在较长时间段内接通(因为从输出汲取出较高的电流)。这增加了电感器L中的峰值电流IL。图14H的电路使其本身适应输出负荷。该方案使得供电轨道上的纹波较少地取决于输出电容器(未示出于图14A至图14H)。
图15示出了在不同的负荷下用于去耦电容器的不同值的纹波电压的模拟结果。绘制出的不同图形代表不同的负荷电流。纹波电压对于0.8VVDD和1.2VVin的样本值从30-60mV变化。输出电容器的4.3nF给出轨道上的大约5％纹波。该电容值显著小于DC-DC转换器中的供电轨道上使用的典型去耦电容器(μF范围)。在这些值处，电容能够易于集成在芯片上。电容的大部分能够来自于连接至这些供电轨道的核的寄生电容。
此处描述的HS控制方案能够支持高达50mA的负荷，并且能够在连续导通模式(CCM)和间断导通模式(DCM)下操作SIMO转换器电路。在轻负荷条件下，SIMO转换器电路进入DCM。HS接通时间被用来对电感充电。在LS控制周期之后电感电流IL降至零。但是，由于轻负荷条件，Vo比LS周期晚降至低于ThLO。一旦Vo降至低于ThLO，HS控制方案再次开始。在轻负荷下在DCM中操作有助于实现可接受的效率以及受控的纹波。在高负荷条件下，SIMO转换器电路在CCM中操作。在高负荷条件下，Vo在电感电流降至零之前降至低于ThLO，因此连续导通。在CCM中操作有助于将目标指向SIMO转换器电路的重负荷条件。图16示出了分别在轻负荷以及重负荷条件下输出电压以及电感电流的模拟结果。图16A示出了在0.4mA的负荷电流下的输出电压以及电感电流的模拟结果。图16B示出了在40mA的负荷电流下的输出电压以及电感电流的模拟结果。图16A至图16B的结果示出了SIMO转换器电路在高负荷条件(图16B)工作于CCM下以及在轻负荷条件(图16A)下操作于DCM下。
HS电路的静态功耗由比较器(如，图11中的比较器1112A-1112C)的功耗指示。通过降低比较器静态电流，能够节约更多功率。但是，比较器的性能还控制供电轨道上的可见的纹波量。例如，如果比较器具有较高延迟(较低功率)，那么比较器对输出电压改变的响应将变慢，这将导致提高的纹波。图17A示出了纹波和SIMO比较器静态电流的变化的示例。纹波随着增加的静态电流而减小。在25μΑ的比较器电流之后纹波变得恒定。在该点之后，比较器以及输出电容器的滞后控制纹波的量。在图17A的示例中，选择25μΑ的静态电流用于0.9V的比较器和0.7V的供电轨道，并且两个比较器用于0.4V的供电轨道。一个比较器具有3μΑ的静态电流，同时其他比较器具有100nΑ的静态电流。这样做是为了降低用于低功率模式的转换器的静态功耗，在低功率模式下PDVS系统中所有的核都能够连接至0.4V。能够禁用其他两个转换器，而0.4V的轨道将供给具有较高纹波的VDD。
比较器的滞后还用于确定峰值电感电流，峰值电感电流用于确定特别是在轻负荷条件下SIMO转换器的总体效率。在较高值的电感电流中，导通损耗增加因而降低效率，而在较低值的电感电流中，切换损耗将降低效率。通过比较器中的滞后来控制电感电流。在高负荷条件下，当SIMO转换器在连续导通模式下操作时，通过负荷电流来管理损耗。SIMO比较器和输出电容器还影响SIMO转换器的瞬时行为。图17B示出了当输出负荷在10ns中从100μΑ改变至10mA时SIMO比较器的条件的示例。如图17B所示，SIMO转换器能够继续调整甚至用于负荷条件发生快速改变。但是，由于输出电容器的较小尺寸，输出负荷至高负荷(诸如40-50mA)的锐变会导致输出轨道上的过冲和下冲。在这种条件下，SIMO转换器使用几个μs来恢复。发生这种情况是因为在非常短的时间内转换器从DCM降至CCM，这能够导致建立较高的电感电流并且能够引起较高纹波。但是，如果负荷缓慢改变，那么在供电轨道上看不到较高纹波。
图18A至图18D根据实施例示出了单独的SIMODC-DC转换器电路的低侧(LS)控制。通常，图18A至图18D示出了执行低侧控制以在固定时间内保持LS开关。对于剩余时间，LS作为二极管而导通。利用低阈值电压(LVT)设备来实施LS开关。结果，二极管对显著损耗没有贡献。用于LS控制的公知方案执行零检测比较器。对于轻负荷条件以及较低电感电流，用于零检测比较器的性能非常高。对于较高性能，比较器中的静态电流变得较高，这在转换器的DC功耗上增加了显著开销。对于LS实施固定延迟接通时间的方案将消除该开销，效率上有较小害处。图18A类似于图7A，图18B类似于图7B，而图18C类似于图6。图18D是SIMODC-DC转换器电路的一部分的示意图。
图19是根据实施例的SIMO控制器的电路图。在图19中，SIMO控制器1905可操作地耦合至三个比较器1912A-1912C。当三个(滞后)比较器1912A-1912C中的任何一个输出升高时能够进行HS控制。在该时间禁用LS。一旦禁用HS，LS接通达给定脉冲宽度(如图18所示)。开关S1-S3是SIMO开关，用于此处从图11重新汲取的0.9V、0.7V以及0.4V的轨道。在c1和c2以及对应的S1和S2之间选择优先级选择。例如，如果0.7V的轨道具有较高优先级，那么c2连接至p1并且c1连接至p2。类似地，b1连接至S2并且b2连接至S1。在任何给定时间，S1、S2以及S3中仅一个开关接通。优先级选择在选择特定开关方面起作用。如果多于一个供电轨道低于其ThLO，那么对应于该供电轨道的具有较高优先级的开关接通。较高的优先级分配至具有较高负荷的轨道。该设计很好地适合于PDVS系统。如果一个供电轨道被重加载，那么其他供电轨道将在PDVS中轻加载。此外，因为负荷信息在PDVS电路中已知(通过集合器开关连接)，所以能够正确地分配优先级。
在该方案中，具有较高负荷的供电轨道首先获取服务，这防止供电轨道具有较高纹波。具有较低负荷的供电轨道缓慢放电并且同时能够被服务。当在供电轨道之中负荷差变得太大时，SIMO控制器1905能够承受较高的交叉调整。这发生在CCM操作模式中。如果一个供电轨道被重加载，例如40-50mA电流，而其他轨道被轻加载，例如10-100μΑ电流，那么轻加载的供电轨道能够充电，因为较高的电流存在于电感器中。克服该限制的一个方法是缩短电感器的两个终端，这导致能量损失。因此，额外电流转储在具有最低优先级的0.4V轨道上。在电压变得较高的情况下，能够使用压钳控制0.4V的供电轨道上的电压。
图20A至图20B示出了针对输出供电轨道上的不同方案分配负荷电流。图20A示出了当大多数核连接至0.9V的轨道时的情况，图20B示出了当大多数核连接至0.7V的供电轨道的情况。图20A至图20B提供的视角是：如果一个VDD供电轨道是重加载的(当大多数核连接至该VDD的情况)，其他VDD供电轨道是轻加载的。这是PDVS电路的独特特征，该特征能够用于SIMO转换器设计的优势。该特征能够用于解决SIMO转换器中交叉调整的问题。当一个供电轨道的负荷电流改变导致另一供电轨道的输出电压改变时，通常在CCM下操作的SIMO转换器中出现交叉调整。发生这种情况主要是由于瞬间位于系统中的供电轨道上的负荷。通常，SIMO转换器被过度设计，以解决最坏情况的负荷瞬态，从而解决交叉调整。对于在执行PDVS的系统中明确定义的加载配置，负荷瞬态典型地提前已知。还通常已知的是，在任何时间点，三个供电轨道中的哪个将被重加载以及哪个被轻加载。通过详细查看在给定时间连接至给定供电轨道的核的数量(或者核的类型)，能够易于获得该信息，因为信息已经已知或者需要信息来在PDVS中配置集合器开关(见图2)。这种信息使用在SIMO转换器设计中，以设定切换供电轨道的优先级。例如，在某些情况下，如果SIMO设计成提供0.9V、0.7V以及0.4V的供电轨道并且0.9V的供电轨道是重加载，那么0.9V的轨道设定成优先。在这种情况下，首先调整0.9V的供电轨道，随后调整0.7V以及0.4V的轨道。如果加载信息未知，则不能够正确地设定优先权并且较高的交叉调整能够见于供电轨道。为了维持供电轨道在指定误差内，通常使用较高值的电容器，电容在μΡ范围内。但是，此处，SIMO转换器电路能够连同PDVS电路一起使用，以显著降低使用在所建议的SIMO转换器中的去耦电容器的值。
在PDVS电路中，由于DVS控制，负荷的突然改变是确定的。如果多数核从0.9V的轨道切换至0.7V的轨道，PDVS控制器将经由信号向SIMO转换器指示这种切换，这将优选0.7V的轨道。前馈信息能够用于动态地重新分配优先级，优先级将控制由于突然的负荷过渡导致的交叉调整。这消除了同样会在轻负荷条件下降低效率的复杂反馈方案。
图21A是根据指定的输出调整优先级的测量的输出节点电压的示意性示例，诸如能够从图11所示的SIMODC-DC转换器电路1100获得。这种SIMODC-DC转换器电路能够配置为诸如使用约1V或更多的输入电压，生成约0.9VDC(例如，VOUT1)、约0.7VDC(例如，VOUT2)和约0.4VDC(例如，VOUT3)的三个相应输出电压。
图21B是根据不同的第二输出调整优先级的测量的输出节点电压的示意性示例，诸如能够从图11所示的SIMODC-DC转换器1100电路获得。这种SIMODC-DC转换器电路能够配置为诸如使用约1V或更多的输入电压，生成约0.9VDC(例如，VOUT1)、约0.7VDC(例如，VOUT2)和约0.4VDC(例如，VOUT3)的三个相应输出电压。
交叉调整(其能够指代一个供电轨道上的由于另一供电轨道上的负荷的突然改变而增加的纹波)能够是多输出调整电路的主要问题。一般认为，使用DVS电路，负荷的改变是能够确定的。例如，如果相应的块诸如响应于DVS控制器电路而从使用0.9VDC供电轨道切换至使用0.7VDC供电轨道，则供电调整器控制器电路能够相应地调节输出调整优先级，以使0.7VDC输出优先，或者甚至忽略或者停止0.9VDC输出。在图21A的示意性示例中，0.9VDC输出比0.7VDC轨道处于相对较低调整优先级。因为输出调整优先级的不同，在2102，0.9VDC轨道能够显著降压，诸如提供纹波，所述纹波在量值上比图21B所示的对应输出大30mV，其中0.9VDC轨道分配为限制纹波至小于大约40mV。因此，基于负荷来为不同输出轨道恰当分配优先级能够有助于降低纹波效应。在图21A和图21B中，竖直比例尺大约为每格l00mV。
相比于图22B的示例，图22A是在重负荷下测量的输出节点电压的示意性示例，诸如能够从图11所示的SIMODC-DC转换器电路1100获得的。这种转换器电路能够配置为诸如使用大约1V或更多的输入电压生成约0.9VDC(例如，VOUT1)、约0.7VDC(例如，VOUT2)和约0.4VDC(例如，VOUT3)的三个相应输出电压。图22A的示例的重负荷包括在0.9VDC输出上的大约10mA，在0.7VDC输出上的大约1mA，以及在0.4VDC输出上的大约1mA的相应的输出电流。在该示例中，转换器电路的效率为86％，具有测量到的大约40mV或者更少的纹波。
相比于图22A的示例，图22B是在轻至中等负荷下测量的输出节点电压的示意性示例，诸如能够从图11所示的SIMODC-DC转换器电路1100获得的。这种转换器电路能够配置为诸如使用大约1V或更多的输入电压生成约0.9VDC(例如，VOUT1)、约0.7VDC(例如，VOUT2)和约0.4VDC(例如，VOUT3)的三个相应输出电压。图22B的示例的轻至中等负荷包括在0.9VDC输出上的大约10mA，在0.7VDC输出上的大约100μΑ，以及在0.4VDC输出上的大约100μΑ的相应输出电流。在该示例中，转换器电路的效率为86％，并且在区域2202中，转换器电路能够提供足够的电感电流IL转储，以维持0.4VDC轨道在高于0.4VDC的水平上(例如，为了避免重新设定条件)。图21A至图21B以及图22A至图22B一起示出了高负荷效率为86％而低负荷效率为62％。
图23A是0.9VDC转换器电路的测量的效率的示意性示例，诸如能够从图11所示的SIMODC-DC转换器电路1100获得的，例如能够独立操作，或者伴随多输出配置中的其他输出而操作。在独立式配置中，0.9VDC输出(轨道)的峰值效率能够为约88％。利用SIMO配置中的0.9VDC输出(或者轨道)上的负荷电流对效率进行测量，其中在0.7V以及0.4V的轨道上负荷为100μΑ。
图23B是0.7VDC转换器电路的测量的效率的示意性示例，诸如能够从图11所示的SIMODC-DC转换器电路1100获得的，诸如能够独立操作，或者伴随多输出配置中的其他输出而操作。在独立式配置中，0.7VDC输出(轨道)的峰值效率能够为约82％。利用SIMO配置中的0.7VDC输出(或者轨道)上的负荷电流对效率进行测量，其中在0.9V以及0.4V的轨道上负荷为100μΑ。
图23C大致图示了0.4VDC转换器电路的测量的效率的示意性示例，诸如能够从图11所示的SIMODC-DC转换器电路1100获得的，诸如能够独立操作，或者伴随多输出配置中的其他输出而操作。在独立式构造中，0.4VDC输出(轨道)的峰值效率能够为约61％。利用SIMO配置中的0.4VDC输出(或者轨道)上的负荷电流对效率进行测量，其中在0.9V以及0.7V的轨道上负荷为100μΑ。
图23D大致图示了0.4VDC转换器电路的测量的效率的示意性示例，诸如能够从图11所示的SIMODC-DC转换器电路1100获得，但是具有低静态电流比较器以及高静态电流比较器。在图23D的示例中，使用消耗约3μΑ的比较器电路，0.4VDC转换器电路的峰值效率能够为约68％。使用消耗约100纳安(nA)的比较器电路，0.4VDC转换器电路的峰值效率能够为约61％。因此，测量了在低和高静态电流模式下操作的0.4VDC输出(或者轨道)的效率，而禁用0.9V以及0.7V的轨道。
图24是能够包括图11所示的SIMODC-DC转换器电路1100的至少一部分的集成电路的模具缩影。这种电路能够包括开关以及片上去耦电容器，诸如使用65nmCMOS工艺节点来制备。忽略片外电感，转换器电路的总面积为大约1mm×2mm。使用NMOS电容器实现用于该设计的电容器。对于0.9V和0.7V的轨道来说，电容的值为4.3nF，而对于0.4V的轨道来说，电容的值为2.3nF。因为栅氧化物渗漏，电容促成～1μΑ的备用电流。转换器的总面积为2mm2。控制电路的面积为0.03mm2。
图25是图示出根据实施例使用一个或多个转换器电路用于调整输出电压的方法的流程图。在2502，能够将第一输出节点的电压与第一输出节点基准比较，诸如使用图3、5、8A、8B或者11的示例中示出的以及描述的比较器电路。类似地，在2504，能够将第二输出节点的电压与第二输出节点基准比较，诸如使用第二比较器电路。在2506，诸如基于指定的输出调整优先级，能够将第一或者第二比较器的输出中的一个耦合至第一开关。
在2508，第一输入节点能够耦合至电感器的第一端子，诸如响应于在第一开关的控制输入处提供的信号而使用第一开关。在2510，电感器的第二端子能够耦合至第一输出节点或者第二输出节点中的一个(诸如基于指定的输出调整优先级)。在一示例中，第一比较器电路或者第二比较器电路中一个或多个能够包括指定的相应的阈值，以至少部分地提供指定的相应的滞后，诸如图8A或8B以及在别处的示例中的相关讨论。
期望的是，此处描述的一些方法和装置能够通过软件(存储在存储器中并且在硬件中实施)、硬件或者它们的组合执行。例如，手机上的控制软件能够通过这种软件和/或硬件执行。硬件模块可以包括例如通用处理器、现场可编程门阵列(FPGA)和/或专用集成电路(ASIC)。软件模块(在硬件上实施)能够用各种软件语言(例如，计算机代码)表达，包括C、C++，JavaTM、Ruby、VisualBasicTM以及其他面向对象的、程序性的或者其他编程语言以及开发工具。计算机代码的示例包括但不限于微代码或者微指令、机器指令(诸如通过编译器产生的)、用以产生网络服务的代码，以及包含通过使用解释器的计算机实施的高级指令的文件。计算机代码的额外示例包括但不限于控制信号、加密代码以及压缩代码。
此处描述的一些实施例涉及具有非瞬时性计算机可读介质(还能够称为非瞬时性处理器可读介质)的计算机存储产品，其上具有用于执行各种计算机实施的操作的指令或者计算机代码。计算机可读介质(或者处理器可读介质)是非瞬时性的，就这个意思而言，其不包括瞬时传播信号本身(例如，承载传输介质上的信息的传播电磁波，诸如空间或者线缆)。介质以及计算机代码(还能够称为代码)可以设计成以及构建用于具体目的。非瞬时性计算机可读介质的示例包括但不限于：磁存储介质，诸如硬盘、软盘以及磁带；光学存储介质，诸如压缩盘/数字视频盘(CD/DVD)、只读压缩盘存储器(CD-ROM)以及全息设备；磁光存储介质，诸如光盘；载波信号处理模块；以及特别构造为存储和实施程序代码的硬件设备，诸如专用集成电路(ASIC)、可编程逻辑器件(PLD)、只读存储器(ROM)和随机存取存储器(RAM)设备。
尽管上文已经描述了各种实施例，但是应该理解的是，它们仅以举例方式呈现而不是限制性的。其中上文描述的方法以及步骤指示以特定顺序发生的特定情况，特定步骤的顺序可以修改。此外，当可能时，特定步骤可以在并行处理中同时执行，以及如上述顺序执行。虽然已经描述了具有特定特征和/或部件的组合的各种实施例，但是其他实施例是可行的，具有此处描述的实施例的任何特征和/或部件的任何组合或者子组合。
例如，尽管在手机的环境下讨论了此处描述的许多实施例，但是能够使用其他类型的具有商用无线电的移动通信设备，诸如，例如具有无线通信能力的智能手机以及平板。类似地，尽管在发送以及接收数据包的内容中讨论了此处描述的许多实施例，但是任何类型的数据单元可以适用，包括数据元以及数据帧，这取决于适用的通信标准。

Claims (20)

1.一种装置，包括：
单电感多输出(SIMO)DC-DC转换器电路，所述SIMODC-DC转换器电路具有多个输出节点；以及
全景动态电压缩放(PDVS)电路，其操作性地耦合至所述SIMODC-DC转换器电路，所述PDVS电路具有多个操作块，所述多个操作块中的每个操作块从多个供给电压轨道中的一个供给电压轨道汲取功率，所述多个输出节点中的每个输出节点唯一地与所述多个供给电压轨道中的一供给电压轨道相关联。
2.根据权利要求1所述的装置，其中：
所述SIMODC-DC转换器电路包括第一比较器和第二比较器，所述第一比较器被配置为，当第一输出节点经历第一负荷时接收第一偏置电流并且产生一控制信号以从所述多个输出节点中选择所述第一输出节点，所述第二比较器被配置为，当第一输出节点经历低于所述第一负荷的第二负荷时接收第二偏置电流并且产生一控制信号以从所述多个输出节点中选择所述第一输出节点，
当操作所述SIMODC-DC转换器电路时，所述第二偏置电流小于所述第一偏置电流，所述第二比较器的功耗小于所述第一比较器的功耗，
相比于当所述第一比较器产生控制信号以选择所述第一输出节点时，当所述第二比较器产生控制信号以选择所述第一输出节点时所述SIMODC-DC转换器的效率更高，
当所述第一比较器产生控制信号以选择所述第一输出节点时，所述第二比较器被配置为处于关闭模式，具有的功耗小于在操作模式期间的功耗，
当所述第二比较器产生控制信号以选择所述第一输出节点时，所述第一比较器被配置为处于关闭模式，具有的功耗小于在操作模式期间的功耗。
3.根据权利要求1所述的装置，其中，所述SIMODC-DC转换器电路和所述PDVS电路包括在集成电路(IC)内，所述SIMODC-DC转换器电路被配置为，基于在一时间段期间所述PDVS电路的所述多个操作块中的哪些操作块连接至所述多个供给电压轨道中的哪些供给电压轨道，在所述时间段内从所述多个输出节点中优先出单个输出节点。
4.根据权利要求1所述的装置，其中：
所述SIMODC-DC转换器电路包括第一比较器和第二比较器，所述第一比较器被配置为接收第一偏置电流并且产生用于所述多个输出节点中的第一输出节点的控制信号，所述第二比较器被配置为接收第二偏置电流并且产生用于所述多个输出节点中的第二输出节点的控制信号，
当操作所述SIMODC-DC转换器电路时，所述第二偏置电流小于所述第一偏置电流，用于所述第二输出节点的输出电压小于用于所述第一输出节点的输出电压，所述第二比较器的功耗小于所述第一比较器的功耗。
5.根据权利要求1所述的装置，其中：
所述SIMODC-DC转换器电路包括多个比较器以及操作性地耦合至所述多个比较器的多个开关，所述多个比较器中的每个比较器唯一地与所述多个开关中的一开关相关联，所述多个开关中的每个开关与所述多个输出节点中的一输出节点相关联，所述多个比较器共同被配置为发送控制信号以控制所述多个开关中的每个开关，使得基于控制信号将电流发送至所述多个输出节点中的每个输出节点，
所述多个比较器中的每个比较器唯一地与多个偏置电流中的一偏置电流相关联，所述多个偏置电流中的至少一个偏置电流不同于所述多个偏置电流中的剩余偏置电流，
所述多个比较器和所述多个开关共同被配置为调整所述多个输出节点中的每个输出节点上的电压。
6.根据权利要求1所述的装置，其中：
所述SIMODC-DC转换器电路包括多个比较器以及操作性地耦合至所述多个比较器的多个开关，
所述多个比较器中的每个比较器被配置为接收多个偏置电流中的一偏置电流并且从用于该比较器的输出节点接收反馈信号，所述多个偏置电流中的至少一个偏置电流不同于所述多个偏置电流中的剩余偏置电流，
所述多个比较器和所述多个开关共同被配置为基于(1)所述多个输出节点中的每个输出节点的条件，以及(2)所述多个输出节点中的每个输出节点的相对优先级，从所述多个输出节点中选择一输出节点。
7.根据权利要求1所述的装置，其中：
所述SIMODC-DC转换器电路包括多个比较器以及操作性地耦合至所述多个比较器的多个开关，所述多个比较器中的每个比较器唯一地与所述多个开关中的一开关相关联，
所述多个比较器中的每个比较器与多个下滞后阈值中的一下滞后阈值以及多个上滞后阈值中的一上滞后阈值相关联，
所述多个比较器中的每个比较器被配置为基于所述滞后阈值产生具有宽度的脉冲，使得响应于该脉冲来控制唯一地关联的开关。
8.根据权利要求1所述的装置，其中：
所述SIMODC-DC转换器电路包括多个比较器以及操作性地耦合至所述多个比较器的多个开关，所述多个比较器被配置为基于，在一时间段期间所述PDVS电路的所述多个操作块中的哪些操作块连接至所述多个供给电压轨道中的哪些供给电压轨道，在所述时间段内从所述多个输出节点中优先出单个输出节点，
所述多个比较器和所述多个开关共同被配置为将用于所述多个输出节点中的每个输出节点的输出电压的纹波限制在预限定范围内，用于所述单个输出节点的输出电压的纹波小于用于每个剩余输出节点的输出电压的纹波。
9.一种装置，包括：
单电感多输出(SIMO)转换器电路，其具有多个输出节点、多个比较器以及操作性地耦合至所述多个比较器的多个开关，
所述多个比较器和所述多个开关共同限定了基于滞后的输出，以控制多个输出节点，所述多个比较器中的每个比较器唯一地与所述多个输出节点中的一输出节点相关联，所述多个输出节点中的每个输出节点唯一地与多个电路块中的一电路块相关联。
10.根据权利要求9所述的装置，进一步包括：
所述多个比较器包括第一比较器和第二比较器，所述第一比较器被配置为，当第一输出节点经历第一负荷时接收第一偏置电流并且产生控制信号以从所述多个输出节点中选择所述第一输出节点，所述第二比较器被配置为，当第一输出节点经历低于所述第一负荷的第二负荷时接收第二偏置电流并且产生控制信号以从所述多个输出节点中选择所述第一输出节点，
当操作所述SIMO转换器电路时，所述第二偏置电流小于所述第一偏置电流，所述第二比较器的功耗小于所述第一比较器的功耗，
相比于当所述第一比较器产生控制信号以选择所述第一输出节点时，当所述第二比较器产生控制信号以选择所述第一输出节点时所述SIMO转换器的效率更高，
当所述第一比较器产生控制信号以选择所述第一输出节点时，所述第二比较器被配置为处于关闭模式，具有的功耗小于在操作模式期间的功耗，
当所述第二比较器产生控制信号以选择所述第一输出节点时，所述第一比较器被配置为处于关闭模式，具有的功耗小于在操作模式期间的功耗。
11.根据权利要求9所述的装置，其中：
所述多个比较器中的每个比较器唯一地与多个偏置电流中的一偏置电流相关联，所述多个偏置电流中的每个偏置电流不同于多个偏置电流中的剩余偏置电流，
所述多个比较器和所述多个开关共同被配置为基于(1)所述多个输出节点中的每个输出节点的条件，以及(2)所述多个输出节点中的每个输出节点的相对优先级，从所述多个输出节点选择一输出节点。
12.根据权利要求9所述的装置，其中：
所述多个比较器中的每个比较器被配置为接收多个偏置电流中的一偏置电流并且从用于该比较器的输出节点接收反馈信号，所述多个偏置电流中的每个偏置电流不同于所述多个偏置电流中的剩余偏置电流，
所述多个比较器和所述多个开关共同被配置为基于(1)所述多个输出节点中的每个输出节点的条件，以及(2)所述多个输出节点中的每个输出节点的相对优先级，从所述多个输出节点选择一输出节点。
13.根据权利要求9所述的装置，其中：
所述多个比较器中的每个比较器与多个下滞后阈值中的一下滞后阈值以及多个上滞后阈值中的一上滞后阈值相关联，
至少一个下滞后阈值不同于所述多个下滞后阈值中的剩余下滞后阈值，至少一个上滞后阈值不同于所述多个上滞后阈值中的剩余上滞后阈值。
14.根据权利要求9所述的装置，其中：
所述多个比较器和所述多个开关共同被配置为在预限定范围内限制用于所述多个输出节点的输出电压的纹波。
15.根据权利要求9所述的装置，其中：
所述SIMO转换器电路以及多个电容器包括在集成电路(IC)内，所述多个输出节点中的每个输出节点唯一地与所述多个电容器中的一电容器相关联，
所述多个比较器和所述多个开关共同被配置为在预限定范围内限制用于所述多个输出节点的输出电压的纹波，
所述多个电容器中的每个电容器的尺寸小于用于SIMO转换器电路的不具有基于滞后的输出的电容器的尺寸。
16.一种装置，包括：
单电感多输出(SIMO)转换器电路，所述SIMO转换器电路具有多个输出节点以及一电感器；以及
多个电路块，所述多个电路块中的每个电路块耦合至所述多个输出节点，
所述SIMO转换器电路被配置为操作于多个时间段，所述SIMO转换器电路被配置为，为所述多个时间段中的每个时间段从所述多个输出节点中优先出单个输出节点，使得优先出的单个输出节点在剩余输出节点之前从电感器接收电流。
17.根据权利要求16所述的装置，其中：
所述多个电路块包括在全景动态电压缩放(PDVS)电路内，
所述SIMO转换器块包括多个比较器，所述多个比较器具有第一比较器和第二比较器，所述第一比较器被配置为，当第一输出节点经历与所述PDVS电路相关联的第一负荷时接收第一偏置电流并且产生一控制信号以从所述多个输出节点中选择第一输出节点，所述第二比较器被配置为，当所述第二输出节点经历低于所述第一负荷的、与所述PDVS电路相关联的第二负荷时接收第二偏置电流并且产生一控制信号以从所述多个输出节点中选择第一输出节点，
当操作所述SIMO转换器电路时，所述第二偏置电流小于所述第一偏置电流，所述第二比较器的功耗小于所述第一比较器的功耗，
相比于当所述第一比较器产生控制信号以选择所述第一输出节点时，当所述第二比较器产生控制信号以选择所述第一输出节点时所述SIMO转换器的效率更高，
当所述第一比较器产生控制信号以选择所述第一输出节点时，所述第二比较器被配置为处于关闭模式，具有的功耗小于在操作模式期间的功耗，
当所述第二比较器产生控制信号以选择所述第一输出节点时，所述第一比较器被配置为处于关闭模式，具有的功耗小于在操作模式期间的功耗。
18.根据权利要求16所述的装置，其中：
所述SIMO转换器电路包括多个电容器，所述多个电容器中的每个电容器唯一地与所述多个输出节点中的一输出节点相关联，
所述SIMO转换器电路和所述多个电路块包括在集成电路(IC)内，
所述SIMO转换器电路被配置为在一时间段内激活所述多个输出节点中的单个输出节点，从而激活唯一地与该单个输出节点相关联的电路块，以在该时间段内调整所述IC内的电压。
19.根据权利要求16所述的装置，其中：
所述SIMO转换器电路包括多个比较器以及操作性地耦合至所述多个比较器的多个开关，
所述多个比较器中的每个比较器唯一地与多个偏置电流中的一偏置电流相关联，所述多个偏置电流中的每个偏置电流不同于所述多个偏置电流中的剩余偏置电流，
所述多个比较器和所述多个开关共同被配置为基于操作性地耦合至所述多个电路块的负荷的电流，从所述多个输出节点选择一输出节点。
20.根据权利要求16所述的装置，其中：
所述SIMO转换器电路包括多个比较器以及操作性地耦合至所述多个比较器的多个开关，
所述多个比较器和所述多个开关共同被配置为在预限定范围内限制用于所述多个输出节点的输出电压的纹波。
CN201480015411.6A 2013-03-14 2014-03-14 用于simo dc-dc转换器的方法及装置 Pending CN105453398A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361783121P 2013-03-14 2013-03-14
US61/783,121 2013-03-14
PCT/US2014/028442 WO2014152967A2 (en) 2013-03-14 2014-03-14 Methods and apparatus for a single inductor multiple output (simo) dc-dc converter circuit

Publications (1)

Publication Number Publication Date
CN105453398A true CN105453398A (zh) 2016-03-30

Family

ID=51568656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480015411.6A Pending CN105453398A (zh) 2013-03-14 2014-03-14 用于simo dc-dc转换器的方法及装置

Country Status (7)

Country Link
US (2) US9698685B2 (zh)
EP (1) EP2973963A4 (zh)
JP (2) JP6244005B2 (zh)
KR (1) KR101829519B1 (zh)
CN (1) CN105453398A (zh)
HK (1) HK1220553A1 (zh)
WO (1) WO2014152967A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109039025A (zh) * 2018-08-31 2018-12-18 北京比特大陆科技有限公司 数据处理电路、方法及计算设备
CN109154854A (zh) * 2016-05-23 2019-01-04 高通股份有限公司 基于共享调节器当前供电电压来降低功耗且改善性能的系统和方法
CN115036904A (zh) * 2022-08-10 2022-09-09 深圳市联宇科技有限公司 一种用供电脉冲控制的物联网电源模块

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2973963A4 (en) 2013-03-14 2017-07-12 University of Virginia Patent Foundation d/b/a University of Virginia Licensing & Ventures Group Methods and apparatus for a single inductor multiple output (simo) dc-dc converter circuit
CN103701307B (zh) * 2013-12-31 2016-03-30 成都芯源系统有限公司 单电感多输出降压变换器及其控制电路和控制方法
US9882472B2 (en) * 2014-09-25 2018-01-30 Intel Corporation Techniques for power supply topologies with capacitance management to reduce power loss associated with charging and discharging when cycling between power states
JP6245187B2 (ja) * 2015-02-02 2017-12-13 株式会社村田製作所 パワーインダクタの評価装置、及び、パワーインダクタの評価プログラム
US10234932B2 (en) * 2015-07-22 2019-03-19 Futurewei Technologies, Inc. Method and apparatus for a multiple-processor system
US9941790B2 (en) 2015-08-19 2018-04-10 Qualcomm Incorporated DC-to-DC converter
US10137788B2 (en) * 2015-09-16 2018-11-27 General Electric Company Power electronic device and method
CN106787716B (zh) * 2015-11-25 2020-09-15 恩智浦美国有限公司 单电感器多输出dc-dc转换器
US20170177068A1 (en) * 2015-12-17 2017-06-22 Intel Corporation Systems, methods and devices for standby power savings
US9755518B2 (en) * 2016-02-05 2017-09-05 Qualcomm Incorporated Current measurments in switching regulators
US9692296B1 (en) * 2016-02-12 2017-06-27 Texas Instruments Incorporated Single-input-multiple-output (SIMO) DC-DC converters and SIMO DC-DC converter control circuits
US9990022B2 (en) * 2016-06-30 2018-06-05 Qualcomm Incorporated Adaptive power multiplexing with a power distribution network
TWI607623B (zh) * 2016-10-07 2017-12-01 新唐科技股份有限公司 切換式電容型直流轉直流轉換器及其控制方法
KR20180048076A (ko) * 2016-11-02 2018-05-10 삼성전자주식회사 전원 변조기 및 이를 포함하는 통신 장치
US9973285B1 (en) * 2016-11-16 2018-05-15 Silicon Laboratories Inc. Frequency shaping noise in a DC-DC converter using pulse pairing
JP6774312B2 (ja) * 2016-11-21 2020-10-21 株式会社東芝 電源装置、電源システム、センサシステムおよび方法
CN110546847A (zh) * 2017-03-07 2019-12-06 伏特技术有限公司 具有电压调节装置的电池
US10317968B2 (en) * 2017-03-28 2019-06-11 Qualcomm Incorporated Power multiplexing with an active load
WO2018223100A1 (en) 2017-06-01 2018-12-06 University Of Virginia Patent Foundation System on a chip with customized data flow architecture
TWI645277B (zh) * 2017-06-19 2018-12-21 瑞昱半導體股份有限公司 封包追蹤電源供應調控器
US10128857B1 (en) 2018-01-22 2018-11-13 Silicon Laboratories Inc. System, apparatus and method for programmably controlling generation of a notch at a radio frequency using arbitrary pulse pairing
KR102031009B1 (ko) * 2018-04-23 2019-11-08 성균관대학교산학협력단 직류-직류 벅 컨버터
DK180754B1 (en) 2018-05-25 2022-02-24 Kk Wind Solutions As Wind turbine converter with integrated battery storage
DE102018211483A1 (de) 2018-07-11 2020-01-16 Dialog Semiconductor (Uk) Limited Leistungswandler mit einzelnem Induktor und mehreren Ausgängen mit Überlastungssteuerung
US11190100B2 (en) * 2018-07-11 2021-11-30 Maxim Integrated Products, Inc. Charging device
KR102577748B1 (ko) 2018-11-29 2023-09-14 에스케이하이닉스 주식회사 전원 제어 회로 및 이를 이용하는 반도체 장치
KR20200112287A (ko) 2019-03-21 2020-10-05 삼성전자주식회사 스위칭 레귤레이터 및 이를 포함하는 전자 장치
US10622900B1 (en) * 2019-06-20 2020-04-14 BravoTek Electronics Co., Ltd. Single-inductor multiple-output DC-DC converter
KR20210015333A (ko) 2019-08-01 2021-02-10 삼성전자주식회사 복수의 전압 레귤레이터들을 포함하는 전자 시스템
US11515786B2 (en) * 2019-08-28 2022-11-29 Qualcomm Incorporated Techniques for current sensing for single-inductor multiple-output (SIMO) regulators
US11228244B2 (en) 2019-09-25 2022-01-18 Dialog Semiconductor (Uk) Limited Power converter supporting multiple high dl/dt loads
US11323034B2 (en) * 2020-03-03 2022-05-03 Himax Technologies Limited Voltage generating circuit with timing skipping control
JP7189191B2 (ja) * 2020-10-26 2022-12-13 矢崎総業株式会社 電源制御装置
JP2022088782A (ja) * 2020-12-03 2022-06-15 矢崎総業株式会社 電圧変換装置
EP4047799A1 (en) * 2021-02-23 2022-08-24 Nxp B.V. Control method and controller for simo switching converters
WO2023100508A1 (ja) * 2021-12-03 2023-06-08 ローム株式会社 スイッチング電源装置、スイッチ制御装置、車載機器、及び車両
WO2023100509A1 (ja) * 2021-12-03 2023-06-08 ローム株式会社 スイッチング電源装置、スイッチ制御装置、車載機器、及び車両

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040201281A1 (en) * 2003-01-17 2004-10-14 The Hong Kong University Of Science And Technology Single-inductor multiple-output switching converters in PCCM with freewheel switching
US20080231115A1 (en) * 2007-03-16 2008-09-25 Gyuha Cho Multiple-Output DC-DC Converter
CN102142772A (zh) * 2010-02-02 2011-08-03 英特赛尔美国股份有限公司 用于控制单电感器双输出dc/dc转换器的系统和方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2845206B2 (ja) 1996-08-15 1999-01-13 日本電気株式会社 高電圧発生回路
US6075295A (en) 1997-04-14 2000-06-13 Micro Linear Corporation Single inductor multiple output boost regulator
US6927619B1 (en) 2002-12-06 2005-08-09 National Semiconductor Corporation Method and system for reducing leakage current in integrated circuits using adaptively adjusted source voltages
US7224085B2 (en) * 2003-11-14 2007-05-29 Texas Instruments Incorporated Single inductor dual output buck converter
US7176635B2 (en) 2004-02-24 2007-02-13 Musco Corporation Apparatus and method for compensating for reduced light output of a light source having a lumen depreciation characteristic over its operational life
US7256568B2 (en) 2004-05-11 2007-08-14 The Hong Kong University Of Science And Technology Single inductor multiple-input multiple-output switching converter and method of use
US8164218B2 (en) 2008-07-17 2012-04-24 Monolithic Power Systems, Inc. Power converters and associated methods of control
US8049472B2 (en) 2008-07-29 2011-11-01 Cosmic Circuits Private Limited Single inductor multiple output switching devices
US8674669B2 (en) * 2008-10-16 2014-03-18 Silergy Semiconductor Technology (Hangzhou) Ltd Switching regulator with a single inductor in a multiple output power supply configuration
TWI385908B (zh) 2009-03-13 2013-02-11 Richtek Technology Corp Single inductance multi - output power converter and its control method
US8564155B2 (en) 2009-05-06 2013-10-22 Polar Semiconductor, Inc. Multiple output power supply
US8975879B2 (en) 2009-09-14 2015-03-10 Dialog Semiconductor Gmbh Switching converter having a plurality N of outputs providing N output signals and at least one inductor and method for controlling such a switching converter
EP2518878B1 (en) * 2011-04-29 2018-10-17 STMicroelectronics S.r.l. DC-DC converter, method for operating the DC-DC converter, environmental energy harvesting system comprising the DC-DC converter, and apparatus comprising the energy harvesting system
US9099919B2 (en) * 2011-05-09 2015-08-04 The Hong Kong University Of Science And Technology Single-inductor-multiple-output regulator with synchronized current mode hysteretic control
JP2013009516A (ja) 2011-06-24 2013-01-10 Gunma Univ スイッチング電源回路
EP2973963A4 (en) 2013-03-14 2017-07-12 University of Virginia Patent Foundation d/b/a University of Virginia Licensing & Ventures Group Methods and apparatus for a single inductor multiple output (simo) dc-dc converter circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040201281A1 (en) * 2003-01-17 2004-10-14 The Hong Kong University Of Science And Technology Single-inductor multiple-output switching converters in PCCM with freewheel switching
US20080231115A1 (en) * 2007-03-16 2008-09-25 Gyuha Cho Multiple-Output DC-DC Converter
CN102142772A (zh) * 2010-02-02 2011-08-03 英特赛尔美国股份有限公司 用于控制单电感器双输出dc/dc转换器的系统和方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MATEJA PUTIC AND SO ON: ""Panoptic DVS:A Fine-Grained Dynamic Voltage Scaling Framework for Energy Scalable CMOS Design"", 《COMPUTER DESIGN,2009.ICCD 2009.IEEE INTERNATIONAL CONFERENCE ON,IEEE,PISCATAWAY,NJ,USA》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109154854A (zh) * 2016-05-23 2019-01-04 高通股份有限公司 基于共享调节器当前供电电压来降低功耗且改善性能的系统和方法
CN109154854B (zh) * 2016-05-23 2022-02-18 高通股份有限公司 基于共享调节器当前供电电压来降低功耗且改善性能的系统和方法
CN109039025A (zh) * 2018-08-31 2018-12-18 北京比特大陆科技有限公司 数据处理电路、方法及计算设备
CN115036904A (zh) * 2022-08-10 2022-09-09 深圳市联宇科技有限公司 一种用供电脉冲控制的物联网电源模块
CN115036904B (zh) * 2022-08-10 2022-11-01 深圳市联宇科技有限公司 一种用供电脉冲控制的物联网电源模块

Also Published As

Publication number Publication date
WO2014152967A3 (en) 2014-11-27
KR101829519B1 (ko) 2018-02-14
EP2973963A4 (en) 2017-07-12
WO2014152967A2 (en) 2014-09-25
US20140285014A1 (en) 2014-09-25
JP6244005B2 (ja) 2017-12-06
US20170366086A1 (en) 2017-12-21
JP2018042461A (ja) 2018-03-15
HK1220553A1 (zh) 2017-05-05
US10170990B2 (en) 2019-01-01
US9698685B2 (en) 2017-07-04
EP2973963A2 (en) 2016-01-20
JP2016513949A (ja) 2016-05-16
KR20160040451A (ko) 2016-04-14

Similar Documents

Publication Publication Date Title
CN105453398A (zh) 用于simo dc-dc转换器的方法及装置
US7920396B2 (en) Synchronous rectifier and controller for inductive coupling
US9882472B2 (en) Techniques for power supply topologies with capacitance management to reduce power loss associated with charging and discharging when cycling between power states
TWI682625B (zh) 用於功率放大器的供應調變器的裝置及方法
US9746868B2 (en) Single inductor multiple output discontinuous mode DC-DC converter and process
US20160099582A1 (en) Single inductor dc-dc converter with regulated output and energy harvesting system
KR20140075102A (ko) 에너지 변환 장치
CN101640481A (zh) 混合功率转换器
KR20090085037A (ko) 결합된 용량성 전압 분할기, 버크 컨버터 및 배터리 충전기를 포함하는 전압 컨버터
CN103138325A (zh) 用于共享电感器调节器的控制系统和方法
CN109716258A (zh) 用以稳定供应电压的装置和方法
JP6072503B2 (ja) エネルギーハーベスタシステム
CN111555616B (zh) 电源管理系统及方法
US9257915B2 (en) Bridge rectifier circuit
US10305384B2 (en) Power management system and method with adaptive noise control
US9007035B2 (en) Charge control circuit
KR20120136449A (ko) 소프트 스타트 회로의 동작 방법과 상기 방법을 수행할 수 있는 장치들
US9153977B2 (en) Bi-directional switching regulator and control circuit thereof
CN110324771A (zh) 麦克风阵列
GB2437622A (en) Controlling voltage regulators to extend battery life
Ge et al. A 13.56 MHz one-stage high-efficiency 0X/1X R3 rectifier for implatable medical devices
CN102761243B (zh) 自适应电荷泵
EP2216877A1 (en) DC/DC converter and method for controlling a DC/DC converter
Wittmann et al. Highly efficient power management in wearables and IoT devices
US20220103073A1 (en) Gate driving technique to lower switch on-resistance in switching converter applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160330

WD01 Invention patent application deemed withdrawn after publication