CN111555616B - 电源管理系统及方法 - Google Patents

Abstract

本发明提供了一种电源管理系统及方法，所述电源管理系统集成于一芯片中，且所述芯片的引脚连接外围稳压电路，所述电源管理系统包括负载检测电路、LDO电路和DC‑DC电路，其中：所述负载检测电路被配置为检测所述外围稳压电路的电气特性，并根据所述电气特性使能所述LDO电路或所述DC‑DC电路，被使能的所述LDO电路或所述DC‑DC电路为所述芯片内部数字电路和/或外围稳压电路供电。本发明的电源管理系统及方法所形成的芯片并不需要人工干预，根据外围稳压电路不同自动识别选择匹配的电源管理系统，实现智能化管理电源系统。

Description

电源管理系统及方法

技术领域

本发明涉及电源管理技术领域，特别涉及一种电源管理系统及方法。

背景技术

电源，是电子产品工作的首要条件，然而电子产品每个部分所需的工作电压不同，故电子产品的电源需提供不同的电压，故需要一个电源管理模块，对不同的电压进行管理与分配。现在对于电子产品电源管理已有一系列的相关技术，一些电源管理模块采用DC-DC电压转换电路对电源电压进行转换和稳压，一些电源管理模块则采用低压差线性稳压电路对电源电压进行电压转换和稳压，这两种电源管理模块都能将电源电压转换成负载所需电压，但是存以下问题。

低压差线性稳压器(LDO)的成本低，噪音低，静态电流小，这些是它的突出优点。它需要的外接元件也很少，通常只需要一两个旁路电容。LDO线性稳压器可达到以下指标：输出噪声30μV，PSRR为60dB，静态电流6μA，电压降只有100mV。如果输入电压和输出电压很接近，最好是选用LDO稳压器，可达到很高的效率。因此在把锂离子电池电压转换为3V输出电压的应用中大多选用LDO稳压器。虽说电池的能量最后有百分之十是没有使用，LDO稳压器仍然能够保证电池的工作时间较长，同时噪音较低。如果输入电压和输出电压不是很接近，就要考虑用开关型的DC-DC转换器，因为从上面的原理可以知道，LDO的输入电流基本上是等于输出电流的，如果压降太大，耗在LDO上能量太大，效率不高。

DC-DC转换器包括升压、降压、升/降压和反相等电路。DC-DC转换器的优点是效率高、可以输出大电流、静态电流小。随著集成度的提高，许多新型DC-DC转换器仅需要几只外接电感器和滤波电容器。但是，这类电源控制器的输出脉动和开关噪音较大、成本相对较高。

综上所述，对于采用DC-DC电压转换电路的电源管理模块，在电源电压与稳压电路所需电压之差较小的情况下，电源电压的转换效率较低，输出纹波大。对于采用低压差线性稳压电路的电源管理模块，在电源电压与稳压电路所需电压之差较大的情况下，由于压降较大，使得电源能量大量消耗在额外的器件上，产生大量的热量，缩短了电路的工作寿命，同时，电路转换效率低；而且，低压差线性稳压电路只能用于降压，对于稳压电路所需电压大于电源电压的情况不适用。

现有技术中电源芯片只支持DC-DC或LDO中的一种，需要设计人员在成本、效率、噪声和性能上权衡，根据实验数据或仿真数据判断选择DC-DC还是LDO，然后在实际电路中采用相应的DC-DC芯片或LDO芯片，甚至在有些应用场合还需要电路具备两种芯片以备不时之需或满足多种需求，在使用两种芯片时，无法实现自动切换，需要人工手动进行电路切换。

发明内容

本发明的目的在于提供一种电源管理系统及方法，以解决现有的电源设计及使用时，单纯的DC-DC芯片或LDO芯片无法兼顾所有应用场合的问题。

为解决上述技术问题，本发明提供一种电源管理系统，所述电源管理系统集成于一芯片中，且所述芯片的引脚连接外围稳压电路，所述电源管理系统包括负载检测电路、LDO电路和DC-DC电路，其中：

所述负载检测电路被配置为检测所述外围稳压电路的电气特性，并根据所述电气特性使能所述LDO电路或所述DC-DC电路，被使能的所述LDO电路或所述DC-DC电路为所述芯片内部数字电路和/或所述外围稳压电路供电。

可选的，在所述的电源管理系统中，所述负载检测电路包括充电电路与过零检测电路，其中：

所述充电电路通过第一引脚连接所述外围稳压电路的一端，所述外围稳压电路的另一端接地；

所述充电电路被配置为向所述外围稳压电路持续充电到达阈值时间后关断；

当所述外围稳压电路为电容性负载时，所述第一引脚的电位为正值，所述过零检测电路根据所述第一引脚处的电位，向所述LDO电路发送第一使能信号；

当所述外围稳压电路为电感性负载时，所述第一引脚的电位为负值，所述过零检测电路根据所述第一引脚处的电位，向所述DC-DC电路发送第二使能信号。

可选的，在所述的电源管理系统中，所述负载检测电路还包括放电回路，其中：

所述充电电路包括第一晶体管，所述第一晶体管的源极电性耦合至电源电压，所述第一晶体管的漏极电性耦合至所述第一引脚；

所述放电回路包括第二晶体管，所述第二晶体管的源极电性耦合至地，所述第二晶体管的漏极电性耦合至所述第一引脚；

所述第一晶体管的源漏极导通以向所述外围稳压电路充电，经过所述阈值时间后，所述第一晶体管的源漏极关断；

所述电感性负载的放电电流经过地、所述第二晶体管的体二极管形成回路，则所述第一引脚的电位为负值；

所述电容性负载保持储能状态，则所述第一引脚的电位为正值。

可选的，在所述的电源管理系统中，所述过零检测电路包括第一电流源、第三晶体管、第四晶体管、第五晶体管、第一电阻、第二电阻和比较器，其中：

所述第一电流源连接在所述电源电压和所述第三晶体管的漏极之间；所述第三晶体管的源极及所述第四晶体管的源极接地，所述第五晶体管的源极连接所述第一引脚；

所述第三晶体管的漏极、所述第三晶体管的栅极、所述第四晶体管的栅极及所述第五晶体管的栅极电性相连；

所述第一电阻连接在所述电源电压和所述第四晶体管的漏极之间；

所述第二电阻连接在所述电源电压和所述第五晶体管的漏极之间；

所述比较器的正输入端连接所述第四晶体管的漏极，所述比较器的负输入端连接所述第五晶体管的漏极；

所述比较器的输出端连接所述LDO电路及所述DC-DC电路。

可选的，在所述的电源管理系统中，所述电源管理系统还包括第一驱动器和第一控制器，其中：

所述第一驱动器为所述第一晶体管的栅极提供导通信号和关断信号，所述第一驱动器包括第六晶体管和第七晶体管，所述第六晶体管的源极电性耦合至驱动电压，所述第六晶体管的漏极电性耦合至所述第一晶体管的栅极，所述第七晶体管的漏极电性耦合至所述第一晶体管的栅极，所述第七晶体管的源极电性耦合至地或所述第一引脚；

所述第一控制器为所述第六晶体管的栅极和所述第七晶体管的栅极提供导通信号和关断信号，所述第一控制器交替导通所述第六晶体管和所述第七晶体管。

可选的，在所述的电源管理系统中，当所述第一晶体管为PMOS时，所述驱动电压为所述电源电压，所述第七晶体管的源极接地；

当所述第一晶体管为NMOS时，所述第七晶体管的源极电性耦合至所述第一引脚；所述第一驱动器还包括自举电容及自举二极管，所述自举二极管的正极耦合至电源电压，所述自举二极管的负极耦合至所述驱动电压，所述自举电容耦合在所述驱动电压和所述第一引脚之间。

可选的，在所述的电源管理系统中，所述第一晶体管、所述第一驱动器及第一控制器组成所述LDO电路，其中：

当所述第一控制器接收到所述第一使能信号后，检测所述第一引脚处的电平，并根据所述第一引脚的电平向所述第一驱动器发出控制信号，所述第一驱动器根据所述控制信号驱动所述第一晶体管工作于饱和区，以调节所述第一引脚处的电平。

可选的，在所述的电源管理系统中，所述电源管理系统还包括第二引脚和选择器，其中：

所述选择器分别连接所述第一引脚和所述第二引脚；

当所述外围稳压电路为电感性负载时，第一电感和第一电容依次连接在所述第一引脚和地之间，所述第二引脚耦合至所述第一电感和所述第一电容的连接处，所述选择器接收到所述第二使能信号后，选择所述第二引脚处的电平作为芯片内部数字电源；

当所述外围稳压电路为电容性负载时，第二电容连接于所述第一引脚和地之间，所述选择器接收到所述第一使能信号后，选择所述第一引脚处的电平作为所述芯片内部数字电源，所述第二引脚作为芯片通用接口。

可选的，在所述的电源管理系统中，所述第一晶体管、所述第二晶体管、第二驱动器及第二控制器组成所述DC-DC电路，其中：

当所述第二控制器接收到所述第二使能信号后，检测所述第二引脚处的电平，并根据所述第二引脚的电平向所述第二驱动器发出控制信号，所述第二驱动器根据所述控制信号驱动所述第一晶体管和所述第二晶体管导通或关断，以调节所述第二引脚处的电平。

本发明还提供一种电源管理方法，所述电源管理方法包括：

集成于芯片中的电源管理系统连接外围稳压电路，负载检测电路自动检测所述外围稳压电路的电气特性，并根据所述电气特性使能LDO电路或DC-DC电路，被使能的所述LDO电路或所述DC-DC电路为所述芯片内部数字电路和/或所述外围稳压电路供电。

在本发明提供的电源管理系统及方法中，通过负载检测电路检测外围稳压电路的电气特性，并根据所述电气特性使能LDO电路或DC-DC电路，以使被使能的所述LDO电路或所述DC-DC电路为芯片内部数字电路和/或所述外围稳压电路供电，实现了该系统既支持LDO又支持DC-DC，两种电路系统集成在同一芯片上，且自动切换，避免设计人员人工手动切换，也节省了电路耗材，且产生的芯片内部数字电源既可以提供给芯片内部数字电路，又可以提供给外围稳压电路，使电源管理系统的应用更加广泛。

本发明的电源管理系统及方法所形成的芯片并不需要人工干预，根据外围稳压电路不同自动识别选择匹配的电源管理系统，实现智能化管理电源系统。当外围稳压电路只具有简单的电容组成的稳压电路时，对电源的要求不高，只需要简单的控制电路既可以产生芯片内部数字电源，此时没有必要采用控制方式复杂元器件数量多的DC-DC电路，因此，电源管理系统直接采用LDO电路供电，当外围稳压电路既有电容又有电感时，说明对电源要求较高，采用LDO电路供电很难满足电源需求，因此，此时电源管理系统采用DC-DC电路供电。

附图说明

图1是本发明一实施例的电源管理系统架构示意图；

图2是本发明另一实施例的电源管理系统芯片原理示意图；

图3是本发明另一实施例的电源管理系统电容性负载检测示意图；

图4是本发明另一实施例的电源管理系统电感性负载检测示意图；

图5是本发明另一实施例的电源管理系统中的过零检测电路原理示意图；

图6是本发明另一实施例的电源管理系统为电容性负载供电等效电路示意图；

图7是本发明另一实施例的电源管理系统为电感性负载供电等效电路示意图；

图8是本发明另一实施例的电源管理系统中PMOS对应的第一驱动器原理示意图；

图9是本发明另一实施例的电源管理系统中NMOS对应的第一驱动器原理示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的电源管理系统及方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想在于提供一种电源管理系统及方法，以解决现有的电源设计及使用时，单纯的DC-DC芯片或LDO芯片无法兼顾所有应用场合的问题。

为实现上述思想，本发明提供了一种电源管理系统及方法，所述电源管理系统集成于一芯片中，且所述芯片的引脚连接外围稳压电路，所述电源管理系统包括负载检测电路、LDO电路和DC-DC电路，其中：所述负载检测电路被配置为检测所述外围稳压电路的电气特性，并根据所述电气特性使能所述LDO电路或所述DC-DC电路，被使能的所述LDO电路或所述DC-DC电路为所述芯片内部数字电路和/或所述外围稳压电路供电。

<实施例一>

本发明提供一种电源管理系统，如图1所示，所述电源管理系统(该系统集成于一芯片内，芯片具有引脚PIN1、引脚PIN2，该芯片由电源电压VCC供电，且还具有接地引脚)连接外围稳压电路40(通过引脚PIN1)，所述电源管理系统包括负载检测电路10、LDO电路20和DC-DC电路30，其中：所述负载检测电路10被配置为检测所述外围稳压电路40的电气特性，并根据所述电气特性使能所述LDO电路20或所述DC-DC电路30，被使能的所述LDO电路20或所述DC-DC电路30通过芯片内部数字电源Vcore为所述芯片内部数字电路和/或所述外围稳压电路40供电。通过上述方案，可以将LDO电路及DC-DC电路集成于一个芯片内，无论外围稳压电路是什么，该芯片内部数字电路需要LDO电路还是DC-DC电路，其供电需求都可以被满足。

具体的，所述负载检测电路包括充电电路(第一晶体管M1)与过零检测电路11，其中：所述充电电路通过第一引脚PIN1连接所述外围稳压电路40的一端，所述外围稳压电路40的另一端接地；所述充电电路被配置为向所述外围稳压电路40持续充电到达阈值时间后关断；当所述外围稳压电路40为电容性负载时，所述第一引脚PIN1的电位为正值，所述过零检测电路11根据所述第一引脚PIN1处的电位，向所述LDO电路发送第一使能信号；当所述外围稳压电路40为电感性负载时，所述第一引脚PIN1的电位为负值，所述过零检测电路11根据所述第一引脚PIN1处的电位，向所述DC-DC电路发送第二使能信号。

如图2所示，所述负载检测电路10还包括放电回路(第二晶体管M2)，其中：所述充电电路包括第一晶体管M1，所述第一晶体管M1的源极电性耦合至电源电压VCC，所述第一晶体管M1的漏极电性耦合至所述第一引脚PIN1；所述放电回路包括第二晶体管M2，所述第二晶体管M2的源极电性耦合至地，所述第二晶体管M2的漏极电性耦合至所述第一引脚PIN1；所述第一晶体管M1的源漏极导通以向所述外围稳压电路40充电，经过所述阈值时间后，所述第一晶体管M1的源漏极关断；所述电感性负载的放电电流经过地、所述第二晶体管M2的体二极管D2形成回路，则所述第一引脚PIN1的电位为负值；所述电容性负载保持储能状态，则所述第一引脚PIN1的电位为正值。

如图3所示，当所述外围稳压电路40为电感性负载时，第一电感L1和第一电容C1依次连接在所述第一引脚PIN1和地GND之间，第二晶体管的体二极管D2是寄生二极管，体二极管的导通压降约为0.6V。当外围稳压电路40中具有电感性负载时，电感的特性是电流不能突变，因此当第一晶体管M1导通时，电感电流逐渐增大，由第一引脚PIN1流向电感。当第一晶体管M1关断时，虽然电感电流逐渐减小，但还是保持不变的电流流向，电流通道为：第一电感L1-第一电容C1-地GND-体二极管D2-第一引脚PIN1-第一电感L1。由于流过体二极管的电流是由地GND到第一引脚PIN1，所以第一引脚PIN1的电压为-0.6V。

如图4所示，当所述外围稳压电路40为电容性负载时，第二电容C2连接在第一引脚PIN1和地GND之间，芯片上电之后，芯片控制第一晶体管M1管导通阈值时间。电源电压VCC通过第一晶体管M1为第二电容C2充电。第一晶体管M1关断后，由于第二电容C2储能，第一引脚PIN1管脚电压为正电压。

在本发明的一个实施例中，在所述的电源管理系统中，所述负载检测电路10还包括过零检测电路11，其中：当所述外围稳压电路40为电容性负载时(即图4中的情形)，所述第一引脚PIN1的电位为正值，所述过零检测电路11根据所述第一引脚PIN1处的电位，向所述LDO电路20发送第一使能信号；当所述外围稳压电路40为电感性负载时(即图3中的情形)，所述第一引脚PIN1的电位为负值，所述过零检测电路11根据所述第一引脚PIN1处的电位，向所述DC-DC电路30发送第二使能信号。由此可见，电容性负载使用LDO电路供电，电感性负载使用DC-DC电路供电。

如图5所示，在所述的电源管理系统中，所述过零检测电路11包括第一电流源i1、第三晶体管M3、第四晶体管M4、第五晶体管M5、第一电阻R1、第二电阻R2和比较器U1，其中：所述第一电流源i1连接在所述电源电压VCC和所述第三晶体管M3的漏极之间；所述第三晶体管M3的源极及所述第四晶体管M4的源极接地，所述第五晶体管M5的源极连接所述第一引脚PIN1；所述第三晶体管M3的漏极、所述第三晶体管M3的栅极、所述第四晶体管M4的栅极及所述第五晶体管M5的栅极电性相连；所述第一电阻R1连接在所述电源电压VCC和所述第四晶体管M4的漏极之间；所述第二电阻R2连接在所述电源电压VCC和所述第五晶体管M5的漏极之间；所述比较器U1的正输入端V2连接所述第四晶体管M4的漏极，所述比较器U1的负输入端V3连接所述第五晶体管M5的漏极；所述比较器U1的输出端Vout连接所述LDO电路20及所述DC-DC电路30。第一电流源i1作为偏置电流，流过第三晶体管M3产生偏置电压V1。第三晶体管M3、第四晶体管M4及第五晶体管M5是镜像晶体管，其中第四晶体管M4的有源区宽长比和第五晶体管M5的有源区宽长比相等。i2是流过R1和M4的电流；i3是流过R2和M5的电流。第一电阻R1的阻值等于第二电阻R2的阻值。根据MOS管电流计算公式：

其中：μ_n为n型载流子的迁移率，C_ox是单位面积的栅氧化层电容，W/L为MOS管有源区宽长比，V_GS是MOS管栅源极压降，V_TH是MOS管的阈值电压。当第一引脚PIN1处的电平为正电压，第五晶体管M5的栅源极压降小于第四晶体管M4的栅源极压降，i3小于i2，V3大于V2，Vout＝0。当第一引脚PIN1处的电平为负电压，第五晶体管M5的栅源极压降大于第四晶体管M4的栅源极压降，i3大于i2，V3小于V2，Vout＝VCC。过零检测电路的主要功能为检测PIN1管脚电压的正负情况，能够实现此功能的电路都可以使用。

在本发明的一个实施例中，如图2所示，所述电源管理系统还包括第一驱动器22和第一控制器21，其中：所述第一驱动器22为所述第一晶体管M1的栅极提供彼此相差阈值时间的导通信号和关断信号，以使第一晶体管M1在选择LDO电路或DC-DC电路前判断外围稳压电路的电气特性时，导通向外围稳压电路充电，关断使外围稳压电路放电或储能。如图6～7所示，所述第一驱动器22包括第六晶体管M6和第七晶体管M7，所述第六晶体管M6的源极电性耦合至驱动电压，所述第六晶体管M6的漏极电性耦合至所述第一晶体管M1的栅极，所述第七晶体管M7的漏极电性耦合至所述第一晶体管M1的栅极，所述第七晶体管M7的源极电性耦合至地或所述第一引脚PIN1；所述第一控制器21为所述第六晶体管M6的栅极和所述第七晶体管M7的栅极提供导通信号和关断信号，所述第一控制器21交替导通所述第六晶体管M6和所述第七晶体管M7。

具体的，在所述的电源管理系统中，如图6所示，当所述第一晶体管M1为PMOS时，所述驱动电压为所述电源电压VCC，第六晶体管连接在电源电压VCC和第一晶体管M1的栅极之间，所述第七晶体管M7的源极接地GND；当第一控制器21控制第六晶体管M6导通，第七晶体管M7关闭，第一晶体管的栅极电压VGP等于电源电压VCC，第一晶体管M1关断，驱动电压(电源电压VCC)无法为连接第一引脚PIN1的外围稳压电路40充电；当第一控制器21控制第六晶体管M6关闭，第七晶体管M7导通，第一晶体管的栅极电压VGP等于地电平GND，第一晶体管M1导通，电源电压VCC为连接第一引脚PIN1的外围稳压电路40充电。

如图7所示，当所述第一晶体管M1为NMOS时，所述第七晶体管M7的源极电性耦合至所述第一引脚PIN1；所述第一驱动器22还包括自举电容CBB及自举二极管D1，所述自举二极管D1的正极耦合至电源电压VCC，所述自举二极管D1的负极耦合至所述驱动电压VCBB，所述自举电容CBB耦合在所述驱动电压VCBB和所述第一引脚PIN1之间。自举二极管D1和自举电容CBB组成自举电路。首先第二晶体管M2导通，第一引脚PIN1处的电压为地电平GND，电源电压VCC通过自举二极管D1给自举电容CBB进行充电。自举电容CBB的充电电压VCBB为VCC与VD1之差，其中VD1为自举二极管D1的导通压降。随后第二晶体管M2关断。当第一控制器控制第六晶体管M6导通，第七晶体管M7关闭时，第一晶体管M1的栅极电压VGN与第一引脚PIN1之间的压降为VCC与VD1之差，第一晶体管M1导通，电源电压VCC为连接第一引脚PIN1的外围稳压电路充电。当第一控制器控制第六晶体管M6关闭，第七晶体管M7导通时，第一晶体管M1的栅极电压VGN与第一引脚PIN1之间的压降为0，第一晶体管M1关断，电源电压VCC无法为连接第一引脚PIN1的外围稳压电路充电。

如图8所示，在所述的电源管理系统中，所述第一晶体管M1、所述第一驱动器22及第一控制器21组成所述LDO电路20，其中：当所述第一控制器21接收到所述第一使能信号后，检测所述第一引脚PIN1处的电平，并根据所述第一引脚PIN1的电平向所述第一驱动器22发出控制信号，所述第一驱动器22根据所述控制信号驱动所述第一晶体管M1工作于饱和区，以调节所述第一引脚PIN1处的电平(或第一引脚PIN1的输出电压的分压)，具体与内部基准(内部基准与内部电压相等，由实际需求来定)相等。本实施例具有的有益效果还包括：第一晶体管M1即可以在判断选择哪个供电电路类型时，作为负载检测电路中的充电电路为外围稳压电路充电，又可以在选择好供电电路的类型后，作为LDO电路的一部分，起到调节输出电压的作用，实现了电路的重复利用，节省了电路布局和器件成本。另外，第一控制器与第一驱动器即可以在判断选择哪个供电电路类型时，作为充电电流的控制与驱动来源，又可以在选择好供电电路的类型后，作为LDO电路的一部分，起到调节输出电压的作用，实现了电路的重复利用，节省了电路布局和器件成本。

另外，在所述的电源管理系统中，所述电源管理系统还包括第二引脚PIN2和选择器50，其中：所述选择器50分别连接所述第一引脚PIN1和所述第二引脚PIN2；当所述外围稳压电路40为电感性负载时，第一电感L1和第一电容C1依次连接在所述第一引脚PIN1和地GND之间，所述第二引脚PIN2耦合至所述第一电感L1和所述第一电容C1的连接处，所述选择器50接收到所述第二使能信号后，选择所述第二引脚PIN2处的电平作为芯片内部数字电源Vcore；当所述外围稳压电路40为电容性负载时，第二电容CL连接于所述第一引脚PIN1和地之间，所述选择器50接收到所述第一使能信号后，选择所述第一引脚PIN1处的电平作为所述芯片内部数字电源Vcore，所述第二引脚PIN2作为芯片的通用接口GPIO(General-purpose input/output的缩写)，GPIO为通用型之输入输出的简称，功能类似8051的P0—P3，其接脚可以供使用者由程控自由使用，PIN脚依实际需求可作为通用输入(GPI)或通用输出(GPO)或通用输入与输出(GPIO)，如当时钟引脚或片选引脚等。

如图9所示，在所述的电源管理系统中，所述第一晶体管M1、所述第二晶体管M2、第二驱动器32及第二控制器31组成所述DC-DC电路30，其中：当所述第二控制器31接收到所述第二使能信号后，检测所述第二引脚PIN2处的电平，并根据所述第二引脚PIN2的电平向所述第二驱动器32发出控制信号，所述第二驱动器32根据所述控制信号驱动所述第一晶体管M1和所述第二晶体管M2导通或关断，以调节所述第二引脚PIN2处的电平。此时Vcore电压等于第二引脚PIN2处的电平。第二控制器31检测第二引脚PIN2处的电压，通过第二控制器31根据PIN2检测电压控制第二驱动器32，调节第一晶体管M1和第二晶体管M2的占空比，以使第二引脚PIN2的输出电压(或第二引脚PIN2的输出电压的分压)与内部基准(内部基准与内部电压相等，由实际需求来定)相等，最终实现稳定输出电压的作用。本实施例具有的有益效果还包括：第一晶体管M1即可以在判断选择哪个供电电路类型时，作为负载检测电路中的充电电路为外围稳压电路充电，又可以在选择好供电电路的类型后，作为LDO电路或DC-DC电路的一部分，起到调节输出电压的作用，实现了电路的重复利用，节省了电路布局和器件成本。第二晶体管M2即可以在判断选择哪个供电电路类型时，作为负载检测电路中的放电回路为外围稳压电路提供放电回路，又可以在选择好供电电路的类型后，作为DC-DC电路的一部分，起到调节输出电压的作用，实现了电路的重复利用，节省了电路布局和器件成本。

可见，本实施例中的电源管理系统，电路的复用率非常高，无需添加额外的硬件，即可以实现自动判断供电电路类型的作用，整个电路的成本得到了控制。

综上，上述实施例对电源管理系统的不同构型进行了详细说明，当然，本发明包括但不局限于上述实施中所列举的构型，任何在上述实施例提供的构型基础上进行变换的内容，均属于本发明所保护的范围。本领域技术人员可以根据上述实施例的内容举一反三。

<实施例二>

本发明还提供一种电源管理方法，所述电源管理方法包括：集成于芯片中的电源管理系统连接外围稳压电路40，负载检测电路10自动检测所述外围稳压电路40的电气特性，并根据所述电气特性使能LDO电路20或DC-DC电路30，被使能的所述LDO电路20或所述DC-DC电路30为所述芯片内部数字电路和/或所述外围稳压电路40供电。

在本发明提供的电源管理系统及方法中，通过负载检测电路10检测外围稳压电路40的电气特性，并根据所述电气特性使能LDO电路20或DC-DC电路30，以使被使能的所述LDO电路20或所述DC-DC电路30为芯片内部数字电路和/或所述外围稳压电路40供电，实现了该系统既支持LDO又支持DC-DC，两种电路系统集成在同一芯片上，且自动切换，避免设计人员人工手动切换，也节省了电路耗材。

另外，产生的芯片内部数字电源既可以提供给芯片内部数字电路，又可以提供给外围稳压电路，使电源管理系统的应用更加广泛。

本发明的电源管理系统及方法所形成的芯片并不需要人工干预，根据外围稳压电路不同自动识别选择匹配的电源管理系统，实现智能化管理电源系统，当外围稳压电路只具有简单的电容组成的稳压电路时，对电源的要求不高，只需要简单的控制电路既可以产生芯片内部数字电源，此时没有必要采用控制方式复杂元器件数量多的DC-DC电路，因此，电源管理系统直接采用LDO电路供电，当外围稳压电路既有电容又有电感时，说明对电源要求较高，采用LDO电路供电很难满足电源需求，因此，此时电源管理系统采用DC-DC电路供电。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (8)

1.一种电源管理系统，所述电源管理系统集成于一芯片中，且所述芯片的引脚连接外围稳压电路，其特征在于，所述电源管理系统包括负载检测电路、LDO电路和DC-DC电路，其中：

所述负载检测电路被配置为检测所述外围稳压电路的电气特性，并根据所述电气特性使能所述LDO电路或所述DC-DC电路，被使能的所述LDO电路或所述DC-DC电路为所述芯片内部数字电路和/或所述外围稳压电路供电；

所述负载检测电路包括充电电路与过零检测电路，其中：

所述充电电路通过第一引脚连接所述外围稳压电路的一端，所述外围稳压电路的另一端接地；

所述充电电路被配置为向所述外围稳压电路持续充电到达阈值时间后关断；

当所述外围稳压电路为电容性负载时，所述第一引脚的电位为正值，所述过零检测电路根据所述第一引脚处的电位，向所述LDO电路发送第一使能信号；

当所述外围稳压电路为电感性负载时，所述第一引脚的电位为负值，所述过零检测电路根据所述第一引脚处的电位，向所述DC-DC电路发送第二使能信号；

所述负载检测电路还包括放电回路，其中：

所述充电电路包括第一晶体管，所述第一晶体管的源极电性耦合至电源电压，所述第一晶体管的漏极电性耦合至所述第一引脚；

所述放电回路包括第二晶体管，所述第二晶体管的源极电性耦合至地，所述第二晶体管的漏极电性耦合至所述第一引脚；

所述第一晶体管的源漏极导通以向所述外围稳压电路充电，经过所述阈值时间后，所述第一晶体管的源漏极关断；

所述电感性负载的放电电流经过地、所述第二晶体管的体二极管形成回路，则所述第一引脚的电位为负值；

所述电容性负载保持储能状态，则所述第一引脚的电位为正值。

2.如权利要求1所述的电源管理系统，其特征在于，所述过零检测电路包括第一电流源、第三晶体管、第四晶体管、第五晶体管、第一电阻、第二电阻和比较器，其中：

所述第一电流源连接在所述电源电压和所述第三晶体管的漏极之间；所述第三晶体管的源极及所述第四晶体管的源极接地，所述第五晶体管的源极连接所述第一引脚；

所述第三晶体管的漏极、所述第三晶体管的栅极、所述第四晶体管的栅极及所述第五晶体管的栅极电性相连；

所述第一电阻连接在所述电源电压和所述第四晶体管的漏极之间；

所述第二电阻连接在所述电源电压和所述第五晶体管的漏极之间；

所述比较器的正输入端连接所述第四晶体管的漏极，所述比较器的负输入端连接所述第五晶体管的漏极；

所述比较器的输出端连接所述LDO电路及所述DC-DC电路。

3.如权利要求1所述的电源管理系统，其特征在于，所述电源管理系统还包括第一驱动器和第一控制器，其中：

所述第一驱动器为所述第一晶体管的栅极提供导通信号和关断信号，所述第一驱动器包括第六晶体管和第七晶体管，所述第六晶体管的源极电性耦合至驱动电压，所述第六晶体管的漏极电性耦合至所述第一晶体管的栅极，所述第七晶体管的漏极电性耦合至所述第一晶体管的栅极，所述第七晶体管的源极电性耦合至地或所述第一引脚；

所述第一控制器为所述第六晶体管的栅极和所述第七晶体管的栅极提供导通信号和关断信号，所述第一控制器交替导通所述第六晶体管和所述第七晶体管。

4.如权利要求3所述的电源管理系统，其特征在于，当所述第一晶体管为PMOS时，所述驱动电压为所述电源电压，所述第七晶体管的源极接地；

当所述第一晶体管为NMOS时，所述第七晶体管的源极电性耦合至所述第一引脚；所述第一驱动器还包括自举电容及自举二极管，所述自举二极管的正极耦合至电源电压，所述自举二极管的负极耦合至所述驱动电压，所述自举电容耦合在所述驱动电压和所述第一引脚之间。

5.如权利要求3所述的电源管理系统，其特征在于，所述第一晶体管、所述第一驱动器及第一控制器组成所述LDO电路，其中：

当所述第一控制器接收到所述第一使能信号后，检测所述第一引脚处的电平，并根据所述第一引脚的电平向所述第一驱动器发出控制信号，所述第一驱动器根据所述控制信号驱动所述第一晶体管工作于饱和区，以调节所述第一引脚处的电平。

6.如权利要求1所述的电源管理系统，其特征在于，所述电源管理系统还包括第二引脚和选择器，其中：

所述选择器分别连接所述第一引脚和所述第二引脚；

当所述外围稳压电路为电感性负载时，第一电感和第一电容依次连接在所述第一引脚和地之间，所述第二引脚耦合至所述第一电感和所述第一电容的连接处，所述选择器接收到所述第二使能信号后，选择所述第二引脚处的电平作为芯片内部数字电源；

当所述外围稳压电路为电容性负载时，第二电容连接于所述第一引脚和地之间，所述选择器接收到所述第一使能信号后，选择所述第一引脚处的电平作为所述芯片内部数字电源，所述第二引脚作为芯片通用接口。

7.如权利要求6所述的电源管理系统，其特征在于，所述第一晶体管、所述第二晶体管、第二驱动器及第二控制器组成所述DC-DC电路，其中：

当所述第二控制器接收到所述第二使能信号后，检测所述第二引脚处的电平，并根据所述第二引脚的电平向所述第二驱动器发出控制信号，所述第二驱动器根据所述控制信号驱动所述第一晶体管和所述第二晶体管导通或关断，以调节所述第二引脚处的电平。

8.一种电源管理方法，其特征在于，所述电源管理方法包括：

集成于芯片中的电源管理系统连接外围稳压电路，负载检测电路自动检测所述外围稳压电路的电气特性，并根据所述电气特性使能LDO电路或DC-DC电路，被使能的所述LDO电路或所述DC-DC电路为所述芯片内部数字电路和/或所述外围稳压电路供电；

使得通过第一引脚连接所述外围稳压电路的一端的充电电路向所述外围稳压电路持续充电到达阈值时间后关断；所述外围稳压电路的另一端接地；

当所述外围稳压电路为电容性负载时，所述第一引脚的电位为正值，使得过零检测电路根据所述第一引脚处的电位，向所述LDO电路发送第一使能信号；

当所述外围稳压电路为电感性负载时，所述第一引脚的电位为负值，使得所述过零检测电路根据所述第一引脚处的电位，向所述DC-DC电路发送第二使能信号；

所述负载检测电路还包括放电回路，其中：

所述充电电路包括第一晶体管，所述第一晶体管的源极电性耦合至电源电压，所述第一晶体管的漏极电性耦合至所述第一引脚；

所述放电回路包括第二晶体管，所述第二晶体管的源极电性耦合至地，所述第二晶体管的漏极电性耦合至所述第一引脚；

所述第一晶体管的源漏极导通以向所述外围稳压电路充电，经过所述阈值时间后，所述第一晶体管的源漏极关断；

所述电感性负载的放电电流经过地、所述第二晶体管的体二极管形成回路，则所述第一引脚的电位为负值；

所述电容性负载保持储能状态，则所述第一引脚的电位为正值。

Images