CN104348359B - Dc-dc调节器 - Google Patents

Dc-dc调节器 Download PDF

Info

Publication number
CN104348359B
CN104348359B CN201410606047.2A CN201410606047A CN104348359B CN 104348359 B CN104348359 B CN 104348359B CN 201410606047 A CN201410606047 A CN 201410606047A CN 104348359 B CN104348359 B CN 104348359B
Authority
CN
China
Prior art keywords
module
signal
actuator
ldo
timer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410606047.2A
Other languages
English (en)
Other versions
CN104348359A (zh
Inventor
王才宝
王钊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Zhonggan Microelectronics Co Ltd
Original Assignee
Wuxi Zhonggan Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Zhonggan Microelectronics Co Ltd filed Critical Wuxi Zhonggan Microelectronics Co Ltd
Priority to CN201410606047.2A priority Critical patent/CN104348359B/zh
Publication of CN104348359A publication Critical patent/CN104348359A/zh
Application granted granted Critical
Publication of CN104348359B publication Critical patent/CN104348359B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明涉及一种DC‑DC调节器，包括：模式选择器对DC‑DC模块的工作状态标志信号T_Flag所对应的输出电压下降时间TOFF进行计时，当输出电压下降时间TOFF大于负载电流达到临界电流IO_TH的第一时间TOFF_TH时，模式选择器输出第一信号TIL，当第一信号TIL的次数连续N次时，模式选择器输出第二信号ENM，并基于第二信号ENM使能LDO模块，禁止DC‑DC模块，以使DC‑DC调节器工作在LDO模式；LDO模块采样负载电流IO，当负载电流IO大于m倍临界电流IO_TH时，LDO模块输出第三信号IO_Flag，当第三信号IO_Flag持续时间大于第二时间TANTI时，模式选择器输出第四信号TIH，并基于第四信号TIH禁止LDO模块，使能DC‑DC模块，以使DC‑DC调节器工作在开关模式。在负载较低或待机时，本发明极大减小DC‑DC调节器的功耗，延长电池的使用时间。

Description

DC-DC调节器
技术领域
本发明涉及电子领域，尤其涉及一种超低待机功耗的直流(Direct Current，DC)-DC调节器。
背景技术
在超小容量锂电池供电的电子系统中，都采用降压型DC-DC调节器为系统供电，提高效率和延长电池使用时间。
现有技术中，降压型DC-DC调节器在满载或较大负载时工作在脉冲宽度调制(Pulse Width Modulation，PWM)模式，此时的效率比较高，能够达到90％左右；在负载较小时，切换到脉冲频率调制(Pulse Frequency Modulation，PFM)模式，此时的效率会下降，一般达到40％-80％；当负载趋于空载或待机时，效率接近0％，此时功耗主要是内部复杂的模拟和数字控制以及驱动电路的功耗，一般情况下模拟和数字控制以及驱动电路的功耗大约几十微安。因此，现有技术中的降压型DC-DC调节器因存在着较庞大的模拟和数字控制以及驱动电路，在负载较低甚至在待机时，功耗较大，效率低。
发明内容
本发明的目的是解决现有技术中的降压型DC-DC调节器在负载较低和待机时，功耗较大、效率低的问题。
本发明实施例提供了一种DC-DC调节器，所述DC-DC调节器包括：模式选择器，LDO模块，DC-DC模块；
所述DC-DC模块的输出端连接至所述模式选择器的第一输入端，所述LDO模块的输出端连接至所述模式选择器的第二输入端，所述模式选择器的第二输出端连接至LDO模块的使能端、并经第一非门后连接至所述DC-DC模块的使能端；
模式选择器对所述DC-DC模块的工作状态标志信号T_Flag所对应的输出电压下降时间TOFF进行计时，当所述输出电压下降时间TOFF大于负载电流达到临界电流IO_TH的第一时间TOFF_TH时，所述模式选择器输出第一信号TIL，当所述第一信号TIL的次数连续N次时，所述模式选择器输出第二信号ENM，并基于所述第二信号ENM使能所述LDO模块，禁止所述DC-DC模块，以使所述DC-DC调节器工作在LDO模式；
所述LDO模块采样负载电流IO，当所述负载电流IO大于m倍所述临界电流IO_TH时，所述LDO模块输出第三信号IO_Flag，当所述第三信号IO_Flag持续时间大于第二时间TANTI时，所述模式选择器输出第四信号TIH，并基于所述第四信号TIH禁止所述LDO模块，使能所述DC-DC模块，以使所述DC-DC调节器工作在开关模式；
其中，所述N为正整数，所述m≥1.2。
优选地，所述模式选择器包括：低功耗低频率振荡器LPLF OSC，第一计时器，第二计时器，检测模块，RS触发器，或门，第二非门；
所述DC-DC模块的工作状态标志信号T_Flag输入至所述第一计时器的第一输入端，所述第一计时器的输出端连接至所述检测模块的第一输入端，所述检测模块的输出端连接至所述RS触发器的第一输入端，所述RS触发器的第一输出端连接至所述第一非门、第二计时器的第一输入端，所述RS触发器的第二输出端连接至所述第一计时器的第二输入端，所述LPLF OSC的第一输出端连接至所述检测模块、所述带隙模块、所述第一计时器的第三输入端和所述第二计时器的第二输入端，作为所述检测模块、带隙模块、第一计时器和第二计时器的时钟，所述第二计时器的输出端连接至所述或门的第一输入端，所述或门的输出端连接至所述RS触发器的第二输入端，所述DC-DC调节器的使能信号EN连接至所述第二非门的输入端，所述第二非门的输出端连接至所述或门的第二输入端；
所述第一计时器用于对所述DC-DC模块工作状态标志信号T_Flag所对应的输出电压下降时间TOFF进行计时，当所述输出电压下降时间TOFF大于负载电流达到临界电流IO_TH的第一时间TOFF_TH时，所述第一计时器输出第一信号TIL；
所述检测模块用于对第一信号TIL的次数进行检测，当所述第一信号TIL的次数连续N次时，所述检测模块输出第五信号LDOM，并将所述第五信号LDOM输入给所述RS触发器；
所述第二计时器用于接收当所述负载电流IO大于m倍所述临界电流IO_TH时，所述LDO模块输出的第三信号IO_Flag，并对所述第三信号IO_Flag的持续时间进行计时，当所述第三信号IO_Flag持续时间大于第二时间TANTI，所述第二计时器输出第四信号TIH，并将所述第四信号TIH输入至所述或门的一端；
所述直流DC-DC调节器的使能信号EN经第二非门后生成的第六信号ENB输入至或门的另一端，所述或门输出的第七有效信号PFMM输入至所述RS触发器；
所述RS触发器根据接收到的所述第五信号LDOM或第七信号PFMM，生成第二信号ENM和第八信号ENMB，根据所述第二信号ENM使能所述LDO模块、禁止所述DC-DC模块、使能所述第二计时器，根据所述第八信号ENMB禁止所述第一计时器，又或者，根据所述第二信号ENM禁止所述LDO模块、使能所述DC-DC模块、禁止所述第二计时器，根据所述第八信号ENMB使能所述第一计时器。
优选地，所述DC-DC调节器包括：带隙模块；
所述模式选择器的第一输出端连接至所述带隙模块的输入端作为带隙模块时钟，所述模式选择器的第二输出端连接至带隙模块的控制端；
所述LPLF OSC输出低频时钟信号TCLK，当所述DC-DC调节器工作在LDO模式时，所述带隙模块根据其控制端的第二信号ENM工作在间歇模式。
优选地，所述DC-DC调节器还包括：电源；
所述电源，用于为所述模式选择器，LDO模块，DC-DC模块，带隙模块供电。
优选地，所述DC-DC调节器还包括：反馈网络；
所述反馈网络，用于采样DC-DC调节器的输出电压，产生的VFB信号反馈给LDO模块和DC-DC模块。
优选地，所述第一时间为临界时间，所述第二时间为抗干扰时间。
优选地，利用计算第一时间TOFF_TH，其中，CO是DC-DC调节器的输出电容，ΔVO是输出电压的纹波电压，IO_TH是临界电流。
优选地，利用计算临界电流IO_TH，其中，VI是DC-DC调节器的输入电压，VO是DC-DC调节器的输出电压，IQ_PFM是DC-DC调节器中DC-DC模块工作在PFM模式时的静态电流，IQ_LDO是DC-DC调节器中LDO模块工作时的静态电流，(单位V-2)，CPARA是DC-DC模块中功率开关管的总的寄生电容，IP是电感电流峰值。
优选地，所述LDO模块共享DC-DC模块中的误差放大器、功率开关管的上管的全部或者一部分作为所述LDO模块的调整管，所述LPLF OSC共享DC-DC模块中的高频振荡器。
本发明通过在DC-DC调节器中增加LDO模块，使得DC-DC调节器在负载较低和待机时，将开关PFM模式切换到LDO模式，极大减小DC-DC调节器的功耗，延长电池的使用时间。
附图说明
图1为本发明实施例提供的DC-DC调节器结构图；
图2为本发明实施例提供的模式选择器结构图；
图3为本发明实施例提供的DC-DC调节器的DC-DC模块工作时的电感电流iL、输出电压纹波Vo Ripple、状态标志信号T_Flag波形图；
图4为图3的局部放大图；
图5为本发明实施例提供的负载电流IO、电感电流波形iL、输出电压纹波VoRipple、状态标志信号T_Flag、第三信号IO_Flag、第二信号ENM波形图；
图6为本发明实施例提供的DC-DC调节器从PFM模式切换到LDO模式时的负载电流IO、电感电流波形iL、输出电压纹波Vo Ripple、状态标志信号T_Flag、第三信号IO_Flag、第二信号ENM波形图；
图7为本发明实施例提供的DC-DC调节器从LDO模式切换到PFM模式时的负载电流IO、电感电流波形iL、输出电压纹波Vo Ripple、状态标志信号T_Flag、第三信号IO_Flag、第二信号ENM波形图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为便于对本发明的理解，下面将结合附图以具体实施例做进一步的解释说明，实施例并不构成对本发明实施例的限定。
下面以图1为例详细说明本发明实施例提供的DC-DC调节器，图1为本发明实施例提供的DC-DC调节器结构图。
如图1所示，本发明实施例包括：模式选择器101，低压差线性稳压器(low dropoutregulator，LDO)模块102，DC-DC模块103，带隙模块104，第一非门105，反馈网络106。
DC-DC模块103的输出端连接至模式选择器101的第一输入端，LDO模块102的输出端连接至模式选择器101的第二输入端，所述模式选择器101的第一输出端连接至所述带隙模块104的输入端作为带隙模块104时钟，所述模式选择器101的第二输出端连接至LDO模块的使能端、带隙模块104的控制端、并经第一非门105后连接至所述DC-DC模块的使能端；
模式选择器101对DC-DC模块的工作状态标志信号T_Flag中所对应输出电压下降的时间TOFF进行计时，当TOFF大于负载电流达到临界电流IO_TH的第一时间TOFF_TH时，所述模式选择器101输出第一信号TIL，当所述第一信号TIL的次数连续N次时，所述模式选择器101输出第二信号ENM，并通过所述第二信号ENM使能所述LDO模块102，禁止所述DC-DC模块103，以使所述DC-DC调节器工作在LDO模式；
所述LDO模块102采样负载电流IO，当所述负载电流IO大于m倍所述临界电流IO_TH时，LDO模块102输出第三信号IO_Flag，模式选择器101比较所述第三信号IO_Flag和第二时间TANTI，当第三信号IO_Flag持续时间大于第二时间TANTI时，模式选择器101输出第四信号TIH，并通过所述第四信号TIH禁止所述LDO模块102，使能所述DC-DC模块103，以使所述DC-DC调节器工作在开关模式。
其中，N为正整数，m≥1.2。
可选地，所述DC-DC调节器还包括：电源；
所述电源，用于为所述模式选择器101，LDO模块102，DC-DC模块103，带隙模块104供电。
在本实施例中，电源即为VS。
可选地，所述反馈网络106，用于采样DC-DC调节器的输出电压，产生的VFB信号反馈给LDO模块和DC-DC模块。
图1中的L为DC-DC调节器的滤波电感，CO是DC-DC调节器的输出滤波电容，IO是负载电流。
下面结合图2对DC-DC调节器的工作原理做进一步的说明。图2是本发明实施例提供的模式选择器101的结构图，如图2所示，所述模式选择器101包括第一计时器201，检测模块202，RS触发器203，第二计时器204，低功耗低频率振荡器(Low-Power Low-FrequencyOscillator，LPLF OSC)205，或门206，第二非门207。
所述DC-DC模块的工作状态标志信号T_Flag输入至所述第一计时器201的第一输入端，所述第一计时器201的输出端连接至所述检测模块202的第一输入端，所述检测模块202的输出端连接至所述RS触发器203的第一输入端，所述RS触发器203的第一输出端连接至所述第一非门105、第二计时器204的第一输入端，所述RS触发器203的第二输出端连接至所述第一计时器201的第二输入端，所述LPLF OSC 205的第一输出端连接至所述检测模块202、所述带隙模块104、所述第一计时器201的第三输入端和所述第二计时器204的第二输入端，作为所述检测模块202、带隙模块104、第一计时器201和第二计时器204的时钟，所述第二计时器204的输出端连接至所述或门206的第一输入端，所述或门206的输出端连接至所述RS触发器203的第二输入端，所述DC-DC调节器的使能端信号EN连接至所述第二非门207的输入端，所述第二非门207的输出端连接至所述或门206的第二输入端；
第一计时器201用于对所述DC-DC模块的工作状态标志信号T_Flag所对应的输出电压下降时间TOFF进行计时，当所述输出电压下降时间TOFF大于负载电流达到临界电流IO_TH的第一时间TOFF_TH时，所述第一计时器输出第一信号TIL；
检测模块202用于对第一信号TIL的次数进行检测，当所述第一信号TIL的次数连续N次时，所述检测模块输出第五信号LDOM，并将所述第五信号LDOM输入给所述RS触发器203；
第二计时器204用于接收当所述负载电流IO大于m倍所述临界电流IO_TH时，所述LDO模块102输出的第三信号IO_Flag，并对所述第三信号IO_Flag的持续时间进行计时，当所述第三信号IO_Flag持续时间大于第二时间TANTI时，所述第二计时器204输出第四信号TIH，并将所述第四信号TIH输入至所述或门206的一端；
所述直流DC-DC调节器的使能信号EN经第二非门207后生成的第六信号ENB输入至或门206的另一端，所述或门206输出的第七信号PFMM输入至所述RS触发器203；
所述RS触发器203用于根据接收到的所述第五信号LDOM或第七信号PFMM，生成第二信号ENM和第八信号ENMB，根据所述第二信号ENM使能所述LDO模块102、禁止所述DC-DC模块103、使能所述第二计时器204，根据所述第八信号ENMB禁止所述第一计时器201，又或者，根据所述第二信号ENM禁止所述LDO模块102、使能所述DC-DC模块103、禁止所述第二计时器204，根据所述第八信号ENMB使能所述第一计时器201。
需要说明的是，第一信号至第八信号可以在高电平时有效，低电平时无效，也可以是在高电平时无效，低电平时有效，在本实施例中，第一信号至第八信号在高电平时有效。
进一步地，所述DC-DC调节器的工作原理如下：
第一计时器201对DC-DC模块103的工作状态标志信号T_Flag所对应的TOFF进行计时，TOFF即输出电压下降时间。在一个周期内，当输出电压下降时间TOFF大于负载电流达到临界电流IO_TH的第一时间TOFF_TH时，第一计时器输出第一信号TIL；检测模块201对第一信号TIL的次数进行检测，在一个周期，当TOFF大于负载电流达到临界电流IO_TH的第一时间TOFF_TH时，第一计时器201输出第一信号TIL时，检测模块计1次；在下一个周期，当TOFF再次大于负载电流达到临界电流IO_TH的第一时间TOFF_TH时，第一计时器201输出第一信号TIL，检测模块202加1，检测模块202一直累计到N，N为正整数，即连续N个周期的TOFF大于负载电流达到临界电流IO_TH的第一时间TOFF_TH，检测模块202在累加未计满的过程中，只要出现一次TOFF小于负载电流达到临界电流IO_TH的第一时间TOFF_TH，则检测模块202累计的结果清零，重新开始计数；
当所述第一信号TIL的次数连续N次时，检测模块202输出第五信号LDOM，并将第五信号LDOM输入给RS触发器203的S端，此时，RS触发器203置位，RS触发器输出第二信号ENM和第八信号ENMB。此时，该第二信号ENM为高电平，第八信号ENMB为低电平，该第二信号ENM输入至LDO模块102的使能端EN_LDO，使能LDO模块102，该第二信号ENM经第一非门105后，输入至DC-DC模块103的使能端EN_DCDC，禁止DC-DC模块103，该第二信号ENM输入至第二计时器204，以使能所述第二计时器204；同时该第八信号ENMB输入至第一计时器201，禁止第一计时器201后，并复位第一信号TIL和第五信号LDOM。
其中，LPLF OSC 205输出低频时钟信号TCLK输入给带隙模块104，第二信号ENM输入至带隙模块104，当DC-DC调节器工作在LDO模式时，带隙模块104根据其控制端的第二信号ENM工作在间歇模式，以降低带隙模块的功耗。
当禁止第一计时器201，使能第二计时器204后，第二计时器204接收所述LDO模块102输出的第三信号IO_Flag，并对所述第三信号IO_Flag的持续时间(IO_Flag中高电平的时间段)进行计时，当所述第三信号IO_Flag高电平持续时间大于第二时间TANTI时，第二计时器204输出第四信号TIH，并将第四信号TIH输入至所述或门206的一端，直流DC-DC调节器的使能信号EN经第二非门207后生成的第六信号ENB输入至或门206的另一端，或门206输出端的第七信号PFMM输入至RS触发器203的R端，此时，RS触发器203被复位，输出第二信号ENM和第八信号ENMB。此时，第二信号ENM为低电平，第八信号ENMB为高电平，该第二信号ENM输入至LDO模块102的使能端EN_LDO，禁止LDO模块102，该第二信号ENM经第一非门105后，输入至DC-DC模块103的使能端EN_DCDC，使能DC-DC模块103，该第二信号ENM输入至第二计时器204，以禁止所述第二计时器204，并复位第四信号TIH和第七信号PFMM；同时该RS触发器203输出第八信号ENMB，该第八信号ENMB输入至所述第一计时器201，以启动第一计时器201。
可选地，所述第一时间为临界时间，所述第二时间为抗干扰时间。
其中，第二时间TANTI根据系统的其他频率的信号设定的，第一时间、临界电流是通过相关计算而提前设定的。
下面，对第一时间、临界电流的计算方法作以说明：
在DC-DC调节器中，工作在PFM模式时的DC-DC调节器的电感电流iL、输出电压纹波Vo Ripple、状态标志信号T_Flag波形如图3所示，其局部放大图如图4所示。在图3和图4中，TON是DC-DC模块开关时间段，亦对应DC-DC调节器输出电压上升时间段，TOFF是DC-DC模块无开关时间段，亦对应DC-DC调节器输出电压下降时间段。无开关时间段在图3中状态标识为高电平。
电感电流的上升时间TR和下降时间TF可以通过公式(1)、(2)来获得。
其中，IP是电感电流峰值，VI是DC-DC调节器的输入电压，VO是DC-DC调节器的输出电压，L是DC-DC调节器的滤波电感。
负载电流IO和输出电压纹波ΔV0关系如公式(3)所示：
IO·TOFF＝CO·(ΔVO) 公式(3)
在DC-DC开关时间段，在图4中，状态标识为低电平，负载电流IO和输出电压纹波ΔV0关系如公式(4)所示：
其中，CO是DC-DC调节器的输出电容。
功率开关管的功耗如公式(5)所示：
PD＝k·VI·(VI-VO)·VO·IO 公式(5)
其中，k的单位V-2，CPARA是DC-DC模块中功率开关管总的寄生电容；
忽略导通损耗，DC-DC调节器工作在PFM模式时的效率如公式(6)所示：
其中，输出功率PO＝VO·IO，DC-DC调节器中DC-DC模块工作在PFM模式的静态功耗PQ_PFM＝VI·IQ_PFM，IQ_PFM是DC-DC调节器中DC-DC模块工作在PFM时的静态电流,IQ_PFM大约几十微安(uA)；
DC-DC调节器工作于LDO模式时的效率如公式(7)所示：
其中，输入功率PI＝VI·IO，DC-DC调节器中DC-DC模块工作在LDO模式的静态功耗PQ_LDO＝VI·IQ_LDO，IQ_LDO是DC-DC调节器中DC-DC模块工作在LDO时的静态电流，IQ_LDO可以低至几百纳安(nA，1uA＝1000nA)。
当ηLDO＝ηPFM，得出临界电流IO_TH，如公式(8)所示:
其中，
输出负载电流达到临界电流IO_TH时，由公式(3)得到临界时间即第一时间TOFF_TH，如公式(9)所示：
当负载电流IO小于临界电流IO_TH时，即IO＜IO_TH时，则ηPFM＜ηLDO，此时，DC-DC调节器从PFM模式切换到LDO模式，此时DC-DC调节器效率ηDCDC＝ηLDO，将高于PFM模式效率ηPFM。
负载电流和临界电流间满足IO＞m·IO_TH，是避免DC-DC调节器在LDO模块和DC-DC模块来回切换，造成系统不稳定。
在负载电流IO＝0即待机模式时，LDO模式功耗远小于PFM模式功耗。
以蓝牙4.0模块为例，在蓝牙4.0模块应用中大部分时间系统处于低功耗待机模式，要求电池耗电极低，而在正常工作时，又要求效率高。本发明实施例提供的DC-DC调节器，符合这种需求，延长了电池的使用时间。
通过应用本发明实施例提供的DC-DC调节器，以及通过对第一时间、临界电流的计算，可以得到DC-DC调节器在LDO模式和PFM模式切换时，负载电流IO、电感电流波形Il、输出电压纹波Vo Ripple、状态标志信号T_Flag、第三信号IO_Flag、第二信号ENM波形图，其中，图5为本发明实施例提供的负载电流IO、电感电流波形Il、输出电压纹波Vo Ripple、状态标志信号T_Flag、第三信号IO_Flag、第二信号ENM波形图；图6为本发明实施例提供的DC-DC调节器从PFM模式切换到LDO模式时的负载电流IO、电感电流波形Il、输出电压纹波Vo Ripple、状态标志信号T_Flag、第三信号IO_Flag、第二信号ENM波形图；图7为本发明实施例提供的DC-DC调节器从LDO模式切换到PFM模式时的负载电流IO、电感电流波形Il、输出电压纹波VoRipple、状态标志信号T_Flag、第三信号IO_Flag、第二信号ENM波形图。
因此，本实施例可以通过预先设计好第一时间、第二时间以及临界电流，通过在DC-DC调节器中新增LDO模块，减小了DC-DC调节器的待机功耗，而且，为了减小DC-DC调节器所占用的芯片面积，新添加的LDO模块，可以共享DC-DC模块中的误差放大器、功率开关管的上管的全部或者一部分作为LDO的调整管，LPLF OSC可以共享DC-DC模块中的高频振荡器。
专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种直流DC-DC调节器，其特征在于，所述DC-DC调节器包括：模式选择器，LDO模块，DC-DC模块；
所述DC-DC模块的输出端连接至所述模式选择器的第一输入端，所述LDO模块的输出端连接至所述模式选择器的第二输入端，所述模式选择器的第二输出端连接至LDO模块的使能端、并经第一非门后连接至所述DC-DC模块的使能端；
模式选择器对所述DC-DC模块的工作状态标志信号(T_Flag)所对应的输出电压下降时间(TOFF)进行计时，当所述输出电压下降时间(TOFF)大于负载电流达到临界电流IO_TH的第一时间TOFF_TH时，所述模式选择器输出第一信号(TIL)，当所述第一信号(TIL)的次数连续N次时，所述模式选择器输出第二信号(ENM)，并基于所述第二信号(ENM)使能所述LDO模块，禁止所述DC-DC模块，以使所述DC-DC调节器工作在LDO模式；
所述LDO模块采样负载电流(IO)，当所述负载电流(IO)大于m倍所述临界电流IO_TH时，所述LDO模块输出第三信号(IO_Flag)，当所述第三信号(IO_Flag)持续时间大于第二时间(TANTI)时，所述模式选择器输出第四信号(TIH)，并基于所述第四信号(TIH)禁止所述LDO模块，使能所述DC-DC模块，以使所述DC-DC调节器工作在开关模式；
其中，所述N为正整数，所述m≥1.2。
2.根据权利要求1所述的DC-DC调节器，其特征在于，所述模式选择器包括：低功耗低频率振荡器LPLF OSC，第一计时器，第二计时器，检测模块，RS触发器，或门，第二非门；
所述DC-DC模块的工作状态标志信号(T_Flag)输入至所述第一计时器的第一输入端，所述第一计时器的输出端连接至所述检测模块的第一输入端，所述检测模块的输出端连接至所述RS触发器的第一输入端，所述RS触发器的第一输出端连接至所述第一非门、第二计时器的第一输入端，所述RS触发器的第二输出端连接至所述第一计时器的第二输入端，所述LPLF OSC的第一输出端连接至所述检测模块、带隙模块、所述第一计时器的第三输入端和所述第二计时器的第二输入端，作为所述检测模块、带隙模块、第一计时器和第二计时器的时钟，所述第二计时器的输出端连接至所述或门的第一输入端，所述或门的输出端连接至所述RS触发器的第二输入端，所述DC-DC调节器的使能信号(EN)连接至所述第二非门的输入端，所述第二非门的输出端连接至所述或门的第二输入端；
所述第一计时器用于对所述DC-DC模块工作状态标志信号(T_Flag)所对应的输出电压下降时间(TOFF)进行计时，当所述输出电压下降时间(TOFF)大于负载电流达到临界电流IO_TH的第一时间TOFF_TH时，所述第一计时器输出第一信号(TIL)；
所述检测模块用于对第一信号(TIL)的次数进行检测，当所述第一信号(TIL)的次数连续N次时，所述检测模块输出第五信号(LDOM)，并将所述第五信号(LDOM)输入给所述RS触发器；
所述第二计时器用于接收当所述负载电流(IO)大于m倍所述临界电流IO_TH时，所述LDO模块输出的第三信号(IO_Flag)，并对所述第三信号(IO_Flag)的持续时间进行计时，当所述第三信号(IO_Flag)持续时间大于第二时间(TANTI)，所述第二计时器输出第四信号(TIH)，并将所述第四信号(TIH)输入至所述或门的一端；
所述直流DC-DC调节器的使能信号(EN)经第二非门后生成的第六信号(ENB)输入至或门的另一端，所述或门输出的第七有效信号(PFMM)输入至所述RS触发器；
所述RS触发器根据接收到的所述第五信号(LDOM)或第七信号(PFMM)，生成第二信号(ENM)和第八信号(ENMB)，根据所述第二信号(ENM)使能所述LDO模块、禁止所述DC-DC模块、使能所述第二计时器，根据所述第八信号(ENMB)禁止所述第一计时器，又或者，根据所述第二信号(ENM)禁止所述LDO模块、使能所述DC-DC模块、禁止所述第二计时器，根据所述第八信号(ENMB)使能所述第一计时器。
3.根据权利要求2所述的DC-DC调节器，其特征在于，所述DC-DC调节器包括：带隙模块；
所述模式选择器的第一输出端连接至所述带隙模块的输入端作为带隙模块时钟，所述模式选择器的第二输出端连接至带隙模块的控制端；
所述LPLF OSC输出低频时钟信号(TCLK)，当所述DC-DC调节器工作在LDO模式时，所述带隙模块根据其控制端的第二信号(ENM)工作在间歇模式。
4.根据权利要求1所述的DC-DC调节器，其特征在于，所述DC-DC调节器还包括：电源；
所述电源，用于为所述模式选择器，LDO模块，DC-DC模块，带隙模块供电。
5.根据权利要求1所述的DC-DC调节器，其特征在于，所述DC-DC调节器还包括：反馈网络；
所述反馈网络，用于采样DC-DC调节器的输出电压，产生的VFB信号反馈给LDO模块和DC-DC模块。
6.根据权利要求1所述的DC-DC调节器，其特征在于，所述第一时间为临界时间，所述第二时间为抗干扰时间。
7.根据权利要求1所述的DC-DC调节器，其特征在于，利用计算第一时间TOFF_TH，其中，CO是DC-DC调节器的输出电容，ΔVO是输出电压的纹波电压，IO_TH是临界电流。
8.根据权利要求7所述的DC-DC调节器，其特征在于，利用计算临界电流IO_TH，其中，VI是DC-DC调节器的输入电压，VO是DC-DC调节器的输出电压，IQ_PFM是DC-DC调节器中DC-DC模块工作在PFM模式时的静态电流，IQ_LDO是DC-DC调节器中LDO模块工作时的静态电流，(单位V-2)，CPARA是DC-DC模块中功率开关管的总的寄生电容，IP是电感电流峰值，L是DC-DC调节器的滤波电感。
9.根据权利要求2所述的DC-DC调节器，其特征在于，所述LDO模块共享DC-DC模块中的误差放大器、功率开关管的上管的全部或者一部分作为所述LDO模块的调整管，所述LPLFOSC共享DC-DC模块中的高频振荡器。
CN201410606047.2A 2014-10-31 2014-10-31 Dc-dc调节器 Active CN104348359B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410606047.2A CN104348359B (zh) 2014-10-31 2014-10-31 Dc-dc调节器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410606047.2A CN104348359B (zh) 2014-10-31 2014-10-31 Dc-dc调节器

Publications (2)

Publication Number Publication Date
CN104348359A CN104348359A (zh) 2015-02-11
CN104348359B true CN104348359B (zh) 2017-01-11

Family

ID=52503356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410606047.2A Active CN104348359B (zh) 2014-10-31 2014-10-31 Dc-dc调节器

Country Status (1)

Country Link
CN (1) CN104348359B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104993701B (zh) * 2015-07-22 2017-05-24 无锡中感微电子股份有限公司 一种pwm/pfm控制电路
US9804617B2 (en) * 2015-11-20 2017-10-31 Texas Instruments Incorporated Detecting an inductor coupled to a power control circuit
CN105846669A (zh) * 2016-03-17 2016-08-10 乐视致新电子科技（天津）有限公司 一种提高手持设备待机效率的装置及方法
CN107204705B (zh) * 2016-03-18 2019-04-19 电信科学技术研究院 Dc-dc调节器及其软启动的控制方法、控制器
US10277131B2 (en) * 2016-08-19 2019-04-30 Semiconductor Components Industries, Llc Control circuits and control methods for power converters
WO2018120214A1 (zh) * 2016-12-30 2018-07-05 华为技术有限公司 一种调整终端电源能效的方法及终端
CN110098736B (zh) * 2018-01-30 2020-09-04 圣邦微电子（北京）股份有限公司 一种自适应宽范围输入的恒流输出电路
CN110323825B (zh) * 2019-06-10 2021-08-03 厦门四信通信科技有限公司 一种电源电路切换装置、方法和物联网设备
CN111555616B (zh) * 2020-05-22 2021-11-23 华大半导体有限公司 电源管理系统及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229289B1 (en) * 2000-02-25 2001-05-08 Cadence Design Systems, Inc. Power converter mode transitioning method and apparatus
EP1681760A2 (en) * 2005-01-18 2006-07-19 Micrel, Inc. Dual mode buck regulator with improved transition between LDO and PWM operation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229289B1 (en) * 2000-02-25 2001-05-08 Cadence Design Systems, Inc. Power converter mode transitioning method and apparatus
EP1681760A2 (en) * 2005-01-18 2006-07-19 Micrel, Inc. Dual mode buck regulator with improved transition between LDO and PWM operation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
具有改进轻负载效率的全集成DC－DC转换器;龚晓寒;《中国优秀硕士学位论文全文数据库 工程科技Ⅱ辑》;20120115;47-52页 *

Also Published As

Publication number Publication date
CN104348359A (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
CN104348359B (zh) Dc-dc调节器
CN111183576B (zh) 开关调节器中的无缝模式转变的方法及控制器
CN103580000B (zh) 开关电源输出过压保护方法及电路及带该电路的开关电源
US8624571B2 (en) DC-DC converters with pulse generators shared between PWM and PFM modes
CN202435294U (zh) 一种脉冲宽度调制开关电源控制器及开关电源
TWI483518B (zh) 用於接收輸入電壓的開關調製器的控制電路及在開關調製器中利用接通時間恆定體系控制主開關和低端開關的方法
US20150002115A1 (en) Series-capacitor buck converter multiphase controller
CN103208934A (zh) 一种脉冲宽度调制开关电源控制器及开关电源
CN103475223A (zh) 降压型转换器
CN102904440A (zh) 用于控制降压-升压转换器的设备和方法
CN102868298B (zh) 一种用于cot控制模式的开关调整器中的定时器
CN103929048B (zh) 一种开关电源的过零检测电路
EP2704301B1 (en) DC-DC converter and control method thereof
CN103066823A (zh) 一种开关电源控制器和控制方法
CN105827112A (zh) 一种具有低功耗特性的buck变换器
US9306452B2 (en) Multiple power path management with micro-energy harvesting
CN104167768A (zh) 一种充电装置及充电方法
CN108923631B (zh) 一种开关电源系统及用于开关电源系统的控制电路及装置
CN108155627B (zh) 一种用于低压差buck转换器的辅助控制电路
CN106911251A (zh) 降压功率变换器
US8643346B2 (en) Device and method for converting a potential
Peng et al. An analysis of buck converter efficiency in PWM/PFM mode with simulink
CN204376700U (zh) 一种直流-直流转换器
RU158535U1 (ru) Преобразователь постоянного напряжения в постоянное
CN105305817A (zh) 切换式稳压器控制电路及稳定输出电气信号的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Wuxi District of Jiangsu city of Wuxi province Qingyuan Road 214135 No. 18 Taihu International Science Park sensor network university science and Technology Park 530 building A1001

Applicant after: WUXI ZHONGGAN MICROELECTRONIC CO., LTD.

Address before: A 530 Taihu international science and Technology Park building 214135 Qingyuan Road in Jiangsu province Wuxi City District 10 layer

Applicant before: Wuxi Vimicro Co., Ltd.

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant