CN101164235A - 集成电路、电子设备及集成电路控制方法 - Google Patents
集成电路、电子设备及集成电路控制方法 Download PDFInfo
- Publication number
- CN101164235A CN101164235A CNA2006800132733A CN200680013273A CN101164235A CN 101164235 A CN101164235 A CN 101164235A CN A2006800132733 A CNA2006800132733 A CN A2006800132733A CN 200680013273 A CN200680013273 A CN 200680013273A CN 101164235 A CN101164235 A CN 101164235A
- Authority
- CN
- China
- Prior art keywords
- functional block
- switch
- coupled
- supply line
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0019—Arrangements for reducing power consumption by energy recovery or adiabatic operation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
一种集成电路(10)，包括：多个功能块(101、102、103)，每个功能块(101、102、103)耦合在第一供电线路(110)和第二供电线路(120)之间。第一功能块(101)通过包括第一开关(131)的第一导电通路耦合至第一供电线路(110)，而第二功能块(102)通过包括第二开关(132)的第二导电通路耦合至第一供电线路(110)，第一开关(131)和第二开关(132)被设置为把第一功能块(101)和第二功能块(102)分别与第一供电线路(110)断开，从而把所述功能块(101；102)从活动模式切换到待机模式。IC(10)包括其他开关(141)，所述其他开关(141)的第一端子耦合至第一开关(131)和第一功能块(101)之间的第一导电通路上的节点(121)，而第二端子耦合至第二开关(132)和第二功能块(102)之间的第二导电通路上的节点(122)。所述其他开关(141)的控制端对指示第一开关(131)和第二开关(132)被禁用的使能信号做出响应，从而允许对第一功能块(101)和第二功能块(102)之间的电荷进行再循环。
Description
技术领域
本发明涉及一种包括多个功能块的集成电路(IC)，每个功能块耦合在第一供电线路与第二供电线路之间，第一功能块通过包含第一开关的第一导电通路耦合至第一供电线路，第二功能块通过包含第二开关的第二导电通路耦合至第一供电线路，第一开关和第二开关被设置为分别把第一功能块和第二功能块与第一电源断开，从而把所述功能块从活动模式切换到待机模式。
本发明还涉及一种包含该IC的电子设备。
本发明还涉及该IC的电荷再循环方法。
背景技术
与当前IC设计有关的最大挑战之一是IC的功耗管理。由于IC的高特征密度和特征尺寸的小型化，该IC在处于活动模式期间从相关联的电源吸取大电流，这将导致IC过热，而且当电源具有有限的容量时(例如电池组)会很快耗尽该电源。
当IC的功能块进入休眠或待机模式时，可以通过将其与电源断开而限制IC的功耗，因为这显著减少了与该功能块相关联的漏电流的大小。然而，当该功能块切换回活动模式时，它的上电过程对电源造成大的消耗，这会导致电源电压临时性大幅降低，并对同一电路板上的邻近芯片产生严重干扰。这对已经活动的其他功能块和/或IC的正确工作造成了危害。
美国专利申请US2004/0239368提供了针对这个问题的解决方法，其公开了一种具有多个功能块的IC，每个功能块被设置有包含模式转变检测器的电荷再分配电路，一旦检测到相关功能块转变为空闲模式，则每个电荷再分配电路连接到电容性中间浮动虚拟源/宿(capacitiveintermediate floating virtual source/sink)。存储于电容性虚拟源/宿中的电荷可以重新用于对其它功能块进行充电，这样可以在某种程度上减轻电源的压力。
然而，该IC的不足之处在于电荷再循环措施引起IC中明显的区域性过热。
发明内容
本发明试图提供一种根据开头段落所述的、并具有简化的电荷再循环装置的IC。
本发明还试图提供一种包括该IC的电子设备。
本发明还试图提供一种在该IC中进行电荷再循环的方法。
根据本发明的方面，提供了一种根据开头段落所述的IC，该IC还包括其他开关，所述其他开关的第一端子耦合至第一开关和第一功能块之间的第一导电通路上的结点，且第二端子耦合至第二开关和第二功能块之间的第二导电通路上的结点，所述其他开关的控制端对指示第一开关和第二开关被禁用的使能信号做出响应。
本发明基于如下认识：那就是IC日益包含互斥或互补的功能，例如第一功能块仅在第二功能块处于待机模式下时才会活动，反之亦然。因此，存储在将进入待机模式的功能块中的电荷可以被再循环至将进入活动模式的功能块，而无需专门的电荷存储设备。
在实施例中，所述集成电路还包括产生使能信号的控制器。优选地，所述控制器还控制功能块的模式选择，其优点是不需要专门的功能实体来产生使能信号。
备选地，所述集成电路还包括耦合至第一开关的控制端的第一使能线路、耦合至第二开关的控制端的第二使能线路以及逻辑门，所述逻辑门具有耦合至第一使能线路的第一输入端、耦合至第二使能线路的第二输入端以及用于产生使能信号的输出端。其具有的优点是，使能信号可以在所述其他开关的附近产生，而无需全局控制器与所述其他开关的控制端之间的过长导线。
根据本发明的另一方面，提供了一种电子设备，包括：如权利要求1所述的集成电路；以及耦合至所述集成电路的第一供电线路与第二供电线路之间的电源。这种电子设备得益于根据本发明的IC，因为与不具有电荷再循环装置的传统IC相比，该电子设备的电源在功能块的上电或掉电时所需提供的电力更少。这在所述电源包括电池的情况下尤其符合。
根据本发明的另一方面，提供了一种在根据开头段落中所述的IC中进行电荷再循环的方法，所述方法包括：提供其他开关，所述其他开关的第一端子耦合至第一开关和第一功能块之间的第一导电通路上的节点，而第二端子耦合至第二开关和第二功能块之间的第二导电通路上的节点；禁用第一开关，以断开第一功能块与第一供电线路的连接，从而把第一功能块从活动模式切换到待机模式；如果第二开关被禁用，则把所述其他开关启用预定时段，以实现电荷从第一功能块至第二功能块的转移；以及在所述预定时段后，禁用所述其他开关；优选地通过如下而完成：在禁用所述其他开关后启用第二开关，以把第二功能块连接至第一供电线路，从而把第二功能块从待机模式切换至活动模式。
使用这种方法，IC中的地和供电跳动以及该IC的功耗得以减小。
附图说明
参考附图，通过非限制性示例更加详细地描述本发明，其中：
图1示出了发明的IC的实施例；
图2示出了本发明的IC的另一个实施例；以及
图3示出了本发明的电子设备。
具体实施方式
应该理解的是，附图仅仅是示意性的，并没按比例绘制。还应该理解，相同的附图标记在整个附图中指示相同或相似的部件。
图1示出了含有多个功能块的IC 10，包括功能块101、102和103。这些功能块耦合在第一供电线路110(例如电源电压(Vdd)线路)和第二供电线路120(例如地)之间，每个功能块通过包括使能开关的导电通路耦合至第一供电线路110，例如第一功能块101通过包括第一开关131的导电通路耦合至第一供电线路110，第二功能块102通过包括第二开关132的第二导电通路耦合至第一供电线路110，等等。
多个功能块的导电通路通过其他开关而互联。例如，其他开关141第一端子耦合至第一导电通路上的节点121，且第二端子耦合至第二导电通路上的节点122，而第四使能开关142的第一端子耦合至第二导电通路上的节点122，且第二端子耦合至第三导电通路上的节点123，所述第三导电通路即第三功能块103和第一供电线路110之间包括第三开关133的通路，等等。需要指出的是，并不是所有功能块都需要互联；一些功能块缺少这种互联，例如因为它们在IC 10的大部分操作时间里同时处于活动状态。图1所示的开关可以是任何适合类型的开关，比如MOS、CMOS、BicMOS或双极性晶体管、半导体闸流管等等。
控制器150被设置用于控制上述开关的控制端，即图1所示的开关131、132、133以及其他开关141和142。控制器150被配置为把IC 10的功能块101、102、103在活动模式与待机模式之间进行切换，该切换可以响应外部信号152(例如用户定义的信号)而进行，或是可以在内部决定而进行。在决定需要把某个功能块，比如第一功能块101，切换至待机模式时，控制器150禁用第一功能块101至第一供电线路110的第一导电通路上的有关的开关131，从而切断了第一功能块101与电源的连接。
接下来，控制器150检查通过其导电通路经其他开关耦合至第一功能块101的第一导电通路的功能块(例如第二功能块的第二导电通路通过其他开关141耦合至第一功能块101的第一导电通路)是否处于待机模式(即其相关的开关132被禁用)。如果是的话，则控制器150将启用第一其他开关141，以允许电荷从已经充电的第一功能块101流向未充电的第二功能块102。
优选地，如果控制器150已经决定需要激活第二功能块102，则控制器150仅启用第一其他开关141，尽管第一其他开关在两个功能块保持在待机模式下时也可能被启用；这样仅会导致第一功能块101的电荷还通过第二功能块102发生泄露(leak away)。随后，如果第二功能块102将要切换至活动模式，则控制器150启用第二开关132，这样就将第二功能块102连接至第一供电线路110。第二开关132在预定的延迟后启用，以确保存储在第一功能块101中的电荷均匀地分配到第一功能块101和第二功能块102。当启用第二开关132时，再次禁用其他开关141，以确保第一功能块101保持与供电线路110的断开。
其他开关141，142也可以级联的方式同时启用；例如，当第一功能块101和第二功能块102同时切换至待机模式时，第三功能块计划为切换至活动模式，则可以启用第一其他开关141和第二其他开关142，以允许第一功能块101和第二功能块102的组合电荷流向第三功能块103。
图2示出了本发明的IC 10的备选实施例。在这个实施例中，其他开关141、142由各自的逻辑门201、202所启用。第一逻辑门201的第一输入端耦合至第一开关131的使能线路，且第二输入端耦合至第二开关132的使能线路，而第二逻辑门202的第一输入端耦合至第二开关132的使能线路，且第二输入端耦合至第三开关133的使能线路。例如，如果第二功能块102处于待机模式，且控制器150切断第一开关131以迫使第一功能块101处于待机模式，那么逻辑门201通过其输出自动启用第一其他开关141，因为第一开关131和第二开关132的使能线路的逻辑状态与这些被禁用的开关相一致。在第一开关131、第二开关132和第一其他开关141由逻辑0禁用的情况下，例如所述开关是nMOS晶体管，则逻辑门201、逻辑门201将以NOR门而实现。
如果在第一功能块101被切换至待机模式时计划把第二功能块102切换至待机模式，那么控制器150被配置为在禁用第一开关131后把第二开关132启用预定的时段，以允许电荷从第一功能块101重新分配至第二功能块102。第二开关132的激活将自动禁用第一其他开关141，因为第一逻辑开关201将会接收到其一个输入值的变化，导致第一逻辑开关201改变其输出值，从而禁用第一其他开关141。
图1和图2所示的IC的实施例执行本发明的方法。其他开关141的第一端子耦合至第一开关131和第一功能块101之间的第一导电通路上的节点121，且第二端子耦合至第二开关132和第二功能块之间的第二导电通路上的节点122，其他开关141的提供允许电荷从第一功能块101重新分配至第二功能块102，这通过禁用第一开关131以把第一功能块101与第一供电线路110断开、从而把第一功能块101从活动模式切换至待机模式而实现，而且如果第二开关被禁用，那么后续步骤包括：把其他开关141启用预定时段，以实现电荷从第一功能块101到第二功能块102的转移；在所述预定时段后禁用其他开关141；以及在禁用其他开关141后启用第二开关132，以便把第二功能块102连接至第一供电线路110，从而把第二功能块102从待机模式切换至活动模式。
图3示出了具有根据本发明的IC 10的电子设备300。电子设备300的电源320(例如电池或以电力线供电的设备)耦合在IC 10的第一供电线路110与第二供电线路120之间，用于给IC 10的功能块供电。由于IC 10的电路板上存在电荷再循环措施，所以电子设备300可以从供电跳动(supply bounce)的减少中获益，而且在电源320包括电池的情况下从更长久的电池电力中获益。这在整体上提高了电子设备300的性能和可靠性。
应该注意的是，上面提到的实施例对本发明进行说明而不是限制，在不背离所附权利要求的范围的情况下，本领域的技术人员可以设计多种备选的实施例。在权利要求中，任何置于括号中的附图标记都不应被解释为对权利要求的限制。单词“包括”并不排除除了权利要求中所列出的元件或步骤之外还存在其他的元件或步骤。位于某个元件前的单词“一”不排除多个该元件的存在。本发明可以通过包括若干不同元件的硬件来实现。在列举若干装置的设备权利要求中，这些装置中的若干可以由同一项硬件来实现。起码的事实是，互不相同的从属权利要求中所描述的特定措施并不指示这些措施的组合不能产生有益效果。
Claims (8)
1.一种集成电路(10)，包括：
多个功能块(101、102、103)，每个功能块(101、102、103)耦合在第一供电线路(110)和第二供电线路(120)之间，第一功能块(101)通过包括第一开关(131)的第一导电通路耦合至第一供电线路(110)，而第二功能块(102)通过包括第二开关(132)的第二导电通路耦合至第一供电线路(110)，第一开关(131)和第二开关(132)被设置为把第一功能块(101)和第二功能块(102)分别与第一供电线路(110)断开，从而把所述功能块(101；102)从活动模式切换到待机模式；以及
其他开关(141)，所述其他开关(141)的第一端子耦合至第一开关(131)和第一功能块(101)之间的第一导电通路上的节点(121)，而第二端子耦合至第二开关(132)和第二功能块(102)之间的第二导电通路上的节点(122)，其他开关(141)的控制端对指示第一开关(131)和第二开关(132)被禁用的使能信号做出响应。
2.根据权利要求1所述的集成电路(10)，其中，第一功能块(101)和第二功能块(102)展现出互补的活动行为。
3.根据权利要求1或2所述的集成电路，其中，所述集成电路(10)还包括产生使能信号的控制器(150)。
4.根据权利要求1或2所述的集成电路(10)，还包括耦合至第一开关(131)的控制端的第一使能线路、耦合至第二开关(132)的控制端的第二使能线路以及逻辑门(201)，所述逻辑门(201)具有耦合至第一使能线路的第一输入端、耦合至第二使能线路的第二输入端以及用于产生使能信号的输出端。
5.一种电子设备(300)，包括：
如权利要求1所述的集成电路(10)；以及
供电装置(320)，耦合在集成电路(10)的第一供电线路(110)和第二供电线路(120)之间。
6.根据权利要求5所述的电子设备(300)，其中，所述电源(320)包括电池。
7.一种对集成电路(10)中存储的电荷进行再循环的方法，所述集成电路(10)包括多个功能块(101，102，103)，每个功能块(101、102、103)耦合在第一供电线路(110)和第二供电线路(120)之间，第一功能块(101)通过包括第一开关(131)的第一导电通路耦合至第一供电线路(110)，而第二功能块(102)通过包括第二开关(132)的第二导电通路耦合至第一供电线路(110)；所述方法包括：
提供其他开关(141)，所述其他开关(141)的第一端子耦合至第一开关(131)和第一功能块(101)之间的第一导电通路上的节点(121)，而第二端子耦合至第二开关(132)和第二功能块(102)之间的第二导电通路上的节点(122)；
禁用第一开关(131)，以断开第一功能块(101)与第一供电线路(110)的连接，从而把第一功能块(101)从活动模式切换到待机模式；
如果第二开关(102)被禁用，则把其他开关(141)启用预定时段，以实现电荷从第一功能块(101)至第二功能块(102)的转移；以及，
在所述预定时段后，禁用其他开关(141)。
8.根据权利要求6所述的方法，还包括在禁用其他开关(141)后启用第二开关(132)，以把第二功能块(102)连接到第一供电线路(110)，从而把第二功能块(102)从待机模式切换至活动模式。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP05103277 | 2005-04-22 | ||
| EP05103277.9 | 2005-04-22 | ||
| PCT/IB2006/051219 WO2006111932A1 (en) | 2005-04-22 | 2006-04-20 | Integrated circuit, electronic device and integrated circuit control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101164235A true CN101164235A (zh) | 2008-04-16 |
| CN101164235B CN101164235B (zh) | 2010-10-06 |
Family
ID=36829671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006800132733A Active CN101164235B (zh) | 2005-04-22 | 2006-04-20 | 集成电路、电子设备及集成电路控制方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7616051B2 (zh) |
| EP (1) | EP1882306B1 (zh) |
| JP (1) | JP4852598B2 (zh) |
| CN (1) | CN101164235B (zh) |
| WO (1) | WO2006111932A1 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090146734A1 (en) * | 2007-12-11 | 2009-06-11 | Fujitsu Limited | Charge Recycling (CR) in Power Gated Complementary Metal-Oxide-Semiconductor (CMOS) Circuits and in Super Cutoff CMOS (SCCMOS) Circuits |
| US7834684B2 (en) * | 2007-12-11 | 2010-11-16 | Fujitsu Limited | Sizing and placement of charge recycling (CR) transistors in multithreshold complementary metal-oxide-semiconductor (MTCMOS) circuits |
| JP2009218356A (ja) * | 2008-03-10 | 2009-09-24 | Nec Electronics Corp | 半導体装置及びその制御方法 |
| JP5706635B2 (ja) * | 2010-06-24 | 2015-04-22 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその内部回路の制御方法 |
| US8972758B2 (en) | 2011-11-30 | 2015-03-03 | International Business Machines Corporation | Charge recycling between power domains of integrated circuits |
| JP6027817B2 (ja) * | 2012-08-10 | 2016-11-16 | キヤノン株式会社 | 半導体装置とその電源制御方法 |
| JP6080644B2 (ja) * | 2013-03-25 | 2017-02-15 | キヤノン株式会社 | 電力制御装置 |
| EP3301975B1 (en) * | 2016-09-28 | 2019-05-01 | Intel IP Corporation | Apparatuses and methods for measuring neighboring inter-frequency or inter-rat cells |
| JP2019169604A (ja) * | 2018-03-23 | 2019-10-03 | 株式会社東芝 | 集積回路 |
| US11303274B1 (en) | 2020-11-16 | 2022-04-12 | Micron Technology, Inc. | Sub-threshold current reduction circuit switches and related apparatuses and methods |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5378940A (en) * | 1993-03-12 | 1995-01-03 | Massachusetts Institute Of Technology | Charge recovery logic including split level logic |
| US5493240A (en) * | 1995-03-01 | 1996-02-20 | International Business Machines Corporation | Static combinatorial logic circuits for reversible computation |
| JPH11214526A (ja) * | 1998-01-21 | 1999-08-06 | Mitsubishi Electric Corp | 半導体回路装置 |
| JP3080062B2 (ja) * | 1998-04-06 | 2000-08-21 | 日本電気株式会社 | 半導体集積回路 |
| JP3187775B2 (ja) * | 1998-08-10 | 2001-07-11 | 日本電気株式会社 | 論理回路 |
| JP3123516B2 (ja) * | 1998-08-14 | 2001-01-15 | 日本電気株式会社 | 半導体装置及び半導体装置の駆動方法 |
| US20020000872A1 (en) * | 1998-09-11 | 2002-01-03 | Yibin Ye | Method and apparatus for reducing standby leakage current using a leakage control transistor that receives boosted gate drive during an active mode |
| EP1443650A3 (en) * | 2003-01-30 | 2006-11-15 | STMicroelectronics Pvt. Ltd | Method and system for reducing power consumption in digital circuit using charge redistribution circuits |
| US7138825B2 (en) * | 2004-06-29 | 2006-11-21 | International Business Machines Corporation | Charge recycling power gate |
| US7196954B2 (en) * | 2005-06-06 | 2007-03-27 | Infineon Technologies Ag | Sensing current recycling method during self-refresh |
| US7414460B1 (en) * | 2006-03-31 | 2008-08-19 | Integrated Device Technology, Inc. | System and method for integrated circuit charge recycling |
-
2006
- 2006-04-20 WO PCT/IB2006/051219 patent/WO2006111932A1/en active Application Filing
- 2006-04-20 US US11/911,881 patent/US7616051B2/en active Active
- 2006-04-20 CN CN2006800132733A patent/CN101164235B/zh active Active
- 2006-04-20 JP JP2008507250A patent/JP4852598B2/ja active Active
- 2006-04-20 EP EP06727979A patent/EP1882306B1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP4852598B2 (ja) | 2012-01-11 |
| EP1882306A1 (en) | 2008-01-30 |
| CN101164235B (zh) | 2010-10-06 |
| WO2006111932A1 (en) | 2006-10-26 |
| EP1882306B1 (en) | 2013-03-27 |
| US20080284491A1 (en) | 2008-11-20 |
| US7616051B2 (en) | 2009-11-10 |
| JP2008537353A (ja) | 2008-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101164235B (zh) | 集成电路、电子设备及集成电路控制方法 | |
| US7279927B2 (en) | Integrated circuit with multiple power domains | |
| CN101278248B (zh) | 具有电流泄漏减小设计的半导体集成电路 | |
| US7863971B1 (en) | Configurable power controller | |
| US9287858B1 (en) | Low leakage shadow latch-based multi-threshold CMOS sequential circuit | |
| CA2146274C (en) | Low-power-dissipation cmos circuits | |
| CN103941597A (zh) | 电源控制电路及具有该电源控制电路的电子装置 | |
| CN101421896A (zh) | 通过电源状态检测的esd箝位控制 | |
| US7793130B2 (en) | Mother/daughter switch design with self power-up control | |
| CN102780246B (zh) | 电源控制装置和电源控制系统 | |
| US7671623B2 (en) | Device for managing the consumption peak of a domain on each powering-up | |
| CN101227180A (zh) | 低功率电平敏感扫描设计锁存器的方法和系统 | |
| US7663411B2 (en) | Semiconductor device with a logic circuit | |
| CN110190841B (zh) | Io端口复用控制电路以及电子设备 | |
| CN219041762U (zh) | 一种低功耗电路及电子设备 | |
| US6653693B1 (en) | Semiconductor integrated circuit device | |
| Henzler et al. | Fast power-efficient circuit-block switch-off scheme | |
| CN102638254B (zh) | 低泄漏功率检测器件、系统和方法 | |
| US6288586B1 (en) | Circuit for standby current reduction | |
| CN103684421A (zh) | 电路装置 | |
| CN211183521U (zh) | 双电池选择电路以及电子设备 | |
| CN216672587U (zh) | 高压保护电路及芯片、装置 | |
| Patel et al. | Leakage current reduction techniques for CMOS circuits | |
| CN112289787B (zh) | 一种具有多种控制功能的mos器件 | |
| US9263433B2 (en) | Integrated circuit, integrated circuit package and method of providing protection against an electrostatic discharge event |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |