CN103684421A - 电路装置 - Google Patents

电路装置 Download PDF

Info

Publication number
CN103684421A
CN103684421A CN201310435387.9A CN201310435387A CN103684421A CN 103684421 A CN103684421 A CN 103684421A CN 201310435387 A CN201310435387 A CN 201310435387A CN 103684421 A CN103684421 A CN 103684421A
Authority
CN
China
Prior art keywords
terminals
electric potential
voltage source
circuit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310435387.9A
Other languages
English (en)
Inventor
T·屈内蒙德
A·弗罗布莱夫斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103684421A publication Critical patent/CN103684421A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Seasonings (AREA)

Abstract

本发明涉及电路装置。根据一种实施方式提供一种电路装置，所述电路装置具有电路，所述电路具有用于第一供电电位的第一接线端和用于第二供电电位的第二接线端，其中所述第一接线端与所述第一供电电位耦合；开关，所述第二接线端可以借助所述开关与所述第二供电电位耦合；电压源，所述电压源与所述第二接线端耦合；控制装置，所述控制装置被设置用于作为在所述开关闭合的运行模式中对关断信号的接收的反应而打开所述开关并且随后控制所述电压源，使得所述电压源在所述第一供电电位的方向上改变所述第二接线端的电位。

Description

电路装置
技术领域
实施例一般涉及电路装置，例如集成电路。
背景技术
在集成电路中根据应用可能值得想望的是，所述集成电路具有节能模式。除了利用这样的节能模式应该节省尽可能多的能量的要求外，还可能存在对节能模式的其他要求，例如快速地从节能模式返回到正常运行(例如返回到正常的数据处理运行)、快速地进入节能模式以及在过渡到节能模式和回到正常运行时电流消耗少。值得想望的是提供满足这样的要求的电路。
发明内容
根据一种实施方式提供一种电路装置，该电路装置具有电路，所述电路具有用于第一供电电位的第一接线端和用于第二供电电位的第二接线端，其中所述第一接线端与第一供电电位耦合；开关，借助该开关所述第二接线端可以与第二供电电位耦合；电压源，该电压源与所述第二接线端耦合；和控制装置，该控制装置被设置用于作为在所述开关闭合的运行模式中对关断信号的接收的反应而打开所述开关，并且随后控制所述电压源，使得所述电压源在所述第一供电电位的方向上改变所述第二接线端的电位。
根据另一种实施方式提供一种电路装置，该电路装置具有电路，所述电路具有用于第一供电电位的第一接线端和用于第二供电电位的第二接线端，其中所述第一接线端与第一供电电位耦合；开关，借助该开关所述第二接线端可以与第二供电电位耦合；电压源，该电压源与所述第二接线端耦合；和控制装置，该控制装置被设置用于作为在所述开关打开的运行模式中对接通信号的接收的反应而控制所述电压源，使得所述电压源在所述第二供电电位的方向上改变所述第二接线端的电位，并且随后闭合所述开关。
附图说明
图没有给出实际的尺寸比例，而是应该用于解释不同实施例的原理。在下文中，参考以下的图描述不同的实施例。
图1示出根据一种实施方式的电路装置。
图2示出根据一种实施方式的电路装置。
图3示出根据一种实施方式的集成电路。
图4示出根据一种实施方式的控制装置。
图5示出根据一种实施方式的具有信号、电位和电流变化的图。
图6示出根据一种实施方式的具有信号变化的图。
图7示出根据一种实施方式的具有信号、电位和电流变化的图。
图8示出根据一种实施方式的晶体管装置。
具体实施方式
以下详细的描述涉及附图，该附图示出细节和实施例。详细地描述这些实施例，使得本领域技术人员可以执行本发明。其他的实施方式也是可能的并且可以在结构、逻辑和电气方面改变这些实施例，而不偏离本发明的主题。不同实施例不必相互排斥，而是不同实施方式可以被相互组合，从而形成新的实施方式。
集成(半导体)电路(IC(Integrated Circuit(集成电路)))、诸如被使用在芯片卡上的集成电路可以具有节能模式、诸如数据保持模式(英语Data RetentionMode)、睡眠模式(英语Sleep Mode)或待机模式，在所述节能模式中或利用所述节能模式，“正常的”数据处理模式(英语Data Processing Mode)可以被中断，其中作为第一要求，在节能模式中，典型地仅允许由电路消耗(aufnehmen)很低的静态的静止电流。
第二要求典型地在于，所述电路在从节能模式返回到数据处理模式后应该可以立即(即仅在短暂的延迟后)再次开始数据处理。
上述两个要求典型地完全一般地适用于具有节能模式(例如睡眠模式或待机模式)的集成电路。
在从数据处理模式转变到节能模式前，例如在数据路径寄存器(Datenpfad-Register)和开关机构寄存器(Schaltwerk-Register)中所存储的信息通过如下方式获得，即所有这些寄存器中的数据内容被传输到其他存储器电路(如集成在集成电路中的寄存器组或SRAM(Static Random-Access Memory(静态随机存取存储器)))中，而前提条件可能是它们与供电电压保持连接。在再次开始数据处理模式时，于是这些信息再次被回传到相应的数据路径寄存器和开关机构寄存器中。但是这样的过程的使用典型地导致附加的电路花费以及(并且特别是)导致显著的时间花费和复杂度增加。
也可以使用特意构造的数据保持触发器(Datenhalte-Flip-Flops)，该数据保持触发器针对每个被存储的位包含具有低泄漏电流的附加触发器(低漏电闭锁(Low Leakage Latch，LLL))，被存储在触发器内的信息在进入节能模式前被传输到该附加触发器中，并且在再次进入数据处理模式前，该触发器从附加触发器取回所述信息。由此可以将在节能模式中的触发器本身与供电电压分离，并且仅为所述附加触发器供应能量，其中可以注意，该附加触发器仅具有小的泄漏电流，因为其只在节能模式中是至关重要的，并且因此不必满足关于数据处理速度的速度要求。但是这一方法为了实现所述附加触发器典型地导致显著的面积增加以及因此成本增加。
对节能模式的第三要求可以在于，该电路在从数据处理模式过渡到节能模式中后在很短的时期之内应该具有相对于数据处理模式小很多的静态的静止电流。
这例如可以通过如下方式实现，即在对计算速度的要求相对低和系统频率因此相对低的情况下，为了实现电路可以使用具有高阈值电压(英语highThreshold Voltage hVth)的CMOS技术，由此也产生相对低的静态的静止电流(其主导部分在于通过截止的nMOS晶体管或pMOS晶体管的指数地依赖于阀值电压的所谓的沟道泄漏电流)。但对于未来的非接触式(芯片卡)系统对计算速度的十分严格的要求适用，这些要求也使得使用具有较低的阈值电压(英语regular Threshold Voltage(正常阈值电压)rVth)的CMOS技术成为必要。这又导致明显提高的静态的电流消耗，这要求满足上述前两个要求。
第四要求可以在于，所述电路在从数据处理模式过渡到节能模式期间以及在从节能模式再次过渡回到节能模式期间应该具有分别很小的(准静态的)电流消耗(例如在毫安范围之下)。
第三要求和第四要求例如对于非接触式系统(例如非接触式芯片卡)可能是很重要的，因为如果不满足所述要求，则可能导致系统的功能失误。例如如果不满足第三要求，那么这可能导致所述系统的供电电压在(无线的)无线电能量供应(持续几微秒的)中断期间下降至对于系统的正常功能所需的电平之下。例如在非接触式系统的所谓A类型通信期间必须考虑到能量供应的这样的中断。如果不满足第四要求，即在运行模式过渡期间过大的电流流过，那么这可能导致(例如由芯片卡阅读器)将由太高的电流消耗所引起的场调制错误地解释为有用信息。
根据一种实施方式，通过如下方式满足前两个要求，即集成在电路中的开关网络和开关机构(即组合逻辑和顺序逻辑)的(尽可能大)的部分高欧姆地可控地与供电电压(即与正(即高)供电电位VDD和／或与负(即低)供电电位VSS(例如与接地)分离。在此，通过在节能模式中足够数量的寄存器也与供电电压保持连接，存储在电路的所述开关机构寄存器内的信息的至少一部分保持在那里(即在电路的寄存器中)。这些寄存器与所述电路的与供电电压分离的部分适当地电绝缘，因为否则不受欢迎的和不可控的漏电流将流过这些寄存器的输入接口。
根据一种实施方式，基于如图1和图2中所示的电路装置满足第三要求和第四要求。
图1示出根据一种实施方式的电路装置100。
所述电路装置100具有电路101，该电路具有用于第一供电电位103的第一接线端102和用于第二供电电位105的第二接线端104，其中第一接线端102与第一供电电位103耦合。
此外，所述电路装置100具有开关106，借助该开关所述第二接线端104可以与第二供电电位105耦合。
此外，所述电路装置具有电压源107和控制装置108，该电压源与第二接线端104耦合，该控制装置被设置用于作为在所述开关106闭合的运行模式中(例如在正常运行模式、例如数据处理模式中)对关断信号的接收的反应而打开开关(例如以便进入节能模式)，并且随后控制电压源107，使得该电压源在第一供电电位103的方向上改变第二接线端104的电位。
换句话说，如果电路(其可以是更大的总电路的一部分)应被关断，即例如应该过渡到节能模式并且为此例如不应该被供应能量，所述电路的供电电位接线端(图1中的第二接线端)与相应的供电电位(即为所述供电电位接线端提供的供电电位)分离并且所述供电电位接线端被充电到相对的供电电位上(或者至少在相对的供电电位的方向上被充电)。由此可以减小或甚至避免从相对的供电电位通过电路至供电电位接线端的泄漏电流。
上述的第三要求可因此通过以下方式得以满足，即控制电压源，使得在预定的时期内电压源使第二接线端达到额定值电位值。
此外，通过在相对的供电电位的方向上对供电电位接线端充电，在此首先流到电路中的电荷可以直观地随后再次从电路中流出，从而该电荷可供用于例如在节能模式期间必须继续被供应能量的其他电路部分。在此意义上，所述电路可被视为用于其他电路部分的充电缓冲器(Ladungs-Puffer)。
在一种实施方式中，第一供电电位是高供电电位，而第二供电电位是低供电电位。直观地，在所述实施方式中，低供电电位在节能模式中被去耦。
所述电路例如具有多个n沟道场效应晶体管，其源极接线端与第二接线端耦合。
n沟道场效应晶体管的衬底接线端(Substrat-Anschlüsse)例如与第二供电电位耦合。
该电压源可以通过如下方式在第一供电电位的方向上改变第二接线端的电位，即该电压源向第二接线端输送电流，并且控制装置例如控制电压源，使得电压源向第二接线端输送的电流不超过预定的最大值。
所述电压源可以通过如下方式在第一供电电位的方向上改变第二接线端的电位，即该电压源向第二接线端输送除了总电流之外的电流，所述总电流从第一供电电位通过电路流到第二接线端。
根据一种实施方式，电压源被设置用于向第二接线端输送电流，该电流大于从第一供电电位通过电路流到第二接线端的总电流。
根据一种实施方式，第一供电电位是低供电电位，而第二供电电位是高供电电位。直观地，在所述实施方式中，高供电电位在节能模式中被去耦。
例如所述电路具有多个p沟道场效应晶体管，其源极接线端与第二接线端耦合。
例如p沟道场效应晶体管的衬底接线端与第二供电电位耦合。
所述电压源可以通过如下方式在第一供电电位的方向上改变第二接线端的电位，即该电压源从第二接线端引出电流，并且控制装置可以控制电压源，使得电压源从第二接线端引出的电流不超过预定的最大值。
所述电压源可以通过如下方式在第一供电电位的方向上改变第二接线端的电位，即该电压源从第二接线端引出除了总电流之外的电流，所述总电流从第二接线端通过电路流到第一供电电位。
例如电压源被设置用于从第二接线端引出比从第二接线端通过电路流到第一供电电位的总电流更大的电流。
所述电路例如是芯片卡电路。
所述电路实现例如存储器和／或计算器。
图2示出根据一种实施方式的电路装置200。
所述电路装置200具有电路201，该电路具有用于第一供电电位203的第一接线端202和用于第二供电电位205的第二接线端204，其中第一接线端202与第一供电电位203耦合。
此外，所述电路装置200具有开关206，借助该开关所述第二接线端204可以与第二供电电位205耦合。
此外，所述电路装置200具有电压源207和控制装置208，该电压源与第二接线端204耦合，该控制装置被设置用于作为在所述开关206打开的运行模式中(例如在节能模式中)对接通信号的接收的反应而控制电压源207，使得该电压源在第二供电电位205的方向上改变第二接线端204的电位，并且随后闭合开关206(例如以便进入正常运行模式、例如数据处理模式)。
换句话说，如果电路(其可以是更大的总电路的一部分)被关断，即例如在节能模式中并且为此例如不应被供应能量，而且在此情况下因此所述电路的供电电位接线端(图1中的第二接线端)与相应的供电电位(即为所述供电电位接线端提供的供电电位)分离，应再次被接通，在供电电位接线端与相应的供电电位连接前，供电电位接线端被充电到所述供电电位上(或者至少在所述供电电位的方向上被充电)。由此可以防止在供电电位接线端和供电电位连接时，过高的电流在供电电位接线端和供电电位之间流动(参见上述的第四要求)。
根据一种实施方式，第一供电电位是高供电电位，而第二供电电位是低供电电位。直观地，在所述实施方式中，低供电电位在节能模式中被去耦。
所述电压源可以通过如下方式在第二供电电位的方向上改变第二接线端的电位，即该电压源从第二接线端引出电流，并且控制装置可以控制电压源，使得电压源从第二接线端引出的电流不超过预定的最大值。
根据一种实施方式，第一供电电位是低供电电位，而第二供电电位是高供电电位。直观地，在所述实施方式中，高供电电位在节能模式中被去耦。
所述电压源可以通过如下方式在第二供电电位的方向上改变第二接线端的电位，即该电压源向第二接线端输送电流，并且控制装置可以控制电压源，使得电压源向第二接线端输送的电流不超过预定的最大值。
与电路装置100有关地描述的实施方式类似地适用于所述电路装置200并且相反地也适用。
在所述电路装置100和电路装置200中，可以如下理解开关的功能，即如果打开开关，则第二接线端和第二供电电位退耦，如果闭合开关，则第二接线端与第二供电电位耦合。此外在上下文中，耦合可以被理解为导电连接或直流耦合。
关断信号和接通信号例如由其他控制装置、例如由控制处理器传输给控制装置。
所述电压源107、207例如直接地、即不通过电路101、201与第二接线端104、204耦合。换句话说，第二接线端104、204可被视为三个电流分支(或线路分支)汇合(或被聚集在一起)的节点：通向电路101、201的分支；通向电压源107、207的分支和通向开关106、206的分支。该控制装置108、208和电压源107、207例如属于电路装置100、200的一部分，该部分不处于节能模式中，即，即使所述电路101、102处于节能模式中，该部分也继续被供应能量。
根据一种实施方式，所述电路装置100和电路装置200可以被组合，例如控制装置既具有与电路装置100有关地描述的功能，也具有与电路装置200有关地描述的功能。
下文描述一种实施方式，其中所述电路装置100和电路装置200在此意义上被组合，并且其中所述电路是总电路的一部分，该总电路是例如设置在芯片卡上的集成电路的一部分。
图3示出根据一种实施方式的集成电路300。
在这一实例中，所述集成电路300是所谓的双接口芯片卡的集成电路并且相应地具有非接触式(无线电)接口301以及基于接触的接口302，这些接口提供供电电位VDD(即高供电电位)。
所述集成电路300具有第一电路303，该第一电路在节能状态下被关断，和第二电路304，该第二电路在节能状态下不被关断，而是此外被用于保持所存储的数据。
所述第一电路303和第二电路304分别具有VDD接线端308、309，该VDD接线端与VDD耦合。所述第一电路303具有(一个或在此实例中)多个VSS接线端310。每个VSS接线端310与n沟道晶体管(例如NMOS(n沟道金属氧化物半导体场效应晶体管))312的漏极接线端耦合。n沟道晶体管312的源极接线端与VSS耦合。所述第二电路304具有VSS接线端311，该VSS接线端311与VSS耦合。
所述第一电路具有例如存储器电路(例如ROMs(只读存储器))、逻辑电路和逻辑数据路径、时钟电路等。
所述第二电路具有例如存储器电路(例如RAMs(随机存取存储器)、寄存器、触发器)以及应持续被接通的元件。所述第二电路具有控制装置305，该控制装置具有VSSS输出端314，所述VSSS输出端314与第一电路的VSS接线端310耦合，并具有PWON_READY输出端313，该PWON_READY输出端313与n沟道场效应晶体管312的栅极耦合。借助VSSS输出端314，所述控制装置305可以控制n沟道场效应晶体管312的漏极接线端上的电位，该电位用VSSS(代表“VSS可控的”)表示。借助PWON_READY输出端313，所述控制装置305可以发出PWON_READY信号(代表“功率接通就绪(power on ready)”，即接通能量供应)，该PWON_READY信号的高电平接通n沟道场效应晶体管312，从而所述VSS接线端310与VSS耦合，并且该PWON_READY信号的低电平关断n沟道场效应晶体管312，从而使所述VSS接线端310与VSS退耦。所述控制装置305具有例如第一控制元件306，该控制元件306控制进入节能模式(睡眠模式)以及离开节能模式(也即“唤醒”)，并且通过PWON_READY输出端313提供PWON_READY信号315，并且所述控制装置305具有第二控制元件307，该控制元件307借助VSSS输出端314调节VSSS。
所述第一电路303具有例如多个n沟道场效应晶体管(例如nMOS晶体管)，它们的源极接线端与第一电路303的VSS接线端310连接。n沟道场效应晶体管的衬底接线端(例如p沟槽接线端)例如与VSS耦合。此外，所述第一电路303具有例如多个p沟道场效应晶体管(例如pMOS晶体管)，它们的源极接线端与第一电路303的VDD接线端308耦合。p沟道场效应晶体管的衬底接线端(例如n沟槽接线端)例如与VDD耦合。所述第一电路例如以CMOS(互补金属氧化物半导体)技术实施。例如所有位于节能区域(即在关断的电路部分内，即在第一电路303内)的CMOS门电路在nMOS晶体管的源极区处不与VSS连接，而是与VSSS连接，而第一电路包含的nMOS晶体管的p沟槽(pWell(p阱))接线端或p衬底(pBulk(p体))接线端例如通过连接316继续与VSS保持连接。
在该实例中，第一电路303的关断(英文Power Gating(功率门控)、即可第一电路303与供电电压的可控的分离在于将所述第一电路303和下(低)供电电位VSS(例如地)分离。类似地，当然也可以借助可控的上(高)供电电位VDD将电路分离或也可以可控地实施两个供电电位VSS和VDD，从而可以分离两个供电电位。如下面所述的，与n沟道晶体管312类似，可以设置例如用于将VDD与第一电路分离的开关，并且第一电路303的一个或多个VDD接线端的电平可以借助与VSSS信号314类似的VDDS信号来控制。
所述PWON_READY信号313(用于控制在VSS和VSSS之间直观地用作主开关的n沟道晶体管312)和可被视为可控的地电位的电位VSSS由所述控制装置305(并且在此由第一控制元件306或第二控制元件307)、即可被视为总电路的数据保持区域并且始终(即在节能模式中也)与VDD和VSS连接的第二电路304的一部分提供。
下文参照图4更详细地描述用于产生PWON_READY或用于调节VSSS的第一控制元件306和第二控制元件307的相互作用。
图4示出根据一种实施方式的控制装置400。
所述控制装置400例如与控制装置305相对应，并具有与第一控制元件306相对应的第一控制元件401和与第二控制元件307相对应的第二控制元件402。
第一控制元件401发出与PWON_READY信号315相对应的PWON_READY信号403，并且第二控制元件402控制电位VSSS。此外，第一控制元件401向第二控制元件提供PWON信号404，并且第二控制元件402向第一控制元件提供PWON_FB(代表“功率接通反馈(Power On Feedback)”)信号405。
在图5中示出了在关断以及重新接通第一电路303时信号、电位和电流变化的实例。
图5示出根据一种实施方式的具有信号、电位和电流变化的图500。
在所述图500中，时间从左向右延伸。从上向下示出了PWON信号404、PWON_FB信号405、PWON_READY信号403、电位VSSS和第一电路的VSS接线端310的充电电流或放电电流的大小的变化，其中在每个信号、电位或电流变化中，各个值都从下向上增大。
在第一时间点501，通过由第一控制元件401使PWON信号404去激活、即从PWON＝1到PWON＝0的过渡，实现从数据处理模式到节能模式(例如数据保持模式)的过渡。第二控制元件402立即以PWON_FB信号405的下降沿对此做出反应，这又通过第一控制元件401导致PWON_READY信号403的下降沿。同时，于是第二控制元件以将VSSS充电至VDD开始，更确切地说，如充电电流变化中所示，不超过(可调的)最大充电电流Imax506，其中具有VSSS和充电电流I(VDD)或放电电流I(VSS)的大小的实线或虚线的时间变化的图5示例性地示出两个不同的充电梯度或充电电流的变化。
在第二时间点502(在时间ΔtSME后，其中SME代表“睡眠模式进入”)，VSSS被完全充电至VDD。
从节能模式返回到数据处理模式的过渡在第三时间点503以从第一控制元件401方面激活PWON信号、即从PWON＝0到PWON＝1的过渡开始。
第二控制元件402延迟地在第四时间点504以PWON_FB信号的上升沿对此做出反应，其中在第三时间点503和第四时间点504之间的延迟是r*ΔtAWS，其中0＜r＜1取决于被调节的最大电流，VSSS以该最大电流由VDD被放电至VSS。
第二控制元件402在此被设置为使得在VSSS已经低于VDD-VSS的确定的部分、例如大约VDD-VSS的20％至25％后于是才出现PWON_FB信号405的上升沿，并且在这之后，在另一个时间间隔(l-r)*ΔtAWS(其中AWS代表唤醒序列)过去后，VSSS在第五时间点505已经可靠地达到VSS的水平。
为此，第一控制元件401可以包含计数器电路，该计数器电路在预定的初始值的情况下以PWON信号404的上升沿被启动，在预定的方递增计数直至PWON_FB信号405的上升沿，并且随后又向后计数直到预先定义的目标值，在达到目标值时(在第五时间点505)第一控制元件401产生PWON_READY信号的上升沿(例如针对所述计数器又向后计数直到它的初始值的情况得出r＝1／2)。因此可以确保，在VSSS已经达到VSS的水平后才闭合VSSS主开关(即n沟道场效应晶体管512)，从而通过闭合主开关，由于在VSSS上也许还存在剩余电荷，所以不会出现电流峰值。相反地这意味着，主开关的功能(例如仅仅)在于，在数据处理模式期间将VSSS的水平保持在足够接近VSS。
在图6中示出了在使用计数器的情况下的信号变化。
图6示出根据一种实施方式的具有信号变化的图600。
与图500类似，时间从左向右延伸。从上向下示出了例如被用作计数器的时钟的系统时钟、PWON信号404、PWON_FB信号405、递增计数信号(其高电平表示计数器当前递增计数)、递减计数信号(其高电平表示计数器当前递减计数)、计数完成信号和PWON_READY信号403的变化。
如果激活PWON信号404，递增计数信号被激活。在(例如在系统时钟的下一正时钟边沿时)激活PWON_FB信号405后，递增计数信号被去激活，并且递减计数信号被激活。
例如如果所述计数器已经再次达到计数值零，则激活计数完成信号。作为对此的反应，(例如在系统时钟的下一正时钟边沿时)PWON_READY信号403被激活。
随后使递减计数信号和计数完成信号去激活。
通过如借助集成电路300的实例所描述的电路装置以及所述不同信号的时间特性，下述被实现：
(1)在从数据处理模式过渡到节能模式时，将VSSS尽可能快地(如在预定的最大充电电流的情况下可能的那样快地)从VSS充电至VDD，这导致第一电路303的最小静止电流，原因是所有nMOS晶体管(其源极区与VSSS连接)此时基于衬底控制效应(Substratsteuereffekt)而获得其阈值电压Vth的最大可能的提高。第一电路303的静止电流因此实际上仅仅从流经主开关312的沟道泄漏电流(Kanalleckstrom)中产生，该沟道泄露电流仅是在没有所述措施的情况下将流动的静止电流的一小部分。简单地关断主开关312、即在没有将VSSS积极地并尽可能快地充电至VDD的情况下将不足以保证在A类型通信期间非接触式系统的功能，因为在如在这样的通信中可能出现的、通过无线电接口301的能量供应的持续几微秒的中断期间，过高的电流将从VDD向VSSS的方向流经所有处于第一电路303中的可能的电流路径，因此VDD将下降到对于正确的功能所需的电平之下。
(2)从节能模式返回到数据处理模式的过渡尽可能快地实现，即VSSS如在预定的最大放电电流的情况下可能的那样快地从VDD被放电至VSS，其中确保VSSS在接通VSSS主开关的时间点已经可靠地达到VSS的水平，从而通过闭合主开关，由于在VSSS上也许还存在剩余电荷而不出现电流峰值。
(3)处于第一电路303中的寄生电容、特别是nMOS源体电容在从数据处理模式过渡到节能模式时被充电，从而如果在A类型通信期间通过无线电接口301的能量供应被中断，那么存储在寄生电容内的电荷作为缓冲电荷(Pufferladung)可供使用。
VSSS电位在不超过最大电流的情况下从VDD到VSS的快速放电可以例如通过如下方式完成，即在第二控制元件402中设置多个先后被激活的下拉级(Pull-down-Stufe)，从而总电流总是保持在最大电流以下。
在图7中示出了针对三个下拉级的情况的电流变化和VSSS电位变化。
图7示出根据一种实施方式的具有信号、电位和电流变化的图700。
与图500相类似，在图700中，时间从左向右延伸，并且从上向下示出了PWON信号404的、PWON_FB信号405的、PWON_READY信号403的、电位VSSS的和第一电路的VSS接线端310的充电电流或放电电流的大小的变化，其中在每个信号、电位或电流变化中，各个值从下向上增大。
下面仅描述在与第三时间点503相对应的第一时间点701和与第五时间点505相对应的第四时间点704之间的VSSS变化和放电电流(I(VSS))的变化。
在第一时间点701，只激活第二控制元件402的第一下拉级。在第二时间点702，附加地激活第二控制元件402的第二下拉级。在第三时间点703，附加地激活第二控制元件402的第三下拉级。相应地可以实现放电电流在长时间间隔内保持在最大电流Imax附近并且不超过该最大电流。因此第一电路303的VSS接线端310可以被快速放电，并且VSSS被快速降低至VSS，而不超过允许的最大电流。
例如根据表格1，可以例如借助两个控制信号、例如VSSS_F1和VSSS_F0来调节由第二控制元件用于放电的允许的最大电流。
VSSS_F1 VSSS_F0 最大放电电流
0 0 ～0.25Imax
0 1 ～0.50Imax
1 0 ～0.75Imax
1 1 ～1.00Imax
表格1
类似地，例如根据表格2，例如可以例如借助两个控制信号、例如VDD_R1和VDD_R0来调节由第二控制元件用于将VSSS充电至VDD的允许的最大电流。
VDD_R1 VDD_R0 最大充电电流
0 0 ～0.25Imax
0 1 ～0.50Imax
1 0 ～0.75Imax
1 1 ～1.00Imax
表格2
控制信号、例如VSSS_F1和VSSS_F0、VDD_R1和VDD_R0例如导致下拉级或上拉级(Pull-Up-Stufe)的强度可以例如借助nMOS晶体管或pMOS晶体管的可控的并联电路被改变。这在图8中被示出。
图8示出根据一种实施方式的晶体管装置800。
在该实例中，所述晶体管装置800用于对节点801放电，即形成下拉级。类似地，所述晶体管装置可以被构造用于对节点充电(即作为上拉级)。
所述晶体管装置800具有第一nMOS晶体管802，其源极接线端与VSS耦合。为每个nMOS晶体管802提供第二nMOS晶体管803，其源极接线端与所述nMOS晶体管的漏极接线端耦合。第二nMOS晶体管802的漏极接线端与节点801耦合。
第一nMOS晶体管802的栅极接线端与输入节点804耦合，激活信号可以通过所述输入节点804被输送，从而激活用于对节点801放电的所述晶体管装置。例如如果使用晶体管装置800来代替第一nMOS晶体管204，那么输入信号是C_I信号。
每个第一nMOS晶体管802与为其提供的第二nMOS晶体管803形成一个分支，该分支可以借助控制输入节点805上相应的电平被接通或关断(例如借助用于上拉级的上述信号VSSS_F1和VSSS_F0或VDD_R1和VDD_R0之一)，该控制输入节点805与第二nMOS晶体管803的栅极接线端耦合。以这种方式可以选择确定数目的分支，这些分支在通过激活信号激活的情况下对节点801放电并因此调节所期望的放电电流。
例如在四个相同的分支的情况下可以从四个放电电流中选择。
为了选择激活的分支，例如可以设置解码器电路。
尽管特别是参考确定的实施方式展示和描述了本发明，但本领域技术人员应理解，可以在本发明的构型和细节方面进行很多改变，而不偏离由随后的权利要求所定义的本发明的本质和范围。因此由所附的权利要求来确定本发明的范围，并且旨在包括所有落在权利要求的本义或等价范围内的变化。

Claims (21)

1.电路装置，具有：
电路，所述电路具有用于第一供电电位的第一接线端和用于第二供电电位的第二接线端，其中所述第一接线端与所述第一供电电位耦合：
开关，所述第二接线端可以借助所述开关与所述第二供电电位耦合；
电压源，所述电压源与所述第二接线端耦合；和
控制装置，所述控制装置被设置用于作为在所述开关闭合的运行模式中对关断信号的接收的反应而打开所述开关并且随后控制电压源，使得所述电压源在所述第一供电电位的方向上改变所述第二接线端的电位。
2.根据权利要求1所述的电路装置，其中，所述第一供电电位是高供电电位并且所述第二供电电位是低供电电位。
3.根据权利要求2所述的电路装置，其中，所述电路具有多个n沟道场效应晶体管，所述多个n沟道场效应晶体管的源极接线端与所述第二接线端耦合。
4.根据权利要求3所述的电路装置，其中，所述n沟道场效应晶体管的衬底接线端与所述第二供电电位耦合。
5.根据权利要求2至4之一所述的电路装置，其中，所述电压源通过如下方式在所述第一供电电位的方向上改变所述第二接线端的电位，即所述电压源向所述第二接线端输送电流，以及其中所述控制装置控制所述电压源，使得所述电压源向所述第二接线端输送的电流不超过预定的最大值。
6.根据权利要求2至5之一所述的电路装置，其中，所述电压源通过如下方式在所述第一供电电位的方向上改变所述第二接线端的电位，即所述电压源向所述第二接线端输送除了总电流之外的电流，所述总电流从所述第一供电电位通过所述电路流到所述第二接线端。
7.根据权利要求2至6之一所述的电路装置，其中，所述电压源被设置用于向所述第二接线端输送比从所述第一供电电位通过所述电路流到所述第二接线端的总电流更大的电流。
8.根据权利要求1所述的电路装置，其中，所述第一供电电位是低供电电位并且所述第二供电电位是高供电电位。
9.根据权利要求8所述的电路装置，其中，所述电路具有多个p沟道场效应晶体管，所述多个p沟道场效应晶体管的源极接线端与所述第二接线端耦合。
10.根据权利要求9所述的电路装置，其中，所述p沟道场效应晶体管的衬底接线端与所述第二供电电位耦合。
11.根据权利要求8至10之一所述的电路装置，其中，所述电压源通过如下方式在所述第一供电电位的方向上改变所述第二接线端的电位，即所述电压源从所述第二接线端引出电流，并且其中所述控制装置控制所述电压源，使得所述电压源从所述第二接线端引出的电流不超过预定的最大值。
12.根据权利要求8至11之一所述的电路装置，其中，所述电压源通过如下方式在所述第一供电电位的方向上改变所述第二接线端的电位，即所述电压源从所述第二接线端引出除了总电流之外的电流，所述总电流从所述第二接线端通过所述电路流到所述第一供电电位。
13.根据权利要求8至12之一所述的电路装置，其中，所述电压源被设置用于从所述第二接线端引出比从所述第二接线端通过所述电路流到所述第一供电电位的总电流更大的电流。
14.根据权利要求1至13之一所述的电路装置，其中，所述电路是芯片卡电路。
15.根据权利要求1至14之一所述的电路装置，其中，所述电路实现存储器。
16.根据权利要求1至15之一所述的电路装置，其中，所述电路实现计算器。
17.电路装置，具有：
电路，所述电路具有用于第一供电电位的第一接线端和用于第二供电电位的第二接线端，其中所述第一接线端与所述第一供电电位耦合；
开关，所述第二接线端可以借助所述开关与所述第二供电电位耦合；
电压源，所述电压源与所述第二接线端耦合，和
控制装置，所述控制装置被设置用于作为在所述开关打开的运行模式中对接通信号的接收的反应而控制电压源，使得所述电压源在所述第二供电电位的方向上改变所述第二接线端的电位，并且随后闭合所述开关。
18.根据权利要求17所述的电路装置，其中，所述第一供电电位是高供电电位并且所述第二供电电位是低供电电位。
19.根据权利要求18所述的电路装置，其中，所述电压源通过如下方式在所述第二供电电位的方向上改变所述第二接线端的电位，即所述电压源从所述第二接线端引出电流，并且其中所述控制装置控制所述电压源，使得所述电压源从所述第二接线端引出的电流不超过预定的最大值。
20.根据权利要求17所述的电路装置，其中，所述第一供电电位是低供电电位并且所述第二供电电位是高供电电位。
21.根据权利要求20所述的电路装置，其中，所述电压源通过如下方式在所述第二供电电位的方向上改变所述第二接线端的电位，即所述电压源向所述第二接线端输送电流，并且其中所述控制装置控制所述电压源，使得所述电压源向所述第二接线端输送的电流不超过预定的最大值。
CN201310435387.9A 2012-08-01 2013-08-01 电路装置 Pending CN103684421A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE201210107028 DE102012107028B3 (de) 2012-08-01 2012-08-01 Schaltungsanordnung
DE102012107028.8 2013-08-01

Publications (1)

Publication Number Publication Date
CN103684421A true CN103684421A (zh) 2014-03-26

Family

ID=49384687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310435387.9A Pending CN103684421A (zh) 2012-08-01 2013-08-01 电路装置

Country Status (4)

Country Link
US (1) US9432014B2 (zh)
CN (1) CN103684421A (zh)
DE (1) DE102012107028B3 (zh)
FR (1) FR2994492B1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105281734A (zh) * 2014-06-04 2016-01-27 大陆汽车有限公司 具有用于操控磁激励器装置的电路装置的设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016092536A (ja) 2014-10-31 2016-05-23 ルネサスエレクトロニクス株式会社 半導体装置
CN115298067A (zh) * 2020-04-08 2022-11-04 舍弗勒技术股份两合公司 用于车辆的控制电路及控制单元

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19515417C2 (de) * 1995-04-26 1998-10-15 Siemens Ag Schaltungsanordnung zum Ansteuern eines Leistungs-MOSFET
US6107700A (en) * 1998-05-22 2000-08-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor device of hierarchical power source structure
US20010004218A1 (en) * 1992-04-14 2001-06-21 Hitachi, Ltd. Semiconductor integrated circuit device having power reduction mechanism
US20010040834A1 (en) * 1994-11-07 2001-11-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device having a hierarchical power source configuration
US20010052792A1 (en) * 1998-05-26 2001-12-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device including logic gate that attains reduction of power consumption and high-speed operation
US20060061419A1 (en) * 2004-09-23 2006-03-23 Edwards Christopher F Efficient low EMI switching output stages and methods
CN1976228A (zh) * 2005-11-07 2007-06-06 国际商业机器公司 减少泄漏功率和提高电路性能的电路配置和方法
CN101606319A (zh) * 2006-12-28 2009-12-16 日本电气株式会社 半导体集成电路器件和电源电压控制系统
CN102354259A (zh) * 2003-12-23 2012-02-15 密克罗奇普技术公司 唤醒复位电路
CN102427296A (zh) * 2011-09-14 2012-04-25 杭州矽力杰半导体技术有限公司 一种低静态电流的开关型调节器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10116871A1 (de) * 2001-04-04 2002-11-07 Infineon Technologies Ag Integrierte Schaltung mit geringem Energieverbrauch in einem Stromsparmodus
JP2006012968A (ja) * 2004-06-23 2006-01-12 Nec Electronics Corp 半導体集積回路装置及びその設計方法
JP4237221B2 (ja) * 2006-11-20 2009-03-11 エルピーダメモリ株式会社 半導体装置
JP4962173B2 (ja) * 2007-07-02 2012-06-27 ソニー株式会社 半導体集積回路
US7936205B2 (en) * 2009-06-17 2011-05-03 Qualcomm Incorporated Leakage reduction in electronic circuits
US9515555B2 (en) * 2011-11-04 2016-12-06 Qorvo Us, Inc. Floating power converter having multiple voltage inputs

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010004218A1 (en) * 1992-04-14 2001-06-21 Hitachi, Ltd. Semiconductor integrated circuit device having power reduction mechanism
US20010040834A1 (en) * 1994-11-07 2001-11-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device having a hierarchical power source configuration
DE19515417C2 (de) * 1995-04-26 1998-10-15 Siemens Ag Schaltungsanordnung zum Ansteuern eines Leistungs-MOSFET
US6107700A (en) * 1998-05-22 2000-08-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor device of hierarchical power source structure
US20010052792A1 (en) * 1998-05-26 2001-12-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device including logic gate that attains reduction of power consumption and high-speed operation
CN102354259A (zh) * 2003-12-23 2012-02-15 密克罗奇普技术公司 唤醒复位电路
US20060061419A1 (en) * 2004-09-23 2006-03-23 Edwards Christopher F Efficient low EMI switching output stages and methods
CN1976228A (zh) * 2005-11-07 2007-06-06 国际商业机器公司 减少泄漏功率和提高电路性能的电路配置和方法
CN101606319A (zh) * 2006-12-28 2009-12-16 日本电气株式会社 半导体集成电路器件和电源电压控制系统
CN102427296A (zh) * 2011-09-14 2012-04-25 杭州矽力杰半导体技术有限公司 一种低静态电流的开关型调节器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
石乔林: ""深亚微米集成电路静态功耗的优化"", 《微计算机信息》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105281734A (zh) * 2014-06-04 2016-01-27 大陆汽车有限公司 具有用于操控磁激励器装置的电路装置的设备
CN105281734B (zh) * 2014-06-04 2019-11-12 大陆汽车有限公司 具有用于操控磁激励器装置的电路装置的设备

Also Published As

Publication number Publication date
DE102012107028B3 (de) 2013-11-07
FR2994492B1 (fr) 2019-05-31
US9432014B2 (en) 2016-08-30
FR2994492A1 (fr) 2014-02-14
US20150035572A1 (en) 2015-02-05

Similar Documents

Publication Publication Date Title
US7397296B1 (en) Power supply detection circuit biased by multiple power supply voltages for controlling a signal driver circuit
EP2680104B1 (en) A CMOS power backup switching circuit and method for operating a CMOS power backup switching circuit
US10205440B2 (en) Retention flip-flop circuits for low power applications
EP3245735B1 (en) Clock-gating cell with low area, low power, and low setup time
US9378779B2 (en) System and method for automatic detection of power up for a dual-rail circuit
US8198916B2 (en) Digital signal voltage level shifter
CN101604867A (zh) 一种主电源与后备电源的切换方法和切换电路
CN101164235B (zh) 集成电路、电子设备及集成电路控制方法
TW201546596A (zh) 電子裝置中的功率閘控
TW201324117A (zh) 電源控制電路
JP5211889B2 (ja) 半導体集積回路
KR20190133220A (ko) 능동 부하를 사용한 전력 멀티플렉싱
US6879193B2 (en) Semiconductor integrated circuit and its reset method
CN103684421A (zh) 电路装置
US10116299B2 (en) Power-on reset circuit
EP3251150B1 (en) Self-sensing reverse current protection switch
EP2178115B1 (en) Semiconductor integrated circuit
US7944769B1 (en) System for power-on detection
EP2530842B1 (en) High voltage tolerant bus holder circuit and method of operating the circuit
JP2005517338A (ja) 低消費電力のディジタル電子回路
CN112994670B (zh) Soc芯片的低关机功耗电路和soc芯片
US9571068B1 (en) Power gating circuit and control method for power gating switch thereof
TWI448077B (zh) 低漏電電壓偵測電路
CN113054966B (zh) 低功耗状态控制电路
US9312834B1 (en) Low leakage flip-flop circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140326