DE19515417C2

DE19515417C2 - Schaltungsanordnung zum Ansteuern eines Leistungs-MOSFET

Info

Publication number: DE19515417C2
Application number: DE1995115417
Authority: DE
Inventors: Jenoe Dr Tihanyi
Original assignee: Siemens AG
Current assignee: Infineon Technologies AG
Priority date: 1995-04-26
Filing date: 1995-04-26
Publication date: 1998-10-15
Anticipated expiration: 2015-04-27
Also published as: DE19515417A1

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Ansteuern eines Leistungs-MOSFET mittels einer Steuerschal tung, die mindestens einen Steuereingang, einen ersten An schluß für eine Betriebsspannung und einen zweiten Anschluß für ein festes Potential hat.

Eine solche Schaltungsanordnung ist z. B. in der EP-0 572 706 beschrieben worden. Die Steuerschaltung liegt dauernd an der Betriebsspannungsquelle. Sie enthält Transistoren, durch die auch im gesperrten Zustand ein Strom (Ruhestrom) fließt. Der Ruhestrom muß insbesondere bei Bordnetzen klein gehalten werden. Man könnte die Ansteuerschaltung nun derart auslegen, daß der Ruhestrom nur noch einige µA beträgt.

Wird der Leistungs-MOSFET über eine Logikschaltung angesteu ert, so ergibt sich das Problem, daß durch die Verwendung von modernen CMOS-Schaltungen der Ruhestrom sich nicht wesentlich vom Betriebsstrom unterscheidet. Eine Absenkung des Ruhe stroms erhöht damit die Empfindlichkeit der Steuerschaltung gegen im Betriebszustand auftretende Störimpulse.

Ziel der Erfindung ist es, eine Schaltungsanordnung der angegebenen Art derart weiterzubilden, daß der Ruhestrom stark reduziert werden kann, ohne die Empfindlichkeit der Steuerschaltung im Betriebszustand zu erhöhen.

Dieses Ziel wird dadurch erreicht, daß zwischen einem der beiden Anschlüsse und der Steuerschaltung ein steuerbarer Schalter angeschlossen ist, daß der steuerbare Schalter bei einem ersten vorgegebenen Pegel eines am Steuereingang anlie genden Steuersignals gesperrt ist, daß der steuerbare Schal ter bei einem zweiten, absolut größeren Pegel des Steuer signals leitend gesteuert wird und daß der zweite Pegel klei ner ist als der zum Leitendsteuern des Leistungs-MOSFET er forderliche Pegel.

Im US-Patent 5,258,663 ist eine Referenzspannungsquelle be schrieben, die eine Steuerschaltung, einen Steuereingang, der einen Low- oder High-Level annehmen kann, sowie jeweils einen Anschluß für eine Betriebsspannung sowie für Massepotential aufweist. Die Schaltung, die im Ruhezustand keinen Strom ver braucht, wird durch einen MOSFET abgeschaltet. Mit Hilfe ei nes Kondensators, der während der stromführenden Phase aufge laden wird, kann die Schaltungsanordnung durch ein Eingangs signal (Low-Level) am Steuereingang wieder aktiviert werden. Mit dem Referenzspannungsgenerator wird eine Spannung V_out er zeugt, die gleich der Hälfte der Betriebsspannung V_cc ist.

Weiterbildungen der Erfindung sind Gegenstand der Unteran sprüche. Die Erfindung wird anhand zweier Ausführungsbeispie le in Verbindung mit den Fig. 1 und 3 näher erläutert. Es zeigen:

Fig. 1 ein Prinzipschaltbild der Erfindung,

Fig. 2 ein erstes Ausführungsbeispiel der Erfindung und

Fig. 3 ein zweites Ausführungsbeispiel.

Die Schaltungsanordnung nach Fig. 1 enthält einen Leistungs- MOSFET 1, der von einer Steuerschaltung 2 angesteuert wird. Die Steuerschaltung 2 hat mindestens einen Steuereingang 3 und z. B. einen Statusausgang 4. Sie hat außerdem zwei Aus gänge 5, 6, die mit dem Gateanschluß bzw. dem Sourceanschluß des MOSFET 1 verbunden sind. Die Steuerschaltung ist über ei nen steuerbaren Schalter 7 an eine Betriebsspannung ange schlossen, die an einen ersten Anschluß 8 angelegt wird. Die Steuerschaltung 2 hat einen zweiten Anschluß 9, der auf fe stem Potential, z. B. an Masse liegt. Die Betriebsspannung V_bb liegt dann bei geschlossenem Schalter 7 an der Steuer schaltung 2 an.

Der steuerbare Schalter 7 hat einen Steuereingang, der mit dem Steuereingang 3 der Steuerschaltung 2 verbunden ist. Die Ansprechschwelle des Schalters 7 ist nun so gewählt, daß er dann leitend gesteuert wird, wenn am Steuereingang 3 ein Ein gangssignal anliegt, dessen Pegel kleiner ist als derjenige Pegel, der zum Leitendsteuern des Leistungs-MOSFET 1 erfor derlich ist. Dieses Einschaltverhalten der Anordnung läßt sich im allgemeinen ohne weiteres dadurch erreichen, daß das Einschaltsignal eine zeitlich definiert ansteigende Vorder flanke hat. Dann wird z. B. beim Anstieg des Eingangssignals auf 2 Volt der steuerbare Schalter 7 leitend gesteuert und versorgt die Steuerschaltung mit Strom. Bei einem Anstieg des Eingangssignals auf z. B. 3 Volt wird dann der Leistungs-MOSFET 1 leitend gesteuert.

Der steuerbare Schalter kann, wie in Fig. 2 dargestellt, ein p-Kanal-MOSFET 10 sein, der über einen Pegelumsetzer, beste hend aus einem n-Kanal-FET 12 und einem Widerstand 11 ange steuert wird. Der FET 12 und der Widerstand 11 bilden einen Spannungsteiler, mit dessen Knoten der Gateanschluß des FET 10 verbunden. Ist das Eingangssignal am Eingang 3 Null Volt, so ist der FET 12 gesperrt und der Gateanschluß des FET 10 liegt auf dem Potential +V_bb. Wird der FET durch ein Ein gangssignal leitend gesteuert, so steigt das Potential des FET 10 an seinem Gateanschluß gegenüber dem Sourceanschluß an und der FET 10 wird leitend gesteuert. Damit wird die Steuer schaltung 10 mit Strom versorgt. Bei weiterem Ansteigen des Eingangssignals der an den Ausgängen 5, 6 angeschlossene Leistungs-MOSFET 1 leitend gesteuert.

Die Schaltungsanordnung nach Fig. 3 unterscheidet sich von der nach Fig. 2 dadurch, daß der steuerbare Schalter zwi schen der Steuerschaltung 2 und dem auf festem Potential (Masse) liegenden Anschluß 9 angeschlossen ist. Der steuer bare Schalter wird hier durch einen n-Kanal-MOSFET 15 gebil det. Sein Gateanschluß ist mit dem Steuereingang 3 verbunden. Bei Anlegen eines positiven Signals wird wieder zuerst der FET 15 leitend gesteuert und versorgt die Steuerschaltung 2 mit Strom. Bei weiterem Ansteigen des Pegels des Eingangs signals wird dann der Leistungs-MOSFET leitend gesteuert.

Die Erfindung wurde für den Fall erläutert, daß die Betriebs spannung V_bb positiv ist. Soll die Schaltungsanordnung für eine negative Betriebsspannung -V_bb ausgelegt werden, so ist entsprechend ein Leistungs-MOSFET mit p-Kanal und entspre chend MOSFET 12, 10, 15 der inversen Kanaltypen einzusetzen. Die Schaltungsanordnung ist dann mit negativen Signalen anzusteuern. Der steuerbare Schalter wird durch ein negatives Signal bei einem ersten Pegel leitend gesteuert und der Leistungs-FET bei einem zweiten negativeren, d. h. absolut größeren Pegel.

Claims

1. Schaltungsanordnung zum Ansteuern eines Leistungs-MOSFET mittels einer Steuerschaltung, die mindestens einen Steuer eingang, einen ersten Anschluß für eine Betriebsspannung und einen zweiten Anschluß für ein festes Potential hat, dadurch gekennzeichnet, daß zwischen einem der beiden Anschlüsse (8, 9) und der Steuerschaltung (2) ein steuerbarer Schalter (7) angeschlossen ist, daß der steuerbare Schalter bei einem ersten vorgegebenen Pegel eines am Steuereingang (3) anliegenden Steuersignals gesperrt ist, daß der steuerbare Schalter bei einem zweiten, absolut größe ren Pegel des Steuersignals leitend gesteuert wird und daß der zweite Pegel kleiner ist als der zum Leitendsteuern des Leistungs-MOSFET (1) erforderliche Pegel.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der steuerbare Schalter einen MOSFET (10) enthält, daß seine Source-Drainstrecke zwischen dem ersten Anschluß (8) und der Steuerschaltung (2) angeschlossen ist, daß der Gateanschluß des MOSFET mit dem Ausgang eines Pegelumsetzers (11, 12) verbunden ist, dessen Eingang mit dem Steuereingang (3) verbunden ist.

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der steuerbare Schalter einen MOSFET (15) enthält, daß seine Drain-Sourcestrecke zwischen dem zweiten Anschluß (9) und der Steuerschaltung (2) angeschlossen ist und daß der Gatean schluß des MOSFET mit dem Steuereingang (3) verbunden ist.