DE3405936C2

DE3405936C2 -

Info

Publication number: DE3405936C2
Application number: DE19843405936
Authority: DE
Inventors: Eckhardt 7151 Allmersbach De Gruensch
Original assignee: ANT Nachrichtentechnik GmbH
Current assignee: Bosch Telecom GmbH
Priority date: 1984-02-18
Filing date: 1984-02-18
Publication date: 1990-07-12
Also published as: DE3405936A1

Description

Die Erfindung betrifft eine Einrichtung zur Ansteuerung ei nes Leistungs-Feldeffekt-Schalttransistors gemäß dem Ober begriff des Patentanspruchs 1. Eine solche Einrichtung ist bekannt aus EP 39 952 A1.

Die Schaltzeiten von Leistungs-Feldeffekt-Schalttransisto ren, im folgenden kurz L-FET genannt, hängen im wesentlichen von der Auf- bzw. Entladezeit der Gate-Source-Kapazität ab. Man benötigt, um die Verluste beim Ein- und Ausschalten des L-FET klein zu halten, Ansteuerschaltungen, die hohe Impuls ströme liefern. Aus der DE 31 08 385 C2 wie auch aus "Elektronik", 1978, Heft 4, Seiten 108 bis 111, insbeson dere Bild 4, ist es bekannt, die Pulsleistung zur Ansteue rung eines L-FET durch einen Kondensator aufzubringen, der zuvor an der Eingangsspannungsquelle geladen wurde. Insbe sondere eignen sich solche Ansteuerungen für L-FET, deren Sourceanschlüsse nicht mit dem Minuspotential der Eingangs spannungsquelle verbunden sind.

Werden nun solche Ansteuerungskonzepte bei L-FET verwendet, die insbesondere in Schaltreglern eingesetzt sind, so ist nicht immer gewährleistet, daß die L-FET sicher abschalten. Durch Streuinduktivitäten im Leistungskreis (Zuleitungen, induktiven Verbrauchern o. ä.) kann das Sourcepotential des L-FET weit negativer werden als die Flußspannung ei ner Freilaufdiode im Leistungskreis eines Drosselwandlers. Das nicht eindeutig festgelegte Sourcepotential und damit die Gate-Source-Spannung kann dazu führen, daß beim Aus schaltvorgang des L-FETs Schwingvorgänge auftreten, die ein sicheres Abschalten des L-FET nicht gewährleisten. Durch das Laden, bzw. Nachladen, des Kondensators direkt aus der Eingangsspannungsquelle ist dieses Konzept bei schwankender Eingangsspannung nicht brauchbar.

Beim Ansteuerkonzept gemäß der EP 39 952 A1 wird zum Ab schalten des L-FET die Gate-Source-Kapazität kurzgeschlos sen, was zu einem schnellen Entladen der Gate-Source- Kapazität führt. Verzögerungen beim Abschalten sind aber durch die Einschaltverzögerung jenes Transistors gegeben, der diesen Kurzschluß ermöglicht. Der Kondensator be nötigt hier zum Laden, bzw. Nachladen, eine zusätzliche Hilfsspannungsquelle. Ein- und Ausschaltpulse für den L-FET werden nur verzögert weitergegeben.

Aufgabe der Erfindung ist es daher, die Einrichtung gemäß dem Oberbegriff des Patentanspruchs 1 so auszubilden, daß ein sicheres Betriebsverhalten auch bei Schwankungen der Eingangsspannung gegeben ist und keine zusätzlichen Ein- und Ausschaltverzögerungen durch Steuerelemente auftreten.

Diese Aufgabe wird durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst. Die Patentansprüche 2 und 3 be inhalten vorteilhafte Weiterbildungen.

Dadurch, daß sowohl der Kondensator wie auch die Hilfs transistoren und der weitere Transistor an der geregelten Eingangsspannung betrieben werden, liegt ein sicheres Be triebsverhalten für den L-FET vor. Durch diese Maßnahme ist es außerdem möglich, Hilfstransistoren mit steilen Schaltflanken zu verwenden, die als integrierte CMOS Schaltkreise erhältlich sind. Das Ein- und Ausschaltver halten des L-FET wird dadurch wesentlich verbessert. Ein niederohmiges Ansteuern des L-FET ist außerdem gewähr leistet. Der weitere Transistor wird über die pulsge steuerte Konstantstromquelle so betrieben, daß er nicht in die Sättigung kommt. Auch hierdurch ergibt sich eine Beschleunigung des Ein- und Ausschalten des L-FET. Bei An wendung der Einrichtung für einen Schaltregler, insbesonde re für einen Drosselwandler, ist eine zusätzliche Hilfs spannungsquelle für die Versorgung der Transistoren und das Laden bzw. Nachladen des Kondensators nicht nötig, da eine geregelte Spannung für die Erzeugung der Schaltpulse sowie so erzeugt werden muß. Bei Sperren des L-FET fließt ein Energieabgabestrom von der Speicherdrossel durch die Frei laufdiode und deren Katodenpotential springt um eine Dioden schwelle tiefer als das Minuspotential der Eingangsspannungs quelle. Der Kondensator wird während dieser Zeit über den Spannungsregler und das Katodenpotential der Freilaufdiode nachgeladen.

Anhand der Zeichnung wird die Erfindung nun näher er läutert. Es zeigt

Fig. 1 ein Prinzipschaltbild für die Einrichtung gemäß der Erfindung und

Fig. 2 einen ausführlichen Stromlaufplan.

In Fig. 1 ist die erfindungsgemäße Einrichtung bei einem Drosselwandler eingesetzt. Die EingangsspannungsqueIle U _E liegt parallel zur Serienschaltung bestehend aus der Schaltstrecke des L-FET Ts 1, der Speicherdrossel Dr und dem Lastwiderstand R. Der L-FET Ts 1 ist mit seiner Drain elektrode an den Pluspol der Eingangsspannungsquelle U _E angeschlossen. Parallel zum Lastwiderstand R liegt ein Glättungskondensator C _L Eine Freilaufdiode D 1 überbrückt die Serienschaltung der Speicherdrossel Dr mit dem Last widerstand R. Dabei ist die Katode der Freilaufdiode D 1 an die Sourceelektrode des L-FET Ts 1 angeschlossen. Als L-FET Ts 1 wurde ein Anreicherungs-IG-FET mit N-Kanal und intern mit der Sourceelektrode verbundenem Substrat ge wält. Mit kleinen Modifikationen läßt sich die in Fig. 1 vorgestellte Schaltung natürlich auch für andere L-FET Typen realisieren, beispielsweise für P-Kanal-FET. Der Pluspol der Eingangsspannungsquelle U _E ist über den Spannungsregler SR und die Diode D 2 mit einer ersten Elek trode des Kondensators C 1 verbunden. Die zweite Elektrode des Kondensators C 1 führt zur Sourceelektrode des L-FET Ts 1. Parallel zum Kondensator C 1 liegt zum einen die Serien schaltung der Schaltstrecken zweier C-MOS Hilfstransisto ren Ts 2, Ts 3. die komplementär zueinander sind und aus einem N-Kanal sowie einem P-Kanal FET bestehen, zum ande ren liegt die Serienschaltung der Schaltstrecke eines weiteren Transistors Ts 4 und eines Widerstandes R 1 parallel zu Kondensator C 1. Die Gate-Anschlüsse der Hilfstransistoren Ts 2 und Ts 3 sind zusammengeschaltet, so daß sie von einem Steuersignal gemeinsam steuerbar sind. Der gemeinsame Steueranschluß liegt am Ver bindungspunkt des weiteren Transistors Ts 4 - Kollektor - und dem Widerstand R 1. Die Drainelektroden der Hilfstransistoren Ts 2 und Ts 3 sind ebenfalls miteinander verbunden und führen zum Gateanschluß des L-FET Ts 1. Die Emitter-Basisstrecke des weiteren Transistors Ts 4 ist durch einen Widerstand R 2 überbrückt. Der Kollektor-Basisstrecke von Ts 4 ist die Serienschaltung zweier Schutzdioden D 3 und D 4 parallel geschaltet. Die Schutzdioden D 3 und D 4 sind zueinander antiseriell geschaltet, d. h. ihre Katoden sind mitein ander verbunden und ihre Anoden führen jeweils zu einer Elektrode des Transistors Ts 4. Der Katodenzusammen schaltpunkt der Dioden D 3 und D 4 ist an eine Konstantstrom quelle IQ angeschlossen, die über Steuerpulse einer Steuerlogik SL ein- und ausschaltbar ist.

Im folgenden wird die Funktionsweise dieser Schaltung ge mäß Fig. 1 näher erläutert. Es sei angenommen, daß der L-FET Ts 1 abgeschaltet und der Kondensator C 1 entladen ist. Über den Spannungsregler SR und die Diode D 2 wird der Kondensator C 1 auf eine konstante Spannung auch bei variabler Eingangsspannung U _E aufgeladen. Der Aufladestrom des Kondensators C 1 fließt auch über die Drossel Dr und die Parallelschaltung von Lastwiderstand R und Glättungs kondensator C _L. Wenn nun der L-FET Ts 1 eingeschaltet wer den soll, gibt die Steuerlogik SL einen Low-Impuls zum Ein schalten der Konstantstromquelle IQ ab. Der Transistor Ts 4 wird nun leitend. Der Transistor Ts 4 arbeitet im aktiven Bereich, d. h. nicht in der Sättigung. Der Hilfstransistor Ts 2 geht ebenfalls in den Leitendzustand über und legt über seine Schaltstrecke den zuvor geladenen Kondensator C 1 parallel zur Gate-Source-Kapazität GS des L-FET Ts 1. Der Kondensator C 1 wird nun so lange entladen bis die Gate Source-Kapazität des L-FET Ts 1 aufgeladen ist. Dann schaltet L-FET Ts 1 durch. Es fließt ein Verbraucherstrom über Ts 1, die Speicherdrossel Dr und den Lastwiderstand R. Zum Sperren des L-FET Ts 1 gibt die Steuerlogik SL ei nen High-Impuls zum Ausschalten der Konstantstromquelle IQ ab. Der Transistor Ts 4 sperrt, wie auch der Hilfs transistor Ts 2. Über den nun leitenden Hilfstransistor Ts 3 wird die Gate-Source-Kapazität C _GS kurzgeschlossen und kann sich entladen. Bei gesperrtem L-FET Ts 1 fließt der Laststrom von der Speicherdrossel Dr durch die Frei laufdiode D 1. Deren Katodenpotential springt um eine Diodenschwelle tiefer als das Minuspotential der Eingangs spannungsquelle U _E. Der Kondensator C 1 wird während dieser Zeit über den Spannungsregler SR, die Diode D 2 und das Katodenpotential von D 1 nachgeladen.

Zwischen den gemeinsamen Ausgang der Hilfstransistoren Ts 2 und Ts 3 und den Gateanschluß des L-FET Ts 1 kann zur Impuls versteilerung der Gate-Ansteuerimpulse eine Schaltstufe, nicht dargestellt, zwischengeschaltet sein. Diese Schalt stufe kann aus einer transistorisierten Gegentaktstufe bestehen, die einen sehr niederohmigen Ausgang aufweist. Für die Hilfstransistoren Ts 2 und Ts 3 kann beispiels weise der integrierte Schaltkreis MC 14 050 verwendet werden.

Ein ausführlicherer Stromlaufplan gemäß Fig. 2 zeigt insbe sondere die Ausbildung des Spannungsreglers SR, der Konstant stromquelle IQ und der Steuerlogik SL. Alle übrigen Teile der Einrichtung sind wie in Fig. 1 ausgestaltet. Der Spannungsregler SR besteht aus dem Transistor Ts 5, dem Widerstand R 3 und der Zenerdiode ZD 1. Der Kollektor des Transistors Ts 5 ist an den Pluspol der Versorgungsspannungsquelle U _E angeschlossen. Die Kollektor-Basisstrecke des Transistors Ts 5 ist durch den Widerstand R 3 überbrückt. Zwischen Basis und Emitter des Transistors Ts 5 liegt eine Zenerdiode ZD 1, an der ein Referenzpotential für den Transistor Ts 5 erzeugt wird. Die Konstantstromquelle IQ weist einen Transistor Ts 6 auf, der kollektorseitig mit den beiden Katoden der Schutzdioden D 3 und D 4 verbunden ist. Die Basis des Transistors Ts 6 ist mit einer Referenzspannung Ur 1 beaufschlagt. Zwischen dem Emitter des Transistors Ts 6 und dem Ausgang A der Steuerlogik SL befindet sich ein Emitterwiderstand R 4. Die Steuerlogik SL, die die Impulse zum Ein- und Ausschalten der Konstantstromquelle IQ liefert, wertet mittels des Transformators Tr den Strom über den L-FET Ts 1 und die Spannung am Lastwider stand R aus. Diese beiden Auswertesignale werden dem Pulsbreitenmodulator PBM zugeführt - Spannung am Last widerstand R am nichtinvertierenden und Strom über L-FET am invertierenden Eingang. Der Ausgang des Pulsbreiten modulators PBM steuert ein erstes Flip-Flop FF 1, das von einem Ausgangssignal eines zweiten Flip-Flops FF 2 setzbar und vom Ausgangssignal eines Taktgenerators rücksetzbar ist. Über ein ODER-Gatter G 1 werden das Ausgangssignal des Taktgenerators TG, ein Ausgangssignal des Flip-Flops FF 1 und das Ausgangssignal des Pulsbreitenmodulators PBM zum Ausgang A der Steuerlogik SL und damit zur Konstant stromquelle IQ geführt. Eine ausführlichere Beschreibung einer ähnlich aufgebauten Steuerlogik ist aus der DE 31 34 599 A1 bekannt.

Claims

1. Einrichtung zur Ansteuerung eines Leistungs-Feldeffekt- Schalttransistors (Ts 1), dessen Sourceanschluß nicht mit dem Minuspotential einer Eingangsspannungsquelle (U _E) verbunden ist, wobei zwei gemeinsam steuerbare komplementäre Hilfs transistoren Ts 2, Ts 3 zum Ein- und Ausschalten des Leistungs- Feldeffekt-Schalttransistors (Ts 1) vorgesehen sind, deren Aus gänge gemeinsam mit dem Gateanschluß des Leistungs-Feld effekt-Schalttransistors (Ts 1) verbunden sind, wobei über den ersten (Ts 2) dieser Hilfstransistoren zum Einschalten des Leistungs-Feldeffekt-Schalttransistors (Ts 1) die Gate-Source- Kapazität durch Zuschalten eines Kondensators (C 1) aufladbar ist und wobei über den zweiten (Ts 3) dieser Hilfstransistoren die Gate-Source-Kapazität kurzschließbar ist und gleichzeitig ein Nachladen des Kondensators (C 1) ermöglicht ist, dadurch gekennzeichnet, daß der Kondensator (C 1) über einen Spannungsregler (SR) an die Eingangsspannungsquelle (U _E) angeschlossen ist, daß ein weiterer Transistor (Ts 4) vorgesehen ist, der über eine pulsgesteuerte Konstantstromquelle (IQ) derart einschaltbar ist, daß er nicht in Sättigung arbeitet, und daß der Ausgang dieses weiteren Transistors (Ts 4) mit dem gemeinsamen Steuereingang der beiden Hilfstransistoren (Ts 2, Ts 3) verbunden ist.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Stromversorgung der beiden Hilfstransistoren (Ts 2, Ts 3) sowie des weiteren Transistors (Ts 4) über den Spannungsregler (SR) erfolgt und daß zwischen die Ausgänge der Hilfstransistoren (Ts 2, Ts 3) und den Gate anschluß des Leistungs-Feldeffekt-Schalttransistors (Ts 1) eine Schaltstufe zur Impulsversteilerung der Ausgangsimpulse der Hilfstransistoren geschaltet ist.

3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Hilfstransistoren (Ts 2, Ts 3) und/oder die Schaltstufe zur Impulsversteilerung als inte grierte CMOS-Schaltkreise ausgebildet sind/ist.