DE3932083C1 - Control circuitry for FET operating as switch in load circuit - provides voltage source dependent on control voltage of FET raising working point of controlled path by offset voltage - Google Patents

Control circuitry for FET operating as switch in load circuit - provides voltage source dependent on control voltage of FET raising working point of controlled path by offset voltage

Info

Publication number
DE3932083C1
DE3932083C1 DE19893932083 DE3932083A DE3932083C1 DE 3932083 C1 DE3932083 C1 DE 3932083C1 DE 19893932083 DE19893932083 DE 19893932083 DE 3932083 A DE3932083 A DE 3932083A DE 3932083 C1 DE3932083 C1 DE 3932083C1
Authority
DE
Germany
Prior art keywords
field effect
effect transistor
voltage
fet
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19893932083
Other languages
German (de)
Inventor
Helmut Dipl.-Ing. Rettenmaier (Tu), 8934 Grossaitingen, De
Karl Dipl.-Ing. Schwarz (Fh), 8908 Krumbach, De
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wincor Nixdorf International GmbH
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19893932083 priority Critical patent/DE3932083C1/en
Application granted granted Critical
Publication of DE3932083C1 publication Critical patent/DE3932083C1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6877—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

The control electrode of the FET is equipped with a voltage divider (R2, R3), based on a reference potential (BPS) on the secondary side of the input transformer (T) and this side is connected through the diode (D2) to the source electrode on the one hand and on the other hand to the storage capacitor (C2) connected to the reference potential. The control electrode has also, based on the reference potential, a resistance (R4) in parallel with it. Between this resistance and the voltage divider a controlled switch (S2) and a first diode (D1) are inserted. USE/ADVANTAGE - Produces negative voltage switching transistor into enhanced state without stray capacities.

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Ansteuerung eines Feldeffekttransistors gemäß dem Oberbegriff des Anspruchs 1.The invention relates to a circuit arrangement for control a field effect transistor according to the preamble of claim 1.

Damit ein als Schalter verwendeter Feldeffekttransistor, insbe­ sondere ein MOS-Feldeffekttransistor, auch dann noch im Sperr­ zustand vollständig sperrt, wenn zwischen der Quellen- und der Abflußelektrode des Feldeffekttransistors große und schnelle Spannungsänderungen auftreten, wenn also der Differenzialquotient aus Spannung und Zeit, nämlich dU/dt, große Werte annimmt, ist es notwendig, zwischen der Steuer- und der Quellenelektrode des Feldeffekttransistors eine negative Spannung anzulegen. Das kann durch eine unabhängige Spannungsquelle erfolgen, die aber einen erhöhten Bauteileaufwand erfordert. Der erhöhte Bauteileaufwand bedeutet aber einen erhöhten Anteil an nicht erwünschten Koppel- und Streukapazitäten zwischen den Bauteilen.So that a field effect transistor used as a switch, esp special a MOS field effect transistor, even then in the lock State locks completely when between the source and the Field effect transistor large and fast drain electrode Voltage changes occur when the differential quotient from voltage and time, namely dU / dt, takes on large values it is necessary to between the control and the source electrode of the Field effect transistor to apply a negative voltage. That can by an independent voltage source, but one increased component effort required. The increased component effort but means an increased proportion of undesired coupling and stray capacities between the components.

Aus der Offenlegungsschrift DE 30 45 771 A1 ist eine Schaltungs­ anordnung zur Ansteuerung eines in einem Lastkreis als Schalter wirkenden Feldeffekttransistors bekannt. Die Schaltungsanord­ nung weist insbesondere in bekannter Weise einen sekundärseiti­ gen gesteuerten Schalter auf, dessen Steuereingang einerseits auf einen auf das sekundärseitige Bezugspotential bezogenen Parallelwiderstand und andererseits auf eine in Richtung des Steuereinganges des Feldeffekttransistors in Durchlaßrichtung angeordnete Diodenschaltung bezogen ist. Demgegenüber ist die zugehörige gesteuerte Strecke dieses Schalters so angeschlossen, daß sie den Steuereingang und den Quellenanschluß des Feldeffekt­ transistors überbrückt. Mittels des gesteuerten Schalters wird eine zwischen dem Steuereingang und dem Quellenanschluß des Feldeffekttransistors topologisch vorhandene Eingangskapazität immer dann entladen, wenn der Feldeffekttransistor in den Sperr­ zustand geschaltet werden soll. Zu diesem Zweck werden der Steuereingang und der Quellenanschluß des Feldeffekttransistors kurzgeschlossen, so daß beide Punkte auf dem gleichen Potential liegen. Die Schaltungsanordnung weist demnach den Nachteil auf, daß der Sperrzustand des Feldeffekttransistors durch Fehlen ei­ ner negativen Spannung am Steuereingang des Feldeffekttransi­ stors bezogen auf dessen Quellenanschluß nicht über das normale Maß hinaus eingestellt wird.From the published patent application DE 30 45 771 A1 is a circuit Arrangement for controlling a switch in a load circuit acting field effect transistor known. The circuit arrangement voltage has a secondary side in a known manner gen controlled switch, whose control input on the one hand to a reference potential related to the secondary side Parallel resistance and on the other hand towards a Control input of the field effect transistor in the forward direction arranged diode circuit is related. In contrast is the associated controlled route of this switch connected so that they have the control input and the source connection of the field effect transistor bridged. By means of the controlled switch one between the control input and the source connection of the Field effect transistor topologically available input capacitance discharged whenever the field effect transistor in the lock state should be switched. For this purpose, the Control input and the source connection of the field effect transistor  short-circuited so that both points are at the same potential lie. The circuit arrangement therefore has the disadvantage that that the blocking state of the field effect transistor by lack of egg ner negative voltage at the control input of the field effect transi stors related to its source connection not over the normal Dimension is set.

Aufgabe der Erfindung ist es, eine Schaltungsanordnung zur An­ steuerung eines Feldeffekttransistors anzugeben, die mit gerin­ gem Bauteileaufwand und ohne große Koppel- und Streukapazitäten eine den Feldeffekttransistor in einen erhöhten Sperrzustand schaltende negative Sperrspannung erzeugt.The object of the invention is to provide a circuit arrangement for Specify control of a field effect transistor that with gerin according to the number of components and without large coupling and stray capacities a the field effect transistor in an increased blocking state switching negative reverse voltage generated.

Diese Aufgabe wird bei einer Schaltungsanordnung der eingangs genannten Art erfindungsgemäß mit den im kennzeichnenden Teil des Anspruchs 1 bzw. 4 angegebenen Merkmalen gelöst.This task is at the beginning of a circuit arrangement mentioned type according to the invention with the in the characterizing part of claim 1 and 4 specified features.

Danach wird eine von der Steuerspannung des Feldeffekttransi­ stors abhängige Spannungsquelle verwendet, die einen geringen Bauteileaufwand erfordert. Ferner werden nur koppel- und streu­ kapazitätsarme Bauteile benötigt, so daß der Anteil an diesen Kapazitäten auch gering ist. Die abhängige Spannungsquelle be­ wirkt, daß der Arbeitspunkt der gesteuerten Strecke des Feld­ effekttransistors um eine Versatzspannung angehoben ist, während die steuernde Strecke nur im Durchlaßzustand des Feldeffekt­ transistors um die Versatzspannung angehoben ist. Im Sperrzu­ stand des Feldeffekttransistors ist die steuernde Strecke des Feldeffekttransistors auf das Bezugspotential der Versatzspan­ nung bezogen geschaltet. Die Spannung zwischen der Steuer- und der Quellenelektrode des Feldeffekttransistors wird dadurch negativ. Der Feldeffekttransistor wird in einen erhöhten Sperr­ zustand geschalten.Then one of the control voltage of the field effect transi used dependent voltage source, which is a low Component effort required. Furthermore, only coupling and litter low-capacity components required, so that the proportion of these  Capacity is also low. The dependent voltage source be acts that the working point of the controlled distance of the field effect transistor is raised by an offset voltage, while the controlling distance only in the pass state of the field effect transistor is raised by the offset voltage. In the lockout state of the field effect transistor is the controlling path of the Field effect transistor on the reference potential of the offset chip connected switched. The tension between the control and the source electrode of the field effect transistor negative. The field effect transistor is in an increased barrier switched state.

Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen. Dabei hat die Verwendung eines Eingangstrans­ formators den Vorteil, deß die eigentliche Steuerinformation, die angibt, ob der Feldeffekttransistor ein- oder ausgeschaltet werden soll, nur mehr davon abhängt, ob eine Steuerspannung am Steuereingang der Schaltungsanordnung anliegt oder nicht. Auf diese Weise kann auf eine komplizierte Bereitstellung einer von der Schaltungsanordnung benötigten positiven bzw. negativen Steuerspannung verzichtet werden.Advantageous embodiments of the invention are the subject of Subclaims. It has the use of an input trans formators the advantage that the actual tax information, which indicates whether the field effect transistor is on or off should only depend more on whether a control voltage on Control input of the circuit arrangement is present or not. On this can lead to a complicated deployment of one of the circuit arrangement required positive or negative Control voltage can be dispensed with.

Nachfolgend werden mehrere Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. Es zeigen:Below are several embodiments of the invention explained in more detail with reference to the drawing. Show it:

Fig. 1 ein erstes Prinzipschaltbild einer Schaltungsanordnung gemäß der Erfindung, Fig. 1 shows a first schematic diagram of a circuit arrangement according to the invention,

Fig. 2 eine Abwandlung des Prinzipschaltbildes nach Fig. 1 und Fig. 2 shows a modification of the block diagram of Fig. 1 and

Fig. 3 ein zweites Prinzipschaltbild einer Schaltungsanordnung gemäß der Erfindung. Fig. 3 shows a second schematic diagram of a circuit arrangement according to the invention.

Fig. 1 zeigt eine Schaltungsanordnung mit einem Feldeffekttran­ sistor FET als Leistungsschalter. Seine gesteuerte Strecke ist zwischen zwei Schaltungsanordnungsanschlüssen D und S angeord­ net, die die Anschlußpunkte für eine zu schaltende Last bilden. Fig. 1 shows a circuit arrangement with a field effect transistor FET as a circuit breaker. Its controlled path is net angeord between two circuit arrangement connections D and S, which form the connection points for a load to be switched.

Bei dem Feldeffekttransistor FET handelt es sich um einen selbstsperrenden n-Kanal-MOS-Feldeffekttransistor. Dabei ist der Schaltungsanordnungsanschluß S mit der Quellenelektrode und der Schaltungsanordnungsanschluß D ist mit der Abflußelektrode des Feldeffekttransistors FET verbunden. Der Steuerelektrode des Feldeffekttransistors FET ist ein Serienwiderstand R5 vor­ geschaltet.The field effect transistor FET is a normally-off n-channel MOS field effect transistor. The circuit arrangement connection S is connected to the source electrode and the circuit arrangement connection D is connected to the drain electrode of the field effect transistor FET. A series resistor R 5 is connected in front of the control electrode of the field effect transistor FET.

Neben dem Feldeffekttransistor FET weist die Schaltungsanordnung einen Eingangstransformator T mit einer Primärwicklung WP und einer Sekundärwicklung WS auf. Entsprechend der mit den einzel­ nen Wicklungen des Eingangstransformators T verbundenen Schal­ tungsteile kann die Schaltungsanordnung in eine Primärseite und eine Sekundärseite aufgeteilt werden. Danach befinden sich auf der Primärseite der Schaltungsanordnung ein primärseitiger ge­ steuerter Schalter S1, nachfolgend kurz primärseitiger Schalter S1 genannt, der mit seiner gesteuerten Strecke in Serie mit der Primärwicklung WP geschaltet ist. An das freie Wicklungsende der Primärwicklung WP ist eine Betriebsspannung UB angeschlos­ sen, während der freien Anschlußseite der gesteuerten Strecke des primärseitigen Schalters S1 ein primärseitiges Bezugspo­ tential BPP zugeordnet ist. Der Steuereingang des primärseiti­ gen Schalters S1 ist an eine Steuerspannung UE angeschlossen.In addition to the field effect transistor FET, the circuit arrangement has an input transformer T with a primary winding WP and a secondary winding WS. Corresponding to the circuit parts connected to the individual windings of the input transformer T, the circuit arrangement can be divided into a primary side and a secondary side. Thereafter, on the primary side of the circuit arrangement there is a primary-side controlled switch S 1 , hereinafter referred to as primary-side switch S 1 , which is connected in series with the primary winding WP with its controlled path. At the free winding end of the primary winding WP an operating voltage UB is ruled out, while the free connection side of the controlled path of the primary-side switch S 1 is assigned a primary-side reference potential BPP. The control input of the primary switch S 1 is connected to a control voltage UE.

Bei dem primärseitigen Schalter S1 handelt es sich um einen bipolaren npn-Transistor, dessen Emitterelektrode auf das pri­ märseitige Bezugspotential BPP bezogen geschaltet ist.The primary-side switch S 1 is a bipolar npn transistor, the emitter electrode of which is connected to the primary-side reference potential BPP.

Auf der Sekundärseite weist die Schaltungsanordnung einen Span­ nungsteiler R2, R3 auf, der parallel zur Serienwicklung WS ge­ schaltet ist. Eine Anschlußseite der Parallelschaltung aus Serienwicklung WS und Spannungsteiler R2, R3 ist auf ein sekun­ därseitiges Bezugspotential BPS bezogen geschaltet, während die andere Anschlußseite der Parallelschaltung mit einer ersten Diodenschaltung D1 und einem Parallel-RC-Glied C1, R1 verbunden ist. Der Teilerabgriff der Spannungsteilerschaltung R2, R3 ist über eine zweite Diodenschaltung D2 mit einem auf das sekundär­ seitige Bezugspotential BPS bezogenen Versatzkondensator C2 und der Quellenelektrode des Feldeffekttransistors FET verbunden. Die andere Anschlußseite der ersten Diodenschaltung D1 ist mit einem Serienwiderstand R5 und mit einer Anschlußseite der ge­ steuerten Strecke eines sekundärseitigen gesteuerten Schalters S2, nachfolgend kurz sekundärseitiger Schalter S2 genannt, ver­ bunden. Die andere Anschlußseite der gesteuerten Strecke des sekundärseitigen Schalters S2 ist auf das sekundärseitige Be­ zugspotential BPS bezogen geschaltet. Die Steuerelektrode die­ ses Schalters ist mit der anderen Anschlußseite des Parallel- RC-Gliedes zusammengeschaltet. Parallel zu den beiden Anschluß­ seiten der gesteuerten Strecke des sekundärseitigen Schalters S2 ist ein Parallelwiderstand R4 angeordnet.On the secondary side, the circuit arrangement has a voltage divider R 2 , R 3 , which is connected in parallel with the series winding WS. A connection side of the parallel circuit consisting of series winding WS and voltage divider R 2 , R 3 is connected to a secondary side reference potential BPS, while the other connection side of the parallel circuit is connected to a first diode circuit D 1 and a parallel RC element C 1 , R 1 . The divider tap of the voltage divider circuit R 2 , R 3 is connected via a second diode circuit D 2 to an offset capacitor C 2 related to the secondary-side reference potential BPS and the source electrode of the field effect transistor FET. The other connection side of the first diode circuit D 1 is connected with a series resistor R 5 and with a connection side of the ge controlled path of a secondary-side controlled switch S 2 , hereinafter referred to as secondary-side switch S 2 . The other connection side of the controlled path of the switch S 2 on the secondary side is connected to the potential BPS on the secondary side. The control electrode of this switch is connected to the other connection side of the parallel RC element. Parallel to the two connection sides of the controlled path of the secondary-side switch S 2 , a parallel resistor R 4 is arranged.

Bei dem sekundärseitigen Schalter S2 handelt sich um einen bipo­ laren pnp-Transistor, dessen Emitterelektrode mit der ersten Diodenschaltung D1 verbunden ist. Die Anordnung der Einzelwi­ derstände der Spannungsteilerschaltung R2, R3 ist so gewählt, daß der Widerstand R3 auf das sekundärseitige Bezugspotential BPS bezogen geschaltet ist.The switch S 2 on the secondary side is a bipolar pnp transistor whose emitter electrode is connected to the first diode circuit D 1 . The arrangement of the individual resistors of the voltage divider circuit R 2 , R 3 is chosen such that the resistor R 3 is connected to the secondary-side reference potential BPS.

Die Schaltungsanordnung gemäß Fig. 2 unterscheidet sich von der nach Fig. 1 darin, daß die Spannungsteilerschaltung R2, R3 und der Parallelwiderstand R4 miteinander vertauscht sind.The circuit arrangement of Fig. 2 differs from that of FIG. 1 in that the voltage divider circuit R2, R3 and the parallel resistance R 4 are interchanged.

Der Unterschied zwischen der Schaltungsanordnung gemäß Fig. 3 und der Schaltungsanordnung gemäß Fig. 2 besteht darin, daß die Widerstände der Spannungsteilerschaltung R2, R3 untereinander vertauscht sind, daß die zweite Diodenschaltung D2 umgepolt ge­ schaltet und mit dem mit der Steuerelektrode des Feldeffekt­ transistors FET verbundenen Serienwiderstand R5 verbunden ist und daß der Versatzkondensator C2 auf die Emitterelektrode des sekundärseitigen Schalters S2 bezogen geschaltet ist. The difference between the circuit arrangement according to FIG. 3 and the circuit arrangement according to FIG. 2 is that the resistors of the voltage divider circuit R 2 , R 3 are interchanged with one another, that the second diode circuit D 2 is reversed and with the control electrode of the field effect transistor FET connected series resistor R 5 is connected and that the offset capacitor C 2 is connected to the emitter electrode of the secondary-side switch S 2 .

Nachfolgend werden die Arbeitsweisen der einzelnen Schaltungs­ anordnungen beginnend mit der Schaltungsanordnung gemäß Fig. 1 näher erläutert.The working methods of the individual circuit arrangements are explained in more detail starting with the circuit arrangement according to FIG. 1.

Soll bei der Schaltungsanordnung gemäß Fig. 1 der Feldeffekt­ transistor FET in den Durchlaßzustand bzw. leitend geschalten werden, wird an den Steuereingang des primärseitigen Schalters S1 eine positive Steuerspannung UE angelegt. Dieser Schalter wird leitend und legt dadurch an die Primärwicklung WP des Ein­ gangstransformators T eine konstante positive Betriebsspannung UB an. In der Primärwicklung fließt ein linear ansteigender Strom, der in der Sekundärwicklung WS des Eingangstransforma­ tors T eine Ausgangsspannung entsprechend der Betriebsspannung UB erzeugt. Der lineare Anstieg des in der Primärwicklung WP fließenden Stroms ist durch entsprechende Dimensionierung des Eingangstransformators T und etwaiger anderer Bauteile so ein­ gestellt, daß der Eingangstransformator T während eines Ein­ schaltzyklusses des Feldeffekttransistors FET nicht in die Sät­ tigung gelangt. Die in der Sekundärwicklung WS durch den in der Primärwicklung fließenden Strom induzierte Spannung ist der an der Primärwicklung WP anliegenden Betriebsspannung UB gleichge­ richtet, was durch die einander gegenüberliegenden Punkte an den jeweiligen Wicklungsenden der Wicklungen des Eingangstrans­ formators T angezeigt ist.If the field effect transistor FET is to be switched to the on state or conductive in the circuit arrangement according to FIG. 1, a positive control voltage UE is applied to the control input of the primary-side switch S 1 . This switch becomes conductive and thereby applies a constant positive operating voltage UB to the primary winding WP of the input transformer T. A linearly increasing current flows in the primary winding and generates an output voltage corresponding to the operating voltage UB in the secondary winding WS of the input transformer T. The linear increase in the current flowing in the primary winding WP is set by appropriate dimensioning of the input transformer T and any other components so that the input transformer T does not get saturated during a switch-on cycle of the field effect transistor FET. The voltage induced in the secondary winding WS by the current flowing in the primary winding is the operating voltage UB applied to the primary winding WP, which is indicated by the points opposite one another at the respective winding ends of the windings of the input transformer T.

Die in der Sekundärwicklung WS induzierte positive Spannung steuert über die erste Diodenschaltung D1 und den Serienwider­ stand R5 die Steuerelektrode des Feldeffekttransistors FET an. Gleichzeitig wird diese Spannung durch die Spannungsteilerschal­ tung R2, R3 heruntergeteilt. Der am Widerstand R3 abfallende Spannungsanteil wird über die zweite Diodenschaltung D2 an den Versatzkondensator C2 und an die Quellenelektrode des Feldeffekt­ transistors FET geführt. Im Versatzkondensator C2 wird die he­ runtergeteilte Spannung als Versatzspannung UC gespeichert. Wei­ ter wird die in der Sekundärwicklung WS induzierte Spannung über das Parallel-RC-Glied C1, R1 an die Steuerelektrode des sekundären Schalters S2 gelegt, wodurch dieser in den Sperrzu­ stand geschaltet wird. The positive voltage induced in the secondary winding WS controls via the first diode circuit D 1 and the series resistor R 5 to the control electrode of the field effect transistor FET. At the same time, this voltage is divided by the voltage divider circuit R 2 , R 3 . The voltage drop across the resistor R 3 is conducted via the second diode circuit D 2 to the offset capacitor C 2 and to the source electrode of the field effect transistor FET. In the offset capacitor C 2 , the voltage divided down is stored as the offset voltage UC. Wei ter is the voltage induced in the secondary winding WS via the parallel RC element C 1 , R 1 to the control electrode of the secondary switch S 2 , whereby it was switched into the Sperrzu state.

Wenn für das Ausführungsbeispiel wie auch für die nachfolgen­ den Ausführungsbeispiele, angenommen wird, daß die Spannung an der Spannungsteilerschaltung im Verhältnis R2/R3 = 2 aufgeteilt wird und daß die an der Sekundärwicklung WS induzierte Spannung U = 15 V beträgt, liegt an der Steuerelektrode des Feldeffekt­ transistors FET eine Spannung von ca. 15 V und an dessen Quel­ lenelektrode eine Spannung von ca. 5 V an. Da die Spannung an der Steuerelektrode des Feldeffekttransistors FET um 15 V-5 V = 10 V positiver als die Spannung an der Quellenelektrode ist, wird der Feldeffekttransistor FET in den Durchlaßzustand ge­ schaltet. Gleichzeitig wird der Versatzkondensator C2 mit der Versatzspannung UC = 5 V geladen.If for the exemplary embodiment as well as for the subsequent exemplary embodiments, it is assumed that the voltage across the voltage divider circuit is divided in the ratio R2 / R3 = 2 and that the voltage induced on the secondary winding WS is U = 15 V, it is due to the control electrode of the Field effect transistor FET a voltage of about 15 V and at its source electrode a voltage of about 5 V. Since the voltage at the control electrode of the field effect transistor FET is 15 V-5 V = 10 V more positive than the voltage at the source electrode, the field effect transistor FET is switched to the on state. At the same time, the offset capacitor C 2 is charged with the offset voltage UC = 5 V.

Soll der Feldeffekttransistor FET ausgeschaltet werden, wird die Steuerspannung UE am primärseitigen Schalter S1 abgeschal­ tet. Der primärseitige Schalter S1 gelangt dann in den Sperrzu­ stand, weshalb die an der Primärwicklung WP des Eingangstrans­ formators T anliegende Betriebsspannung UB abgeklemmt wird. In der Sekundärwicklung WS wird eine negative Spannung induziert, die den sekundärseitigen Schalter S2 in den Durchlaßzustand schaltet. Vorteilhafterweise ist der durch das Parallel-RC-Glied C1, R1 und der aus der Sekundärwicklung WS des Eingangstransfor­ mators T und der Spannungsteilerschaltung R2, R3, in Fig. 2 des Parallelwiderstandes R4, bestehenden Parallelschaltung gebilde­ te Schwingkreis so dimensioniert, daß die in der Sekundärwick­ lung WS induzierte Spannung einen aperiodisch abklingenden Si­ gnalverlauf aufweist.If the field effect transistor FET is to be switched off, the control voltage UE is switched off at the primary switch S 1 . The primary-side switch S 1 is then in the Sperrzu stand, which is why the applied to the primary winding WP of the input transformer T operating voltage UB is disconnected. A negative voltage is induced in the secondary winding WS, which switches the switch S 2 on the secondary side to the on state. Advantageously, the parallel circuit formed by the parallel RC element C 1 , R 1 and the secondary winding WS of the input transformer T and the voltage divider circuit R 2 , R 3 , in FIG. 2 of the parallel resistor R 4 , existing parallel circuit is dimensioned in this way that the voltage induced in the secondary winding WS has an aperiodically decaying signal curve.

Parallel zur Ansteuerung des sekundärseitigen Schalters S2 wer­ den die erste und die zweite Diodenschaltung D1 und D2 in den Sperrzustand geschaltet. Über die gesteuerte Strecke des sekun­ därseitigen Schalters S2 gelangt das sekundärseitige Bezugspo­ tential BPS an den Serienwiderstand R5 und über diesen an die Steuerelektrode des Feldeffekttransistors FET. Da die zweite Diodenschaltung D2 sperrt, liegt durch den geladenen Versatz­ kondensator C2 an der Quellenelektrode des Feldeffekttransi­ stors FET immer noch die Versatzspannung UC = 5 V an. Die Steu­ erelektrode des Feldeffekttransistors FET ist damit um UC = 5 V negativer als die Spannung an der zugehörigen Quellenelektrode. Der Feldeffekttransistor FET wird in einen erhöhten Sperrzu­ stand geschaltet.In parallel to the activation of the secondary switch S 2, who switched the first and second diode circuits D 1 and D 2 to the blocking state. Via the controlled path of the secondary-side switch S 2 , the secondary-side reference potential BPS reaches the series resistor R 5 and via this to the control electrode of the field-effect transistor FET. Since the second diode circuit D 2 blocks, the offset capacitor C 2 is still at the source electrode of the field effect transistor FET due to the charged offset capacitor C, the offset voltage UC = 5 V. The control electrode of the field effect transistor FET is thus UC = 5 V more negative than the voltage at the associated source electrode. The field effect transistor FET is switched to an increased Sperrzu state.

Die Arbeitsweise der Schaltungsanordnung gemäß FlG 2 unterschei­ det sich nicht von der der Schaltungsanordnung gemäß Fig. 1, da beim Vorgang zum Einschalten des Feldeffekttransistors FET die erste Diodenschaltung D1 leitend geschaltet ist, so daß unab­ hängig von der Anordnung der Spannungsteilerschaltung R2, R3 und des Parallelwiderstandes R4 an beiden jeweils annähernd die gleiche Spannung abfällt. Beim Vorgang zum Ausschalten des Feld­ effekttransistors FET wird bei beiden Schaltungsanordnungen durch die sperrende zweite Diodenschaltung D2 ein Entladen des Versatzkondensators C2 verhindert, so daß letztlich jeweils die gleiche Wirkung erzielt wird.The operation of the circuit arrangement according to FlG 2 does not differ from that of the circuit arrangement according to FIG. 1, since the first diode circuit D 1 is turned on during the process for switching on the field effect transistor FET, so that regardless of the arrangement of the voltage divider circuit R 2 , R 3 and the parallel resistor R 4 drops approximately the same voltage at both. In the process of switching off the field effect transistor FET in both circuit arrangements by the blocking second diode circuit D 2 , discharge of the offset capacitor C 2 is prevented, so that ultimately the same effect is ultimately achieved.

Die Arbeitsweise der Schaltungsanordnung gemäß Fig. 3 unterschei­ det sich von den Arbeitsweisen der Fig. 1 und 2 dadurch, daß beim Vorgang zum Einschalten des Feldeffekttransistors FET der Versatzkondensator C2 über die Strecke: Versatzkondensator C2, zweite Diodenschaltung D2 und Widerstand R2 der Spannungsteiler­ schaltung mit UC = 5 Volt geladen wird, da entsprechend dem frü­ her erwähnten Widerstandsverhältnis bezüglich der Widerstände der Spannungsteilerschaltung R2, R3 am Widerstand R3 eine Span­ nung von U = 5 Volt und am Widerstand R2 eine Spannung von U = 10 Volt abfällt. Der Feldeffekttransistor FET wird, wie auch bei den Schaltungsanordnungen gemäß Fig. 1 und 2, mit U = 10 Volt in den Einschaltzustand geschaltet. Beim Vorgang zum Ausschalten des Feldeffekttransistors wird der Versatzkondensator C2 über die gesteuerte Strecke des sekundären Schalters S2 parallel zur steuernden Strecke des Feldeffekttransistors FET und dessen Quellenelektrode geschaltet. Dabei liegt die geladene Seite des Versatzkondensators C2 an der Quellenelektrode an. Da die zwei­ te Diodenschaltung D2 sperrt, kann sich der Versatzkondensator C2 nicht über diese Diodenschaltung entladen. Die Steuerelektro­ de des Feldeffekttransistors FET ist wieder um UC = 5 Volt ne­ gativer als die zugehörige Quellenelektrode, weshalb der Feld­ effekttransistor FET in einen erhöhten Sperrzustand geschaltet wird. . The operation of the circuit arrangement of Figure 3 under failed det from the procedures of Figures 1 and 2 in that in the operation for turning on the field effect transistor FET, the offset capacitor C 2 through the path. Offset capacitor C 2, the second diode circuit D 2 and resistor R 2 the voltage divider circuit is loaded with UC = 5 volts, because according to the previously mentioned resistance ratio with regard to the resistances of the voltage divider circuit R 2 , R 3 at the resistor R 3, a voltage of U = 5 volts and at the resistor R 2 a voltage of U = 10 volts drops. The field effect transistor FET, as in the circuit arrangements according to FIGS. 1 and 2, is switched into the on state with U = 10 volts. When the field effect transistor is switched off, the offset capacitor C 2 is connected in parallel with the controlled path of the field effect transistor FET and its source electrode via the controlled path of the secondary switch S 2 . The charged side of the offset capacitor C 2 bears against the source electrode. Since the second diode circuit D 2 blocks, the offset capacitor C 2 cannot discharge through this diode circuit. The Steuerelektro de of the field effect transistor FET is again UC = 5 volts ne gativ than the associated source electrode, which is why the field effect transistor FET is switched to an increased blocking state.

Claims (6)

1. Schaltungsanordnung zur Ansteuerung eines in einem Last­ kreis als Schalter wirkenden Feldeffekttransistors mit einer von einer Steuerspannung abhängigen, den Feldeffekttransistor in einen erhöhten Sperrzustand schaltenden Ansteuerspannung, dadurch gekennzeichnet, daß der Steuer­ elektrode des Feldeffekttransistors (FET) eine auf ein sekun­ därseitiges Bezugspotential (BPS) bezogene Spannungsteilerschal­ tung (R2, R3) mit einem Teilerabgriff zugeordnet ist, der über eine in Durchlaßrichtung angeordnete zweite Diodenschaltung (D2) mit der Quellenelektrode des Feldeffekttransistors (FET) einerseits und mit einem auf das sekundärseitige Bezugspoten­ tial (BPS) bezogenen Versatzkondensator (C2) andererseits ver­ bunden ist, daß der Steuerelektrode des Feldeffekttransistors (FET) ferner ein auf das sekundärseitige Bezugspotential (BPS) bezogener Parallelwiderstand (R4) zugeordnet ist, und daß zwi­ schen der Spannungsteilerschaltung (R2, R3) und dem Parallelwi­ derstand (R4) ein sekundärseitiger gesteuerter Schalter (S2) und eine erste Diodenschaltung (D1) derart angeordnet sind, daß die gesteuerte Strecke des sekundärseitigen gesteuerten Schal­ ters (S2) einerseits auf die Steuerelektrode des Feldeffekttran­ sistors (FET) und andererseits auf das sekundärseitige Bezugspo­ tential (BPS) bezogen geschaltet ist, während der Steuereingang des sekundärseitigen gesteuerten Schalters (S2) auf das dem se­ kundärseitigen Bezugspotential (BPS) gegenüberliegende Anschluß­ ende entweder der Spannungsteilerschaltung (R2, R3) oder des Parallelwiderstandes (R4) bezogen und die erste Diodenschaltung (D1) in Richtung der Steuerelektrode des Feldeffekttransistors (FET) in Durchlaßrichtung angeordnet zwischen dem Steuereingang und der gesteuerten Strecke des sekundärseitigen gesteuerten Schalters (S2) auf der auf die Steuerelektrode des Feldeffekt­ transistors (FET) bezogenen Seite geschaltet sind.1. Circuit arrangement for controlling a field effect transistor acting as a switch in a load circuit with a control voltage dependent on the control voltage switching the field effect transistor into an increased blocking state, characterized in that the control electrode of the field effect transistor (FET) has a secondary potential (BPS) on the secondary side ) related voltage divider circuit (R 2 , R 3 ) is assigned with a divider tap, which is arranged via a forward diode second diode circuit (D 2 ) with the source electrode of the field effect transistor (FET) on the one hand and with a tial on the secondary reference potential (BPS) Offset capacitor (C 2 ), on the other hand, is connected to the fact that the control electrode of the field effect transistor (FET) is also assigned a parallel resistor (R 4 ) related to the secondary-side reference potential (BPS), and that between the voltage divider circuit (R 2 , R 3 ) and the parallel resistance (R 4 ) a secondary-side controlled switch (S 2 ) and a first diode circuit (D 1 ) are arranged such that the controlled path of the secondary-side controlled scarf age (S 2 ) on the one hand on the control electrode of the field effect transistor (FET) and on the other hand on the secondary side Reference potential (BPS) is connected, while the control input of the secondary-side controlled switch (S 2 ) is connected to the opposite end of the secondary reference potential (BPS) either the voltage divider circuit (R 2 , R 3 ) or the parallel resistor (R 4 ) and the first diode circuit (D 1 ) in the direction of the control electrode of the field effect transistor (FET) arranged in the forward direction between the control input and the controlled path of the secondary-side controlled switch (S 2 ) on the side related to the control electrode of the field effect transistor (FET) are connected . 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Steuer­ elektrode des Feldeffekttransistors (FET) ein Serienwiderstand (R5) vorgeschaltet ist. 2. Circuit arrangement according to claim 1, characterized in that the control electrode of the field effect transistor (FET) is connected in series with a series resistor (R 5 ). 3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein auf den Steuereingang des sekundärseitigen gesteuerten Schalters (S2) einerseits und auf das sekundärseitige Bezugspotential (BPS) andererseits wirkender Eingangstransformator (T) vorge­ sehen ist, der primärseitig in Reihe mit einem primärseitigen gesteuerten Schalter (S1) zwischen einer Versorgungsspannung (UB) und einem primärseitigen Bezugspotential (BPP) geschal­ tet ist, daß der Steuereingang des primärseitigen gesteuerten Schalters (S1) an eine Steuerspannung (UE) angeschlossen ist und daß dem Steuereingang des sekundärseitigen gesteuerten Schalters (S2) ein so dimensioniertes Parallel-RC-Glied (C1, R1) vorgeschaltet ist, daß das Parallel-RC-Glied (C1, R1) zu­ sammen mit der Sekundärwicklung (WS) des Eingangstransformators (T) und entweder mit der Spannungsteilerschaltung (R2, R3) oder mit dem Parallelwiderstand (R4) einen aperiodisch schwingenden Schwingkreis bilden.3. Circuit arrangement according to claim 1 or 2, characterized in that one on the control input of the secondary-side controlled switch (S 2 ) on the one hand and on the secondary-side reference potential (BPS) on the other hand acting input transformer (T) is provided, the primary side in series with one primary-side controlled switch (S 1 ) between a supply voltage (UB) and a primary-side reference potential (BPP) is switched that the control input of the primary-side controlled switch (S 1 ) is connected to a control voltage (UE) and that the control input of the secondary-side controlled Switch (S 2 ) is a parallel RC element (C 1 , R 1 ) so dimensioned that the parallel RC element (C 1 , R 1 ) together with the secondary winding (WS) of the input transformer (T) and form an aperiodically oscillating resonant circuit either with the voltage divider circuit (R 2 , R 3 ) or with the parallel resistor (R 4 ). 4. Schaltungsanordnung zur Ansteuerung eines in einem Last­ kreis als Schalter wirkenden Feldeffekttransistors mit einer von einer Steuerspannung abhängigen den Feldeffekttransistor in einen erhöhten Sperrzustand schaltenden Ansteuerspannung, dadurch gekennzeichnet, daß eine mit einem Anschlußende auf ein sekundärseitiges Bezugspotential (BPS) bezogene Spannungsteilerschaltung (R3, R2) mit einem Tei­ lerabgriff vorgesehen ist, der über eine in Sperrichtung ange­ ordnete zweite Diodenschaltung (D2) auf die Steuerelektrode des Feldeffekttransistors (FET) bezogen geschaltet ist, daß das an­ dere Anschlußende der Spannungsteilerschaltung (R3, R2) mit ei­ nem Versatzkondensator (C2) verbunden ist, dessen andere An­ schlußseite auf die Steuerelektrode des Feldeffekttransistors (FET) bezogen geschaltet ist, daß ein sekundärseitiger gesteuer­ ter Schalter (S2) vorgesehen ist, dessen gesteuerte Strecke parallel zur Spannungsteilerschaltung (R3, R2) geschaltet ist und dessen Steuereingang einerseits auf einen auf das sekundär­ seitige Bezugspotential (BPS) bezogenen Parallelwiderstand (R4) und andererseits auf eine in Richtung des anderen Anschlußendes der Spannungsteilerschaltung (R3, R2) in Durchlaßrichtung ange­ ordnete erste Diodenschaltung (D1) geschaltet ist.4. Circuit arrangement for controlling a field effect transistor acting as a switch in a load circuit with a control voltage which switches the field effect transistor into an increased blocking state, characterized in that a voltage divider circuit (R 3 ) with a terminal end related to a secondary-side reference potential (BPS) R 2 ) is provided with a Tei lerabgriff, which is connected via a reverse diode arranged second diode circuit (D 2 ) to the control electrode of the field effect transistor (FET) that that at the other end of the voltage divider circuit (R 3 , R 2 ) with egg nem offset capacitor (C 2 ) is connected, whose other connection side is connected to the control electrode of the field effect transistor (FET) that a secondary-side control ter switch (S 2 ) is provided, the controlled path parallel to the voltage divider circuit (R 3 , R 2 ) is switched and its n control input on the one hand on a secondary-side reference potential (BPS) related parallel resistor (R 4 ) and on the other hand in the direction of the other connection end of the voltage divider circuit (R 3 , R 2 ) in the forward direction arranged first diode circuit (D 1 ) is connected. 5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß der Steuer­ elektrode des Feldeffekttransistors (FET) ein Serienwiderstand (R5) zugeordnet ist.5. Circuit arrangement according to claim 4, characterized in that the control electrode of the field effect transistor (FET) is assigned a series resistor (R 5 ). 6. Schaltungsanordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß ein auf den Steuereingang des sekundärseitigen gesteuerten Schalters (S2) einerseits und auf das sekundärseitige Bezugspotential (BPS) andererseits wirkender Eingangstransformator (T) vorgesehen ist, der primärseitig in Reihe mit einem primärseitigen gesteuer­ ten Schalter (S1) zwischen einer Versorgungsspannung (UB) und einem primärseitigen Bezugspotential (BPP) geschaltet ist, daß der Steuereingang des primärseitigen gesteuerten Schalters (S1) an eine Steuerspannung (UE) angeschlossen ist und daß dem Steu­ ereingang des sekundärseitigen gesteuerten Schalters (S2) ein so dimensioniertes Parallel-RC-Glied (C1, R1) vorgeschaltet ist, daß das Parallel-RC-Glied (C1, R1) zusammen mit der Sekun­ därwicklung (WS) des Eingangstransformators (T) und dem Paral­ lelwiderstand (R4) einen aperiodisch schwingenden Schwingkreis bilden.6. Circuit arrangement according to claim 4 or 5, characterized in that an on the control input of the secondary-side controlled switch (S 2 ) on the one hand and on the secondary-side reference potential (BPS) on the other hand acting input transformer (T) is provided, the primary side in series with a primary side is controlled th switch (S 1 ) between a supply voltage (UB) and a primary-side reference potential (BPP), that the control input of the primary-side controlled switch (S 1 ) is connected to a control voltage (UE) and that the control input of the secondary-side controlled Switch (S 2 ) is a parallel RC element (C 1 , R 1 ) so dimensioned that the parallel RC element (C 1 , R 1 ) together with the secondary winding (WS) of the input transformer (T) and the parallel resistance (R 4 ) form an aperiodically oscillating resonant circuit.
DE19893932083 1989-09-26 1989-09-26 Control circuitry for FET operating as switch in load circuit - provides voltage source dependent on control voltage of FET raising working point of controlled path by offset voltage Expired - Fee Related DE3932083C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19893932083 DE3932083C1 (en) 1989-09-26 1989-09-26 Control circuitry for FET operating as switch in load circuit - provides voltage source dependent on control voltage of FET raising working point of controlled path by offset voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19893932083 DE3932083C1 (en) 1989-09-26 1989-09-26 Control circuitry for FET operating as switch in load circuit - provides voltage source dependent on control voltage of FET raising working point of controlled path by offset voltage

Publications (1)

Publication Number Publication Date
DE3932083C1 true DE3932083C1 (en) 1991-04-11

Family

ID=6390209

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19893932083 Expired - Fee Related DE3932083C1 (en) 1989-09-26 1989-09-26 Control circuitry for FET operating as switch in load circuit - provides voltage source dependent on control voltage of FET raising working point of controlled path by offset voltage

Country Status (1)

Country Link
DE (1) DE3932083C1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2511334A (en) * 2013-02-28 2014-09-03 Control Tech Ltd Drive circuit for power transistor
WO2015039900A1 (en) * 2013-09-20 2015-03-26 Osram Gmbh Synchronous rectifier
RU2785321C1 (en) * 2022-07-22 2022-12-06 Федеральное государственное бюджетное образовательное учреждение высшего образования "Московский авиационный институт (национальный исследовательский университет)" Power switch control circuit based on igbt or mis transistors

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3045771A1 (en) * 1980-12-04 1982-07-08 Siemens AG, 1000 Berlin und 8000 München Drive circuit for power FET - has differentiator and switch reducing power lost in input transformer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3045771A1 (en) * 1980-12-04 1982-07-08 Siemens AG, 1000 Berlin und 8000 München Drive circuit for power FET - has differentiator and switch reducing power lost in input transformer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2511334A (en) * 2013-02-28 2014-09-03 Control Tech Ltd Drive circuit for power transistor
WO2015039900A1 (en) * 2013-09-20 2015-03-26 Osram Gmbh Synchronous rectifier
CN105556843A (en) * 2013-09-20 2016-05-04 欧司朗有限公司 Synchronous rectifier
US9831795B2 (en) 2013-09-20 2017-11-28 Osram Gmbh Synchronous rectifier
CN105556843B (en) * 2013-09-20 2019-05-17 欧司朗有限公司 Synchronous rectifier
RU2785321C1 (en) * 2022-07-22 2022-12-06 Федеральное государственное бюджетное образовательное учреждение высшего образования "Московский авиационный институт (национальный исследовательский университет)" Power switch control circuit based on igbt or mis transistors

Similar Documents

Publication Publication Date Title
DE4211644C2 (en) Circuit arrangement for generating a constant voltage
DE19525237A1 (en) A level shifter circuit
DE1537263B2 (en) DRIVER CIRCUIT WITH MOS FIELD EFFECT TRANSISTORS
DE19750168A1 (en) Semiconductor current supply driver circuit
DE10344572A1 (en) Gate control device for reducing surge voltage and switching loss
DE4114176A1 (en) LEVEL SLIDE CIRCUIT
DE69500031T2 (en) Control circuit and arrangement for a low pressure fluorescent lamp
WO2007054149A1 (en) Circuit arrangement and a method for the dc-isolated driving of a semiconductor switch
DE102014108576A1 (en) Driver circuit with Miller-Clamping functionality for power semiconductor switch, power semiconductor switch and inverter bridge
DE3405936C2 (en)
DE2130909A1 (en) Unsaturated logic circuit for TTL and DTL circuits
DE60129778T2 (en) ELECTRONIC SWITCH WITH TWO CONNECTORS
DE2740763A1 (en) INTEGRATED POWER SUPPLY CIRCUIT
EP0201878A2 (en) Circuit arrangement with a positive potential switching N channel MOS transistor
DE2108101B2 (en) Switch current circuit
DE3433817C2 (en)
DE4410819C2 (en) Circuit arrangement for the operation of a relay
DE3932083C1 (en) Control circuitry for FET operating as switch in load circuit - provides voltage source dependent on control voltage of FET raising working point of controlled path by offset voltage
DE3851293T2 (en) DRIVE CONTROL.
DE4020187C2 (en)
DE1539221A1 (en) Spark ignition systems
EP0496910B1 (en) Circuit arrangement for generating a power-on reset signal
EP0489935B1 (en) MOSFET switch for an inductive load
DE3338627C2 (en)
DE3411912C2 (en)

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: SIEMENS NIXDORF INFORMATIONSSYSTEME AG, 4790 PADER

8339 Ceased/non-payment of the annual fee