DE4125411A1 - Schaltung zur dynamischen eingangssignal-abfrage fuer kapazitive digital/analog-umsetzer - Google Patents

Schaltung zur dynamischen eingangssignal-abfrage fuer kapazitive digital/analog-umsetzer

Info

Publication number
DE4125411A1
DE4125411A1 DE4125411A DE4125411A DE4125411A1 DE 4125411 A1 DE4125411 A1 DE 4125411A1 DE 4125411 A DE4125411 A DE 4125411A DE 4125411 A DE4125411 A DE 4125411A DE 4125411 A1 DE4125411 A1 DE 4125411A1
Authority
DE
Germany
Prior art keywords
mosfet
voltage
source
gate
interrogation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE4125411A
Other languages
English (en)
Inventor
James L Gorecki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Tucson Corp
Original Assignee
Burr Brown Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Burr Brown Corp filed Critical Burr Brown Corp
Publication of DE4125411A1 publication Critical patent/DE4125411A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Description

Die Erfindung bezieht sich auf Abfrage-Schaltungen bzw. Abfrage-MOSFET-Schalter und insbesondere auf einen Ab­ frage-MOSFET-Schalter, der einen konstanten Kanalwider­ stand RDS hat, wodurch das Entstehen von Verzerrungen des abgefragten Signals vermieden ist.
Fig. 2 zeigt einen herkömmlichen Analog-Abfrageschal­ ter, der einen N-Kanal-MOSFET 3 enthält, dessen Gate an eine Spannung +V angeschlossen ist, dessen Source über einen Leiter 2 eine analoge Eingangsspannung VIN auf­ nimmt und dessen Drain über einen Abtast- bzw. Abfrage­ kondensator 5 mit einem Leiter 7 verbunden ist. Der Leiter 7 ist an einen Schaltungsaufbau angeschlossen, in dem die abgefragte Spannung benötigt wird. Ein N-Ka­ nal-MOSFET 6 ist "Erdungstransistor", der einen Belag des Abfrage-Kondensators 5 mit Masse verbindet, wenn dieser über den Abfrage-MOSFET 3 auf die Spannung VIN aufgeladen wird. Die Grundmaterial- bzw. Sustrat-Elek­ trode des MOSFET 3 ist an eine Spannung -V angeschlos­ sen. Ein Problem der Schaltung nach Fig. 2 besteht darin, daß die Gate-Source-Schwellenspannung, die teil­ weise den Kanalwiderstand RDS des MOSFET 3 bestimmt, ziemlich niedrig ist, nämlich typischerweise nur einige wenige Volt beträgt. Bei einer Änderung von VIN zwi­ schen +5V und -5V ändert sich die Gate-Source-Spannung beträchtlich. Diese Änderung der Gate-Source-Spannung verursacht eine Änderung des Kanalwiderstands des Ab­ frage-MOSFET 3. Ferner ist die Schwellenspannung VTN des MOSFET 3 stark von der Spannung zwischen der Source-Elektrode und der Substrat-Elektrode desselben abhängig. Wenn sich die Spannung VIN ändert, ändert sich die Source-Substrat-Spannung beträchtlich, wodurch weitere Änderungen des Kanalwiderstands des Abfrage­ MOSFET 3 als Funktion der Eingangsspannung VIN entste­ hen. Infolgedessen entstehen in beträchtlichem Ausmaß harmonische Verzerrungen an dem Abfragewert von VIN, der an dem Abfrage-Kondensator 5 durch dessen Laden über den Kanalwiderstand RDS des Abfrage-MOSFET 3 ge­ speichert wird. Wenn der Leiter 7 an die Kondensator- Anordnung eines kapazitiven Digital/Analog-Umsetzers (C-DAU) angeschlossen ist, verursachen die harmonischen Verzerrungen folglich Fehler der von dem DAU zur Dar­ stellung der sich zeitlich ändernden analogen Eingangs­ spannung VIN abgegebenen digitalen Ausgangsspannung.
Auf ganz ähnliche Weise rufen herkömmliche CMOS-Durch­ laßschaltglieder harmonische Verzerrungen hervor.
Demgemäß liegt der Erfindung die Aufgabe zugrunde, eine MOSFET-Abfrageschaltung zu schaffen, bei der das Ent­ stehen von harmonischen Verzerrungen an Abfrageproben einer analogen Eingangsspannung vermieden ist.
Ferner soll mit der Erfindung eine MOSFET-Abfrageein­ richtung geschaffen werden, bei der der Kanalwiderstand bei Änderungen der abgefragten analogen Eingangsspan­ nung im wesentlichen konstant gehalten ist.
Mit der Erfindung soll ein Analog-Abfrageschalter für einen kapazitiven Digital/Analog-Umsetzer mit verrin­ gerter harmonischer Verzerrung geschaffen werden.
Zur Lösung der Aufgabe wird mit der Erfindung gemäß ei­ nem Ausführungsbeispiel eine verzerrungsarme Spannungs- Abfrageschaltung geschaffen, die einen Abfrage-MOSFET enthält, der an seiner Source-Elektrode eine abzufra­ gende, sich zeitlich ändernde Eingangsspannung auf­ ninmt. Ein Abfrage-Kondensator ist mit einem ersten An­ schluß an die Drain-Elektrode des Abfrage-MOSFET und mit einem zweiten Anschluß an die Drain-Elektrode eines Erdungs-MOSFET angeschlossen. Ein Mitlaufspannungs-Kon­ densator ist mit einem ersten Anschluß an die Gate- Elektrode des Abfrage-MOSFET und an einen ersten MOSFET angeschlossen, der den ersten Anschluß des Mitlaufspan­ nungs-Kondensators sowie die Gate-Elektrode des Abfra­ ge-MOSFET auf eine erste Spannung auflädt. Der erste MOSFET lädt den ersten Anschluß des Mitlaufspannungs- Kondensators und die Gate-Elektrode des Abfrage-MOSFET entsprechend einem ersten Steuersignal auf. Ein in be­ zug auf das erste Steuersignal verzögertes zweites Steuersignal wird an das Gate eines zweiten MOSFET an­ gelegt, dessen Drain-Elektrode mit dem zweiten Anschluß des Mitlaufspannungs-Kondensators verbunden ist. Das verzögerte Steuersignal hält den zweiten MOSFET einge- schaltet, bis das Laden der Gate-Elektrode des Abfrage­ MOSFET und des ersten Anschlusses des Abfrage-Kondensa­ tors beendet ist. Danach schaltet das zweite Steuersi­ gnal einen dritten MOSFET ein, durch den der erste und zweite Anschluß des Mitlaufspannungs-Kondensators hoch­ gelegt werden. Das zweite Steuersignal wird von der Ba­ sis des dritten MOSFET weggeschaltet, wodurch die Gate- Elektrode des Abfrage-MOSFET elektrisch isoliert wird. Änderungen der sich zeitlich verändernden Eingangsspan­ nung werden über die Gate-Source-Kapazität des Abfrage­ MOSFET zu dessen Gate-Elektrode eingekoppelt. Zugleich wird die Eingangsspannung an eine Source-Folger-Schal­ tung angelegt, deren Ausgangssignal über ein CMOS- Durchlaßschaltglied zu der Substrat-Elektrode des Ab­ frage-MOSFET geleitet wird, wodurch der Substrateffekt des Abfrage-MOSFET konstant gehalten wird. Mit der be­ schriebenen Schaltung werden durch eine Modulation des Kanalwiderstands des Abfrage-MOSFET verursachte harmo­ nische Verzerrungen dadurch vermieden, daß die Gate- Source-Spannung und die Source-Substrat-Spannung im we­ sentlichen von der Eingangsspannung unabhängig gehalten werden.
Die Erfindung wird nachstehend anhand eines Ausfüh­ rungsbeispiels unter Bezugnahme auf die Zeichnungen nä­ her erläutert.
Fig. 1 ist ein Schaltbild des erfindungsgemäßen Abfrage-MOSFET-Schalters gemäß einem Aus­ führungsbeispiel.
Fig. 2 ist ein Schaltbild eines herkömmlichen Ab­ frage-MOSFET-Schalters.
Fig. 3 ist ein Zeitdiagramm für die Beschreibung der Funktion der Schaltung nach Fig. 1.
Gemäß Fig. 1 enthält eine Spannungs-Abfrageschaltung 1 einen Eingangsleiter 2, der eine sich zeitlich verän­ dernde analoge Eingangsspannung VIN aufnimmt. Die Span­ nung VIN ist an die Source-Elektrode eines N-Kanal-Ab­ frage-MOSFET 3 angelegt. (Es ist für den Fachmann er­ sichtlich, daß gemäß Fig. 1 "Source"-Elektrode belie­ big festgelegt ist, so daß daher die Source und der Drain eines MOSFET vertauschbar sind, von denen die Elektrode mit der höchsten Spannung für einen N-Kanal- MOSFET und mit der niedrigsten Spannung für einen P-Ka­ nal-MOSFET als Source wirkt und die andere als Drain wirkt.) Die Drain-Elektrode des Abfrage-MOSFET 3 ist über einen Leiter 4 mit einem Belag eines Abfrage-Kon­ densators 5 verbunden, dessen anderer Belag über einen Leiter 7 mit der Drain-Elektrode eines Erdungs-N-Kanal- MOSFET 6 sowie ferner mit dem Eingang einer Verarbei­ tungsschaltung wie mit einer Kondensator-Anordung 10 eines kapazitiven Digital/A-Umsetzers verbunden ist.
Die Körper-, Massen- oder Substrat-Elektrode des Abfra­ ge-MOSFET 3 ist über einen Leiter 16 mit einem CMOS- Übertragungs-Schaltglied verbunden, das aus einem P-Ka­ nal-MOSFET 14 und einem N-Kanal-MOSFET 15 besteht. Der andere Anschluß des CMOS-Übertragungs-Schaltglieds 14, 15 ist über einen Leiter 12 mit der Source-Elektrode und der Substrat-Elektrode eines N-Kanal-Source-Folger- MOSFET 11 verbunden, dessen Drain-Elektrode an die Spannung +V angeschlossen ist. Das Gate des MOSFET 11 ist an den Leiter 2 angeschlossen. Eine an den Leiter 12 angeschlossene Stromquelle 13 bestimmt den Source- Strom des Source-Folger-MOSFET 11.
Ein Spannungssignal VA, dessen Kurvenform in Fig. 3 gezeigt ist, wird an die Gate-Elektrode des P-Kanal- MOSFET 14 des Übertragungs-Schaltglieds sowie ferner an die Gate-Elektrode eines N-Kanal-MOSFET 18 angelegt, dessen Source an die Spannung -V angeschlossen ist und dessen Drain mit dem Leiter 16 verbunden ist. Das Kom­ plement von VA, nämlich VA wird an die Gate-Elektrode des N-Kanal-MOSFET 15 des Übertragungs-Schaltglieds an­ gelegt.
Die Gate-Elektrode des Abfrage-MOSFET 3 ist über einen Leiter 20 mit einem Belag eines Mitlaufspannungs-Kon­ densators 21 mit 2,0 pF verbunden, dessen anderer Belag über einen Leiter 22 mit der Source eines N-Kanal- MOSFET 23 und dem Drain eines N-Kanal-MOSFET 24 verbun­ den ist. Das Gate des MOSFET 23 nimmt ein zweites Steu­ ersignal VB auf, dessen Kurvenform in Fig. 3 gezeigt ist, während der Drain des MOSFET 23 an die Spannung +V angeschlossen ist. Die Gate-Elektrode des MOSFET 24 ist über einen Leiter 25 mit dem Ausgang eines CMOS-Inver­ ters 26 und mit einem Belag eines Kondensators 27 mit 1,2 pF verbunden, dessen anderer Belag geerdet ist. Die Source-Elektrode des MOSFET 24 ist an die Spannung -V angeschlossen.
Der Eingang des Inverters 26 ist über eine Leiter 30 mit dem Ausgang eines CMOS-Inverters 31 verbunden. Der Eingang des CMOS-Inverters 31 nimmt das Signal VA auf, welches auch an den Eingang eines CMOS-Inverters 33A, 33B angelegt wird. Der CMOS-Inverter 33A, 33B enthält einen N-Kanal-MOSFET 33B, dessen Source an die Spannung -V angeschlossen ist und dessen Drain mit der Drain- Elektrode eines P-Kanal-MOSFET 33A verbunden ist. Die Source des MOSFET 33A ist statt mit +V mit Masse ver­ bunden. Die Drains der Anhebungs-MOSFET der CMOS-Inver­ ter 26 und 31 sind an +V angeschlossen, wie es durch die Invertersymbole hierfür in Fig. 1 dargestellt ist.
Der Leiter 30 ist mit der Gate-Elektrode eines Source- Folger-N-Kanal-MOSFET 32 verbunden, dessen Drain an +V angeschlossen ist und dessen Source mit dem Leiter 20 verbunden ist. Die Substrat-Elektrode des MOSFET 32 ist mit dem Ausgang des Inverters 33A, 33B verbunden.
Bei der folgenden Erläuterung der Funktion der Abfrage- Schaltung 1 ist angenommen, daß +V=+5 V ist und -V=-5 V ist. Wenn zu Beginn die Schaltung 1 nicht in die Abfrage-Betriebsart geschaltet ist, sind gemäß Fig. 3 das Signal VA auf +5 V und das Signal VB auf -5 V. Der MOSFET 18 ist eingeschaltet, während die Substrat- Elektrode, nämlich die P-Quellen-Elektrode des MOSFET 3 auf der Spannung -V liegt. Während der Betriebsart ohne Abfrage ist es anzustreben, die Substrat-Elektrode des Abfrage-MOSFET 3 auf negative Spannung zu legen, um ei­ ne Durchlaß-Vorspannung der Source-Substrat-Diode zu verhindern.
Die Spannung an dem Leiter 30 ist anfänglich -V, so daß der MOSFET 32 gesperrt ist. Die Spannung an dessen Sub­ strat-Elektrode, die an den Ausgang des Inverters (33A, 33B) angeschlossen ist, ist gleichfalls -V. Der MOSFET 23 ist anfänglich abgeschaltet, da das Signal VB die Spannung -V hat. Der MOSFET 24 ist eingeschaltet, wo­ durch die Leitung 22 an -V angelegt ist.
Bei einem Abfrage-Vorgang erfolgt als erstes an dem Si­ gnal VA ein Übergang 39 (Fig. 3) von +5 V auf -5 V. Die Kapazität C2 des Kondensators 27, die ungefähr 1,2 pF beträgt, ruft in Verbindung mit dem Widerstand eines Absenk-MOSFET in dem Inverter 26 eine Verzögerung von ungefähr 30 ns vor dem Abschalten des MOSFET 24 hervor. Während dieser Verzögerungsszeit steigt die Spannung an dem Leiter 30 auf +V an, wodurch der MOSFET 32 einge­ schaltet wird. Der MOSFET 19 wird ausgeschaltet, nach­ dem er zuvor bei dem Signal VA mit +5 V eingeschaltet gehalten wurde und den Leiter 20 auf -V gehalten hat. Dabei wird der Leiter 20 um eine Schwellenspannung an die Spannung +V herangezogen. Als Schwellenspannung des MOSFET 32 ist 1 V anzunehmen. Da die Spannung +V die Spannung +5 V ist, steigt die Spannung an dem Leiter 20 plötzlich auf +4 V an, wodurch der Kondensator 21 und das Gate des Abfrage-MOSFET 3 während der durch den In­ verter 26 und den Kondensator 27 hervorgerufenen Verzö­ gerungszeit auf +4 V aufgeladen werden. Danach ist der MOSFET 24 ausgeschaltet, wodurch der Leiter 22 elek­ trisch potentialfrei wird.
Wenn VA zu "Null" wird, werden die Übertragungs-Schalt­ glied-MOSFET 14 und 15 eingeschaltet, während der MOSFET 18 ausgeschaltet wird. Die Spannung an dem Lei­ ter 12 ist dann VIN abzüglich der Schwellenspannung VTN des Source-Folger-MOSFET 11 und wird direkt an den Sub­ strat-Elektroden- bzw. P-Quellen-Leiter 16 angelegt, wodurch an dem Abfrage-MOSFET 3 eine konstante Source- Substrat-Spannung aufrecht erhalten wird.
Als nächstes erfolgt an dem Signal VB ein Übergang 40 (Fig. 3) von -5 V auf +5 V, wodurch der MOSFET 23 einge­ schaltet wird. Hierdurch werden der Leiter 22 und der daran angeschlossene Belag des Mitlaufspannungs-Konden­ sators 21 von Massepotential auf +5 V abzüglich der Schwellenspannung des MOSFET 23 von 1 V, nämlich auf un­ gefähr +4 V angehoben. Hierdurch wird die Spannung an dem Leiter 20 von +4 V auf ungefähr +8 V angehoben, wo­ durch der MOSFET 32 vollständig ausgeschaltet wird. Als nächstes tritt an dem Signal VB ein Übergang 41 von +V auf -V auf, wodurch der MOSFET 23 ausgeschaltet wird. Danach ist der Leiter 22 wiederum elektrisch potential­ frei. Infolgedessen ist auch der Leiter 20 elektrisch potentialfrei.
Irgendwelche Änderungen bei der Eingangsspannung VIN werden dann auf kapazitive Weise über die Gate-Source- Kapazität CGS von dem Leiter 2 zu dem Leiter 20 gekop­ pelt, da kein anderer Ladungs-Flußweg besteht. Daher bleibt trotz der Änderungen der Spannung VIN die Gate- Source-Kapazität des Abfrage-MOSFET 3 konstant. Infol­ gedessen wird der Abfrage-Kondensator 5 durch den Strom geladen, der von der Spannung VIN über die Source, den Kanalwiderstand und den Drain des Abfrage-MOSFET 3 fließt, wobei vorausgesetzt ist, daß der MOSFET 6 mit­ tels einer (nicht gezeigten) Auswerte-Schaltung einge­ schaltet gehalten ist, wie einer solchen für die Kon­ densatoranordnung 10 des kapazitiven Digital/Analog-Um­ setzers oder eines geschalteten Kondensator-Integra­ tors.
Auf diese Weise hält die Spannungs-Abfrage-Schaltung nach Fig. 1 den Kanalwiderstand RDS des Abfrage-MOSFET 3 dadurch konstant, daß trotz Änderungen der Eingangs­ spannung VIN während einer Eingangsspannungs-Abfrage die beiden Spannungen VGS und VSB konstant gehalten werden. Dadurch werden die harmonischen Verzerrungen der an dem Abfrage-Kondensator 5 gespeicherten Abbilder der Spannung VIN in starkem Ausmaß verringert.
In der Fig. 3 sind die Kurvenformen der Eingangsspan­ nung VIN sowie der an den Leitern 20, 16 und 22 jeweils auftretenden Spannungen V20, V16 bzw. V22 dargestellt.
Es ist anzumerken, daß der große Wert 2,0 pF des Mit­ laufspannungs-Kondensators 21 dazu notwendig ist, si­ cherzustellen, daß keine kapazitive Spannungsteilung über den Kondensator 21 und eine äquivalente Kapazität aus Streukapazitäten 36 und 37 des Abfrage-MOSFET 3 auftritt, sobald der MOSFET 23 die Spannung an dem Lei­ ter 22 von Massepotential auf ungefähr +4 V anhebt. Hierdurch ist bei der Abfrage der höchste Pegel an dem Leiter 20 und der niedrigste Kanalwiderstand RDS des MOSFET 3 sichergestellt.
Der Grund für das Verbinden der Substrat-Elektrode des MOSFET 32 mit dem Ausgang des Inverters 33A, 33B be­ steht darin, die Gegenvorspannung an einer Diode zu verringern, die aus der N-Source-Elektrode des MOSFET 32 und der P-Quellen-Zone besteht, in welche diese ge­ bildet ist, wenn die Spannung an dem Leiter 20 auf un­ gefähr +8 V angehoben ist. Diese Gegenvorspannung würde 13 V betragen, was zu nahe an der zulässigen Source-Sub­ strat-Sperrdurchbruchs-Spannung liegt.
Eine verzerrungsarme kapazitive Abfrage-Schaltung ent­ hält einen Abfrage-MOSFET, dessen Source-Elektrode eine sich zeitlich ändernde abzufragende Eingangsspannung aufnimmt. Ein Mitlaufspannungs-Kondensator ist mit ei­ nem ersten Anschluß an die Gate-Elektrode des Abfrage­ MOSFET und mit einem ersten MOSFET verbunden, der im Ansprechen auf ein erstes Steuersignal den Mitlaufspan­ nungs-Kondensator an dem ersten Anschluß auf eine erste Spannung auflädt. Ein verzögertes zweites Steuersignal wird an das Gate eines zweiten MOSFET angelegt, dessen Drain-Elektrode mit dem zweiten Anschluß des Mitlauf­ spannungs-Kondensators verbunden ist, um den Absen­ kungs-MOSFET eingeschaltet zu halten, bis das Laden des Abfrage-Kondensators beendet ist. Dann schaltet ein drittes Steuersignal einen dritten MOSFET ein, wodurch beide Anschlüsse des Mitlaufspannungs-Kondensators an­ gehoben werden. Das zweite Steuersignal schaltet dann den dritten MOSFET aus, wodurch die Gate-Elektrode des Abfrage-MOSFET elektrisch isoliert wird. Änderungen der sich zeitlich ändernden Eingangsspannung werden über die Gate-Source-Kapazität des Abfrage-MOSFET zu dessen Gate-Elektrode übertragen. Die Eingangsspannung wird zugleich an eine Source-Folger-Schaltung angelegt, de­ ren Ausgang über ein CMOS-Übertragungsschaltglied mit der Substrat-Elektrode des Abfrage-MOSFET verbunden ist. Mit der Schaltung werden durch eine Modulation des Kanalwiderstands des Abfrage-MOSFET verursachte harmo­ nische Verzerrungen dadurch vermieden, daß die Gate- Source-Spannung und die Source-Substrat-Spannung von der Eingangsspannung unabhängig gehalten werden.

Claims (9)

1. Verzerrungsarme Schaltung zum Abfragen einer Eingangsspannung, gekennzeichnet durch
  • a) einen Abfrage-MOSFET (3) mit Source-, Drain-, Gate- und Substrat-Elektrode, wobei die Source- Elektrode die Eingangsspannung (VIN) aufnimmt,
  • b) einen Abfrage-Kondensator (5) mit einem an die Drain-Elektrode angeschlossenen ersten Anschluß und einem an einen Erdungs-MOSFET (6) angeschlossenen zwei­ ten Anschluß,
  • c) einen Mitlaufspannungs-Kondensator (21) mit einem ersten Anschluß, der über einen ersten Leiter (20) an die Gate-Elektrode des Abfrage-MOSFET ange­ schlossen ist,
  • d) eine über den ersten Leiter an die Gate- Elektrode des Abfrage-MOSFET angeschlossene erste Ein­ richtung (31 bis 33) zum Aufladen des ersten Anschlus­ ses des Mitlaufspannungs-Kondensators und der Gate- Elektrode auf eine erste Spannung, wobei die erste Ein­ richtung an dem ersten Leiter einen Hochimpedanz-Zu­ stand hervorruft, wenn die erste Spannung erreicht ist,
  • e) eine an den zweiten Anschluß des Mitlauf­ spannungs-Kondensators angeschlossene zweite Einrich­ tung (22 bis 27) zum Anlegen einer zweiten Spannung an den zweiten Anschluß des Mitlaufspannungs-Kondensators während des Ladens des ersten Anschlusses des Mitlauf­ spannungs-Kondensators,
  • f) eine dritte Einrichtung (22 bis 27) zum An­ legen einer dritten Spannung an den zweiten Anschluß des Mitlaufspannungs-Kondensators für das Erzeugen ei­ ner Spannung an dem ersten Leiter, die gleich ihre er­ sten Spannung zzgl. der Differenz zwischen der dritten und der zweiten Spannung ist, und zum drauffolgenden Hervorrufen eines Hochimpedanz-Zustandes an dem zweiten Anschluß des Mitlaufspannungs-Kondensators, wobei Ände­ rungen der Eingangsspannung kapazitiv über die Gate- Source-Kapazität des Abfrage-MOSFET auf den ersten Lei­ ter gekoppelt werden, und
  • g) einen 1 : 1-Puffer (11 bis 15), an dessen Eingang die Eingangsspannung angelegt ist und dessen Ausgang mit der Substrat-Eletrode des Abfrage-MOSFET verbunden ist, wodurch die Gate-Source-Spannung und die Source-Sub­ strat-Spannung des Abfrage-MOSFET und damit der Kanal­ widerstand des Abfrage-MOSFET im wesentlichen von den Änderungen der Eingangsspannung unabhängig sind.
2. Schaltung nach Anspruch 1, dadurch gekennzeich­ net, daß die erste Einrichtung (31 bis 33) einen ersten MOSFET (32) enthält, an dessen Gate das erste Steuersi­ gnal angelegt ist und dessen Source mit dem ersten Lei­ ter (20) verbunden ist.
3. Schaltung nach Anspruch 2, dadurch gekennzeich­ net, daß die erste Einrichtung (31 bis 33) einen ersten CMOS-Inverter (31) enthält, an dessen Eingang das erste Steuersignal angelegt ist und dessen Ausgang mit dem Gate des ersten MOSFET (32) verbunden ist.
4. Schaltung nach Anspruch 3, dadurch gekennzeich­ net, daß die erste Einrichtung (31 bis 33) einen zwei­ ten CMOS-Inverter (33) enthält, an dessen Eingang die erste Steuerspannung angelegt ist und dessen Ausgang mit einer Substrat-Elektrode des ersten MOSFET (32) verbunden ist, wobei der zweite CMOS-Inverter einen An­ hebe-P-Kanal-MOSFET (33A) enthält, dessen Source mit einem Masseleiter verbunden ist.
5. Schaltung nach einem der Ansprüche 1 bis 4, da­ durch gekennzeichnet, daß die zweite Einrichtung (22 bis 27) einen zweiten MOSFET (24) enthält, dessen Source mit einem ersten Speisespannungsleiter verbunden ist, dessen Drain mit dem zweiten Anschluß des Mitlauf­ spannungs-Kondensators (21) verbunden ist und an dessen Gate ein Signal angelegt ist, das in bezug auf das er­ ste Steuersignal verzögert ist, um den zweiten MOSFET auszuschalten, nachdem der erste Leiter (20) auf die erste Spannung aufgeladen wurde.
6. Schaltung nach Anspruch 5, dadurch gekennzeich­ net, daß die dritte Einrichtung (22 bis 27) einen drit­ ten MOSFET (23) enthält, dessen Source mit dem zweiten Anschluß des Mitlaufspannungs-Kondensators (21) verbun­ den ist und an dessen Gate ein zweites Steuersignal an­ gelegt ist, das nach dem verzögerten Signal auftritt, um die dritte Spannung an den zweiten Anschluß des Mit­ laufspannungs-Kondensators anzulegen, wobei das dritte Steuersignal den dritten MOSFET ausschaltet, nachdem die dritte Spannung erreicht wurde.
7. Schaltung nach einem der Ansprüche 1 bis 6, da­ durch gekennzeichnet, daß der 1 : 1-Puffer (11 bis 15) einen Source-Folger-MOSFET (11) enthält, an dessen Gate die Eingangsspannung (VIN) angelegt ist und dessen Source mit der Substrat-Elektrode des Abfrage-MOSFET (3) verbunden ist.
8. Schaltung nach Anspruch 7, dadurch gekennzeich­ net, daß die Source des Source-Folger-MOSFET (11) über ein durch das erste Steuersignal (VA) gesteuertes CMOS- Übertragungsschaltglied (14, 15) mit der Substrat-Elek­ trode des Abfrage-MOSFET (3) verbunden ist und daß die Schaltung einen MOSFET (18) enthält, an dessen Gate das erste Steuersignal angelegt ist, dessen Source mit ei­ nem Speisespannungsleiter verbunden ist und dessen Drain mit der Substrat-Elektrode des Abfrage-MOSFET verbunden ist.
9. Verzerrungsarmes Verfahren zum Abfragen einer Eingangsspannung, dadurch gekennzeichnet, daß
  • a) die Eingangsspannung an die Source eines Abfrage-MOSFET und an den Eingang eines 1 : 1-Puffers angelegt wird,
  • b) das Ausgangssignal des 1 : 1-Puffers an die Substrat-Elektrode des Abfrage-MOSFET angelegt wird,
  • c) ein erstes Steuersignal an das Gate eines ersten MOSFET angelegt wird, dessen Source mit dem Gate des Abfrage-MOSFET und einem ersten Anschluß eines Mit­ laufspannungs-Kondensators verbunden ist, um das Gate des Abfrage-MOSFET und den ersten Anschluß auf eine er­ ste Spannung aufzuladen,
  • d) eine Spannung an das Gate eines zweiten MOSFET angelegt wird, dessen Source mit einem Speise- Spannungsleiter verbunden ist, um den zweiten MOSFET während des vorangehenden Schrittes im Einschaltzustand zu halten, und dann eine andere Spannung an das Gate des zweiten MOSFET angelegt wird, um diesen auszuschal­ ten, nachdem die erste Spannung erreicht worden ist,
  • e) eine dritte Steuerspannung an das Gate ei­ nes dritten MOSFET angelegt wird, dessen Source mit dem zweiten Anschluß des Mitlaufspannungs-Kondensators ver­ bunden ist, um die Spannung an dem zweiten Anschluß des Mitlaufspannungs-Kondensators durch eine zweite Span­ nung zu erhöhen und dadurch die Spannung an dem Gate des Abfrage-MOSFET anzuheben, und dann die dritte Steu­ erspannung abgeschaltet wird, um den dritten MOSFET auszuschalten, und
  • f) Änderungen der Eingangsspannung über die Gate-Source-Kapazität des Abfrage-MOSFET an das Gate des Abfrage-MOSFET angelegt werden, wobei die Gate-Source-Spannung und die Source-Substrat- Spannung des Abfrage-MOSFET im wesentlichen konstant bleiben und der Kanalwiderstand des Abfrage-MOSFET im wesentlichen von der Eingangsspannung unabhängig ist.
DE4125411A 1990-10-24 1991-07-31 Schaltung zur dynamischen eingangssignal-abfrage fuer kapazitive digital/analog-umsetzer Withdrawn DE4125411A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/602,705 US5084634A (en) 1990-10-24 1990-10-24 Dynamic input sampling switch for CDACS

Publications (1)

Publication Number Publication Date
DE4125411A1 true DE4125411A1 (de) 1992-04-30

Family

ID=24412457

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4125411A Withdrawn DE4125411A1 (de) 1990-10-24 1991-07-31 Schaltung zur dynamischen eingangssignal-abfrage fuer kapazitive digital/analog-umsetzer

Country Status (5)

Country Link
US (1) US5084634A (de)
JP (1) JPH05151795A (de)
DE (1) DE4125411A1 (de)
FR (1) FR2668667A1 (de)
GB (1) GB2249233A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4300984B4 (de) * 1992-01-17 2005-06-30 Burr-Brown Corp., Tucson Bootstrap-MOSFET-Abtastschaltstufe
DE10049007B4 (de) * 1999-10-08 2008-07-03 Verigy (Singapore) Pte. Ltd. Folge- und Halteschaltkreis

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2298979B (en) * 1992-09-08 1997-03-26 Fujitsu Ltd Analog-to-digital converters
GB9218987D0 (en) * 1992-09-08 1992-10-21 Fujitsu Ltd Voltage storage circuits
GB2283626B (en) * 1993-11-05 1998-02-18 Motorola Inc Driver circuits
US5422583A (en) * 1994-03-08 1995-06-06 Analog Devices Inc. Back gate switched sample and hold circuit
US5500612A (en) * 1994-05-20 1996-03-19 David Sarnoff Research Center, Inc. Constant impedance sampling switch for an analog to digital converter
US5638072A (en) * 1994-12-07 1997-06-10 Sipex Corporation Multiple channel analog to digital converter
GB2301720B (en) * 1995-06-01 2000-05-24 Motorola Inc A MOS switching circuit
JPH09134970A (ja) * 1995-09-08 1997-05-20 Sharp Corp サンプリング回路および画像表示装置
US5650744A (en) * 1996-02-20 1997-07-22 Vlsi Technology, Inc. Charge neutralizing system for circuits having charge injection problems and method therefor
US5872469A (en) * 1996-04-05 1999-02-16 Analog Devices, Inc. Switched capacitor circuit adapted to store charge on a sampling capacitor related to a sample for an analog signal voltage and to subsequently transfer such stored charge
US5945872A (en) * 1997-11-06 1999-08-31 Analog Devices, Inc. Two-phase boosted CMOS switch drive technique and circuit
US6118326A (en) * 1997-11-06 2000-09-12 Analog Devices, Inc. Two-phase bootstrapped CMOS switch drive technique and circuit
US6072355A (en) * 1998-01-22 2000-06-06 Burr-Brown Corporation Bootstrapped CMOS sample and hold circuitry and method
FR2793970B1 (fr) * 1999-05-20 2001-08-31 St Microelectronics Sa Procede de commande d'un commutateur d'un dispositif de capacite commutee, et dispositif de capacite commutee correspondant
JP2001126492A (ja) * 1999-10-27 2001-05-11 Agilent Technologies Japan Ltd トラックアンドホールド回路
US6265911B1 (en) * 1999-12-02 2001-07-24 Analog Devices, Inc. Sample and hold circuit having improved linearity
US6310565B1 (en) 2000-02-03 2001-10-30 Lucent Technologies Inc. Sampling switch having an independent “on” impedance
US6329848B1 (en) * 2000-04-27 2001-12-11 Maxim Integrated Products, Inc. Sample and hold circuits and methods
US6798269B2 (en) * 2000-07-25 2004-09-28 Stmicroelectronics S.R.L. Bootstrap circuit in DC/DC static converters
US6486816B2 (en) * 2001-04-03 2002-11-26 Texas Instruments Incorporated CDAC operation at low supply voltages
US6525574B1 (en) * 2001-09-06 2003-02-25 Texas Instruments Incorporated Gate bootstrapped CMOS sample-and-hold circuit
DE60308346D1 (de) * 2003-07-03 2006-10-26 St Microelectronics Srl Mit Spannungserhöhung betriebene Abtastschaltung und zugehöriges Ansteuerverfahren
US7123038B1 (en) * 2003-12-17 2006-10-17 Sun Microsystems, Inc. Method and apparatus for performing on-chip sampling over an extended voltage range
JP4128545B2 (ja) 2004-05-20 2008-07-30 富士通株式会社 サンプリングスイッチ
US7453291B2 (en) * 2004-09-09 2008-11-18 The Regents Of The University Of California Switch linearized track and hold circuit for switch linearization
JP5030088B2 (ja) * 2007-03-20 2012-09-19 株式会社半導体理工学研究センター トラックアンドホールド回路
JP5018245B2 (ja) * 2007-05-31 2012-09-05 株式会社日立製作所 アナログスイッチ
US7728650B2 (en) * 2007-06-15 2010-06-01 Qualcomm Incorporated Switches with passive bootstrap of control signal
US7830199B2 (en) * 2008-07-02 2010-11-09 Analog Devices, Inc. Dynamically-driven deep n-well circuit
US7928794B2 (en) * 2008-07-21 2011-04-19 Analog Devices, Inc. Method and apparatus for a dynamically self-bootstrapped switch
US8289066B2 (en) * 2009-12-30 2012-10-16 Stmicroelectronics Asia Pacific Pte Ltd. Gate control circuit for high bandwidth switch design
US8248283B2 (en) 2010-06-11 2012-08-21 Texas Instruments Incorporated Multi-channel SAR ADC
US8115518B1 (en) * 2010-08-16 2012-02-14 Analog Devices, Inc. Integrated circuit for reducing nonlinearity in sampling networks
US8786318B2 (en) * 2011-06-08 2014-07-22 Linear Technology Corporation System and methods to improve the performance of semiconductor based sampling system
JP5700707B2 (ja) * 2012-03-28 2015-04-15 旭化成エレクトロニクス株式会社 ブートストラップスイッチ回路
US8994439B2 (en) * 2012-04-19 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, image display device, storage device, and electronic device
US8710896B2 (en) 2012-05-31 2014-04-29 Freescale Semiconductor, Inc. Sampling switch circuit that uses correlated level shifting
US9106210B2 (en) * 2013-03-14 2015-08-11 Analog Devices, Inc. Low-distortion programmable capacitor array
CN103346765A (zh) * 2013-07-09 2013-10-09 东南大学 一种栅源跟随采样开关
US9378844B2 (en) * 2013-07-31 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor whose gate is electrically connected to capacitor
US9362914B2 (en) 2014-05-13 2016-06-07 Mediatek Inc. Sampling circuit for sampling signal input and related control method
US9473165B2 (en) * 2014-08-21 2016-10-18 Qualcomm Incorporated Reducing signal dependence for CDAC reference voltage
US10295572B1 (en) 2018-04-12 2019-05-21 Nxp Usa, Inc. Voltage sampling switch
TWI789249B (zh) * 2022-02-22 2023-01-01 瑞昱半導體股份有限公司 靴帶式開關

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3983414A (en) * 1975-02-10 1976-09-28 Fairchild Camera And Instrument Corporation Charge cancelling structure and method for integrated circuits
JPS55163694A (en) * 1979-06-01 1980-12-19 Fujitsu Ltd Sample holding circuit
JPS609370B2 (ja) * 1980-12-24 1985-03-09 富士通株式会社 バッファ回路
JPS5894232A (ja) * 1981-11-30 1983-06-04 Toshiba Corp 半導体アナログスイッチ回路
JPS58121809A (ja) * 1982-01-14 1983-07-20 Toshiba Corp 増幅回路
JPS5919436A (ja) * 1982-07-26 1984-01-31 Toshiba Corp 転送回路
US4651037A (en) * 1983-06-07 1987-03-17 Nec Corporation Precision analog switching circuit employing MOS transistors
JPS59231915A (ja) * 1983-06-15 1984-12-26 Nec Corp 半導体装置
US4595845A (en) * 1984-03-13 1986-06-17 Mostek Corporation Non-overlapping clock CMOS circuit with two threshold voltages
SU1274147A1 (ru) * 1985-01-07 1986-11-30 Новосибирский электротехнический институт связи им.Н.Д.Псурцева Электронный ключ
JPS6350208A (ja) * 1986-08-20 1988-03-03 Sony Corp スイツチ回路
US4804870A (en) * 1987-08-07 1989-02-14 Signetics Corporation Non-inverting, low power, high speed bootstrapped buffer
JPH0756931B2 (ja) * 1988-04-18 1995-06-14 三菱電機株式会社 閾値制御型電子装置およびそれを用いた比較器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4300984B4 (de) * 1992-01-17 2005-06-30 Burr-Brown Corp., Tucson Bootstrap-MOSFET-Abtastschaltstufe
DE10049007B4 (de) * 1999-10-08 2008-07-03 Verigy (Singapore) Pte. Ltd. Folge- und Halteschaltkreis

Also Published As

Publication number Publication date
US5084634A (en) 1992-01-28
GB9112983D0 (en) 1991-08-07
JPH05151795A (ja) 1993-06-18
FR2668667A1 (fr) 1992-04-30
GB2249233A (en) 1992-04-29

Similar Documents

Publication Publication Date Title
DE4125411A1 (de) Schaltung zur dynamischen eingangssignal-abfrage fuer kapazitive digital/analog-umsetzer
DE69822917T2 (de) Abtast- und Halteschaltung
DE3713821C2 (de) Trennverstärker mit genauer Zeitlage der über die Isolationsbarriere gekoppelten Signale
DE3839888C2 (de)
DE2639555C2 (de) Elektrische integrierte Schaltung
DE2356974A1 (de) Aus feldeffekttransistoren aufgebaute gegentakt-treiberschaltung fuer digitale anwendungen
DE2360903A1 (de) Umformer fuer logische spannungsniveaus
EP1545028B1 (de) Optischer Empfänger mit Regeleinrichtung mit einer schaltbaren Bandbreite
DE3237778A1 (de) Dynamisches schieberegister
DE10049007B4 (de) Folge- und Halteschaltkreis
DE102004013139B4 (de) Offsetkompensationsschaltkreis, der eine Offsetspannung eines Treiberschaltkreises kompensiert, und Flüssigkristallanzeigevorrichtung, die den Offsetkompensationsschaltkreis verwendet
DE3323315A1 (de) Feldeffekttransistor-pufferverstaerker mit verbesserter rauschunterdrueckung
DE2144455A1 (de) Pufferschaltung
EP0024549A1 (de) TTL-Pegelumsetzer zur Ansteuerung von Feldeffekttransistoren
DE19515417C2 (de) Schaltungsanordnung zum Ansteuern eines Leistungs-MOSFET
DE4312050A1 (de) Ausgangsschaltung mit offener Drain
DE4340481C1 (de) Kapazitiver Sensor
EP0570402B1 (de) Verfahren und vorrichtung zur zeit/spannungs-wandlung
DE102007059356B4 (de) Stromspiegelanordnung und Verfahren zum Einschalten eines Stromes
EP1119858B1 (de) Decoderelement zur erzeugung eines ausgangssignals mit drei unterschiedlichen potentialen und betriebsverfahren für das decoderelement
EP0025104B1 (de) Schaltungsanordnung zur Ableitung eines Normiersignals bei Einschalten einer konstanten Betriebsspannung und zweier Taktspannungen
DE2541721A1 (de) Digitaler differenzverstaerker fuer ccd-anordnungen
DE4116239A1 (de) Digitaler uebertragungskreis
EP0552404A1 (de) Schaltungsanordnung zur Begrenzung der Ausgangsspannung einer Spannungserhöhungsschaltung
DE2440336C3 (de) Abtasteinrichtung sowie Festkörper-Bildaufnahmevorrichtung und Speicherschaltung damit

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee