DE2541721A1 - Digitaler differenzverstaerker fuer ccd-anordnungen - Google Patents

Digitaler differenzverstaerker fuer ccd-anordnungen

Info

Publication number
DE2541721A1
DE2541721A1 DE19752541721 DE2541721A DE2541721A1 DE 2541721 A1 DE2541721 A1 DE 2541721A1 DE 19752541721 DE19752541721 DE 19752541721 DE 2541721 A DE2541721 A DE 2541721A DE 2541721 A1 DE2541721 A1 DE 2541721A1
Authority
DE
Germany
Prior art keywords
transistor
output
differential amplifier
input
hand
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19752541721
Other languages
English (en)
Inventor
Kurt Dipl Ing Hoffmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19752541721 priority Critical patent/DE2541721A1/de
Priority to US05/717,690 priority patent/US4075515A/en
Priority to FR7626623A priority patent/FR2325246A1/fr
Priority to JP10837976A priority patent/JPS52147932A/ja
Priority to GB37798/76A priority patent/GB1565665A/en
Priority to IT27242/76A priority patent/IT1071682B/it
Priority to BE170732A priority patent/BE846336A/xx
Priority to NL7610375A priority patent/NL7610375A/xx
Publication of DE2541721A1 publication Critical patent/DE2541721A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76825—Structures for regeneration, refreshing, leakage compensation or the like
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/04—Shift registers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/30—Time-delay networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Description

Digitaler Differenzverstärker für CCD-Anordnungen
Die Erfindung bezieht sich auf einen digitalen Differenzverstärker für CCD~Regenerierstufen nach dein Oberbegriff des Patentanspruches 1.
Bei ladungsgekoppelten Schaltungen ist es erforderlich, die Information nach einer bestimmten Anzahl von Übertragungen zu regenerieren, damit die ursprüngliche Information erhalten bleibt. Dabei werden an diese Regenerierstufen mehrere Anforderungen gestellt. Sie sollen zum einen von Einsatzspannungsschwankungen und von Versorgungsspannungsschwankungen unabhängig sein. Zum anderen soll in den Schaltungen selbst eine Referenzspannung, die zum. Auswerten des Eingangssignals benötigt wird, erzeugt werden. Die Ausgangsamplitude der Regenerierstufen soll möglichst groß sein. Ferner sollen diese Regenerierstufen die Erzeugung einer definierten Grundladung im CCD ermöglichen. Schließlich sollen sie in das CCD-Raster passen.
Die Aufgabe der vorliegenden Erfindung besteht darin, einen Differenzverstärker für CCD-Regenerierstufen anzugeben, der die oben aufgeführten Anforderungen weitgehendst erfüllt.
Diese Aufgabe wird durch einen wie eingangs bereits erwähnten Differenzverstärker gelöst, der durch die im Kennzeichen des Patentanspruches 1 aufgeführten Merkmale gekennzeichnet ist.
Weitere Erläuterungen zur Erfindung gehen aus der Beschreibung und den Figuren hervor.
Figur 1 zeigt das Schaltbild eines erfindungsgemäßen digitalen Differenzverstärkers.
VPA 75 E 7049-vP 17 Htr7 Q9812/0943
Figur 2 zeigt eine Ausgestaltung der Schaltung nach Figur 1.
Figur 3 zeigt das Zeitdiagramm für die Schaltungen nach den Figuren 1 und 2.
Figur 4 zeigt das Schaltbild von Stromsenken zum Steuern der erfindungsgemäßen dynamischen Verstärker.
Figur 5 zeigt eine Schaltungsvsriante zur Schaltung nach Figur 4.
Figur 6 zeigt in schematischcr Darstellung die Anordnung eines erfindungsgeinäßen Di ff er en2ver stärkers zwischen einer CCD-Ausgangsstufe und einer CCD-Eingangsstufe.
Figur 7 zeigt das Zeitdiagranwi zur Anordnung nach Figur 5.
Figur 8 zeigt das Potentialtopf-Modell für die Ausgangsstufe und für die Eingangsstufe nach Figur 6.
Figur 9 zeigt den Design einer Schaltung nach Figur 6. Figur 10 zeigt eine CCD-Schleife mit Lese-Schreib-Schaltung.
Der erfindungsgemäße digitale Differenzverstärker 1 nach Figur 1 besteht im wesentlichen aus den Transistoren 11 bis 15. Dabei ist der Transistor 15 einerseits mit dem Eingang 151 und andererseits mit einem Punkt 152 verbunden. Der Transistor 15 ist durch den an seinem Gateanschluß 153 anliegenden Takt 0 steuerbar. Der Transistor 11 ist einerseits mit dem Punkt 152 und andererseits mit einer Leitung 111, an der die Versorgungsspannung Vcc anliegt, verbunden. Der Transistor 11 ist über seinen Gateanschluß 112 durch das Potential Vp11 steuerbar. Ebenfalls mit dem Punkt 152 verbunden ist der Gateanschluß 131 des Transistors 13. Dieser wiederum ist einerseits mit dem Ausgang 132 und andererseits mit dem Transistor 12 verbunden. Der Transistor 12 ist einerseits mit dem Transistor 13 und andererseits mit der Leitung 111 verbunden.
VPA 75 E 7049
709812/0943
Der Transistor 12 ist über seinen Gateanschluß 121 durch das Potential Vp1? steuerbar. Der Gateanschluß 141 eines v/eiteren Transistors 14 ist mit dem Punkt 122 verbunden, in dem die Transistoren 12 und 13 in Reihe geschaltet sind. Der Transistor 14 ist einerseits mit dem Ausgang 132 und andererseits mit der Leitung 111 verbunden.
Die Transistoren 11 und 12 dienen dazu, um die parasitären Kapazitäten 16 und 17 vorzuspannen, während die Transistoren 13 und 14 zusammen mit einer Stromsenke 18 eine Referenzspannung erzeugen und die Verstärkung des Eingangssignals bewirken. Dabei ist die Stromsenke 18 auf der einen Seite mit dem Ausgang 132 und auf der anderen Seite mit einem Anschluß 181, an dem die Spannung V„ anliegt, verbunden. Der Transistor 15 verbindet den Eingang 151 mit dem Knotenpunkt 152.
Im folgenden soll nun im Zusammenhang mit der Figur 3 die Funktionsweise der Schaltung nach Figur 1 beschrieben werden. Zur Zeit tQ sind die Transistoren 11 und 12 eingeschaltet, so daß die parasitären Kapazitäten 16 und 17 auf die Spannung \r c„ aufgeladen v/erden. Wenn die Transistoren 13 und 14 die gleichen geometrischen Abmessungen aufweisen, ist der durch sie fließende Strom i = i , := i /2, wobei i der durch die Stromsenke 18 fließende
\ J IMg g
Strom ist.
Am Ausgang 132 des Differenzverstärkers 1 liegt dann eine Spannung von U = V - UT an, wobei IL1 die Einsatzspannung der Transistoren 11 bis 15 ist. Zur Zeit t. ist der Transistor 11 abgeschaltet. Dies wird durch Abschalten des Potentials Vp11 an dem Gateanschluß erreicht. Dabei ändert sich die Spannung am Kondensator 16 nicht und das Stromverhältnis i.-, = i^ bleibt bestehen. Der Eingang 151 ist, wie in Figur 1 dargestellt, mit einer Stromsenke 19 verbunden, bei der das Vorhandensein des Stromes ig einer binären "1" und das NichtVorhandensein des Stromes io = 0 einer binären "0" entspricht. Der Kondensator 16 wird dadurch bei leitendem Transistor 15 entweder auf die Spannung IL, -C Vnn entladen oder
VPA 75 E 7049
709812/0943
bleibt unverändert auf der Spannung Ug = Vcc vorgespannt. Dadurch kann der Ausgang 132 zum Zeitpunkt t-* zwei unterschiedliche Zustände annehmen.
a. Ist UE<^VCC, so ist der Transistor 13 abgeschaltet, da die Spannung zwischen seinem Gateanschluß und seinem Sourceanschluß UE - U. < UT ist. Die Spannung Un an der Kapazität 17 bleibt unverändert Un = V_p und damit bleibt die Ausgangsspannung U. = Vp„ - υφ am Ausgang 132 des Verstärkers erhalten.
b. Ist U,, ·- V,,p, so bleibt der Transistor 13 eingeschaltet, wodurch das Gate und der Sourceanschluß des Transistors 14 miteinander verbunden sind. Dies hat zur Folge, daß der Transistor 14 abgeschaltet wird und daß die Stromsenke 18 den Ausgang 132 in Richtung V entlädt.
Für die beiden Zustände a. und b. ist Voraussetzung, daß der Transistor 12 gesperrt ist.
Da die Ausgangsspannung U. nur von dem Verhältnis der Spannungen UM zu U1-. an den Kapazitäten 16 und 17 abhängt, wobei U. = Vnr, - Ur„ ist, wenn UE< Un ist und U. = VR, wenn Ug = Un ist, haben Versorgungsspannungsund Einsatzspannungsschwankungen keinen Einfluß auf den Verstärkungsvorgang.
In Figur 2 ist eine Schaltungsvariante 10 zu dem digitalen Differenzverstärker 1 nach Figur 1 dargestellt. Dabei tragen Einzelheiten der Figur 2 die bereits im Zusammenhang mit Figur 1 beschriebenen entsprechenden Bezugszeichen. Der Transistor 110, der dem Transistor 11 der Figur 1 entspricht, ist nicht wie in Figur 1 einerseits mit dem Punkt 112 und andererseits mit der Leitung 111 verbunden. Vielmehr ist der Transistor 110 einerseits mit dem Punkt 152 und andererseits mit dem Knotenpunkt 122 verbunden. Dies hat den Vorteil, daß der Spannungsabfall, der am Transistor 12 auftritt, wenn die Kapazität 17 vorgespannt wird, sich in gleichem Maße auf die Kapazität 16 auswirkt. Damit werden Spannungs-
VPA 75 E 7049 709812/0943
unterschiede an beiden Kapazitäten 16 und 17 in vorteilhafter Weise vermieden.
In Figur 4 sind für mehrere erfindungsgeraäße Differenzverstärker benötigte Stromsenken 18 dargestellt. Ein Spannungsteiler, der aus den Transistoren 21 und 22 besteht, die als Lastelemente zueinander in Reihe geschaltet sind und zwischen denen die Spannung V - UR anliegt, erzeugt an einer Leitung 211 eine Spannung V„„, die den Stromfluß durch die Stromsenken 18 bestimmt, Die Stromsenken 18 bestehen jeweils aus Transistoren, die einerseits mit dem Potential Vß und andererseits jeweils mit dem Ausgang eines erfindungsgemäßen Differenzverstärkers (Figur 1 und 2) verbunden sind. Der Gateanschluß 181 jeder Stromsenke 18 ist mit der Leitung 211 verbunden. EinsatzspannungsSchwankungen der Stromsenken haben kaum einen Einfluß auf den durch sie fließenden Strom i^, da sich die Spannung VgG im gleichen Maße verändert. Die Stromsenken 18 sind in der Lage, die Ausgangskondensatoren 19 der Differenzverstärker 1, 10 auf das Potential V„ zu entladen. Bei Ende der Entladung gelangen die Stromsenken 18 in den linearen Bereich, wodurch die Entladung nur sehr langsam vor sich geht.
In der Schaltungsvariante nach Figur 5 sind deshalb die Stromsenken 18 in aus der Figur 5 ersichtlichen V/eise mit den als Lastelemente geschalteten Transistoren 182 verbunden, die vermeiden, daß die Stromsenken 18 in den linearen Bereiche gelangen. Die Spannung, auf die die Ausgangskondensatoren 19 der Differenzverstärker 1, 10 entladen werden können, wird dabei durch die Spannung Vß f bestimmt. Einzelheiten der Figur 5, die bereits im Zusammenhang mit Figur 4 beschrieben wurden, tragen die entsprechenden Bezugszeichen.
Die Ausgangsspannung U. kann auch dadurch begrenzt werden, daß die Taktspannung Vp12 nicht unter eine Spannung von \3 getaktet wird. Damit kann der Ausgang 132 des Verstärkers nicht unter eine Spannung von U™ - 2tL· absinken.
Da L
VPA 75 E 7049
709812/0943
In Figur 6 ist eine CCD-Regenerierstufe, bei der der erfindungsgemäße Differenzverstärker 10 nach Figur 2 zwischen den Ausgang und den Eingang eines CCD-Schieberegisters geschaltet ist, dargestellt. Einzelheiten der Figur 6, die bereits im Zusammenhang mit den anderen Figuren beschrieben wurden, tragen die entsprechenden Bezugszeichen. Die Ausgangs-CCD-Stufe ist mit 30 und die Eingangs-CCD-Stufe mit 40 bezeichnet. Die letzte Elektrode 31 des Ausgangs-CCDs 30 übernimmt dabei die Funktion des Transistors 15 und die der Stromsenke 19 nach den Figuren 1 und 2. Das Ausgangsdiffusionsgebiet 32 der Ausgaigsstufe 30 ist mit dem Knoten 152 des Differenzverstärkers 10 verbunden. Der Ausgang 132 des Differenzverstärkers 10 ist mit der Eingangs-Elektrode 41 der Eingangsstufe 40 verbunden.
Im folgenden soll nun die Funktion der Anordnung nach Figur 6 im Zusammenhang mit dem Zeitdiagramm nach Figur 7 beschrieben werden.
Zur Zeit tß werden die Kapazitäten 16 und 17 auf die Spannung Y^n vorgespannt. Zu diesem Zweck werden wiederum die Transistoren 110 und 12 in den leitenden Zustand versetzt. Nachdem der Transistor 110 zum Zeitpunkt t. abgeschaltet wurde, wird eine Spannung 0p an die CCD-Elektrode 31 der Ausgangsstufe 30 gelegt. Gelangen dabei Elektronen, die eine binäre "1" repräsentieren, an das Ausgangsdiffusionsgebiet 32 der Ausgangsschaltung 30, so wird die parasitäre Kapazität 16, die sich aus der Kapazität des Diffusionsgebietes 32 und den parasitären Kapazitäten der Transistoren 110 und 13 zusammensetzt, entladen. Dabei ergibt sich zur Zeit t„ eine Spannung von .IL, < Vcc am Knotenpunkt 152, wodurch die Ausgangs spannung U. = VCf, - IL, unverändert bleibt (Zeitpunkt t ).
Gelangen zur Zeit t2 dagegen keine Elektronen an das Ausgangsgebiet 32, was einer binären "0" entspricht, so bleibt die Spannung Ug = Vcc unverändert und die Stromsenke 18 entlädt zum Zeitpunkt t, die Ausgangskapazität 19 auf die Spannung Vt3.
D JD
VPA 75 E 7049
7098 1 2/0943
JUL
Wie in den Veröffentlichungen "Use of Charge-Coupled-Devices for Delaying Analog Signals", IEEE Journ. of Solid-state Circuits, SC-8, Nr. 2, April 1973 und "Measurements of Noise in Charge-Coupled Devices", J.E. Carnes. W.F. Kosonocky und P.A. Levine, RCA Reviev/, 34, S. 553 - 565, Dez. 1973 beschrieben ist, v/erden die Elektronen am Eingang der Eingangsstufe 40 durch Takten des Diffusionsgebietes 42 in die Potentialtopfe, die sich unter den Gateelektroden 43 und 44 mit den Potentialen Up2 und UR befinden, injiziert. Die sich dabei ergebenden Oberflächenpotentiale sind in den Figuren 8a bis 8e dargestellt. Zur Zeit t^ hat das Diffusionsgebiet 42 eine Spannung von z.B. 2 V, so daß der gesamte Potentialtopf mit Elektronen gefüllt wird. Liegt an der Steuerelektrode 41 das Signal U,. = Vg, was einer binären "0" am Eingang entspricht, so stellt sich ein Oberflächenpotential unter der Elektrode 41 ein (Figur 8d), das das Entleeren des Potentialtopfes zur Zeit t, bestimmt. Zu diesem Zeitpunkt wurde das Diffusionsgebiet 42 positiv geschaltet, z.B. auf 16 V, wodurch soviele Elektronen aus dem gesamten Potentialtopf zum Diffusionsgebiet 42 abflJäBen v/erden, bis dessen Oberflächenpotential gleich dem der Elektrode 41 mit der Spannung U. « V ist. Die dabei gespeicherte Ladungsmenge entspricht einer binären "1". Liegt an der Steuerelektrode eine Spannung von U = Vnn - U
(Figur 8e), so herrscht unter dieser Elektrode ein so großes Oberflächenpotential, daß das Abfließen der Elektronen zum Zeitpunkt t, durch das Oberflächenpotential 0„7 unter der Elektrode 43 mit der Spannung U™ bestimmt wird. Die im Potentialtopf unter der Elektrode 44 mit der Spannung U verbleibende Ladungsmenge
entspricht dabei einer binären n0M (Fat Zero).
Der im vorhergehenden beschriebene Regenerxerverstärker 1 bzw. ist in der Lage, das Vorhandensein oder NichtVorhandensein von Ladung am Ausgang des Ausgangs-CCDs 30 zu entdecken. Da die binären Zustände durch unterschiedliche Ladungsmengen im CCD repräsentiert werden, muß die Ausgangsstufe 30 des CCDs die unterschiedliche Ladungsmenge in vorhandene oder nicht vorhandene Ladung umformen. Dies geschieht, wie in den Figuren 8a bis 8c gezeigt ist, durch
VPA 75 E 7049
709812/0943
die Elektrode 33 mit der Gatespannung U™. Unter dieser Elektrode herrscht ein Oberflächenpotential 0FZ» das die gleiche Größe wie das der Elektrode 43 am Eingang der CCD-Stufe 40 hat. Gelangt zur Zeit t~ die Ladungsmenge, die einer binären 11O" entspricht, in den Potentialtopf unter der Elektrode 31 mit der Gatespannung 02, so verhindert das Oberflächenpotential 0FZt daß Elektronen das Diffusionsgebiet 32 laden. Gelangt dagegen eine binäre "1" zum Ausgang, so läuft der Potentialtopf unter der Elektrode 31 über und Elektronen laden das Diffusionsgebiet 32 (Figur 8b). Zur Zeit tp. ist die Gatespannung 02 abgeschaltet, wodurch die noch unter der Elektrode 31 befindlichen Elektronen über das Diffusionsgebiet 32 abfließen (Figur 8c). Die Ausgangsstufe ist damit für den folgenden Lese-Vorgang vorbereitet.
In Figur 9 ist das Lay-out einer erfindungsgemäßen Schaltung nach Figur 5 dargestellt. Dabei stellen nicht schraffierte Flächen, die durch durchgehende Linien umrandet sind, Aluminium-Leiterbahnen bzw. Elektroden dar. Schraffierte Flächen stellen Diffusionsgebiete, nicht schraffierte und durch gestrichelte Linien umrandete Flächen stellen Polysilizium, gepunktete Flächen Kontaktlöcher und zwischen schraffierten Flächen durch Diagonalen gekreuzte Flächen Silizium-Gateelektroden dar. Einzelheiten der Figur 8, die bereits im Zusammenhang mit anderen Figuren beschrieben wurden, tragen die entsprechenden Bezugszeichen.
In Figur 9 ist eine Schreib-Lese-Schaltung dargestellt. Einzelheiten der Figur 9, die bereits im Zusammenhang mit den anderen Figuren erläutert wurden, sind entsprechend bezeichnet. Die CCD-Eingangsstufe 40 ist über den Transistor 45 und über die Regenerierstufe 10 mit dem Ausgangsdiffusionsgebiet 32 der Ausgangs-CCD-Stufe 30 verbunden. Außerdem ist die CCD-Eingangsstufe 40 über den Transistor 51 und den Eingangsverstärker 50 mit dem Daten-Eingang 52 verbunden. Der Transistor 45 ist durch das Potential VL, das an seinem Gateanschluß 451 anlegbar ist, und der Transistor 51 durch das Potential Vg, das an den Gateanschluß anlegbar ist, ansteuerbar. Der Eingangsverstärker 50 ist vorzugs-
VPA 75 E 7049
709812/0943
weise in derselben Weise aufgebaut wie die erfindungsgemäßen Verstärker. Bei der Schaltung nach Figur 10 ist der Verstärker ebenso aufgebaut wie der Verstärker 10. Dabei entspricht der Transistor 53 des Verstärkers 50 dem Transistor 110 des Verstärkers 10. In entsprechender Weise entspricht der Transistor 54 dem Transistor 12, der Transistor 55 dem Transistor 14, der Transistor 56 dem Transistor 13f der Kondensator 57 dem Kondensator 16, die Kapazität 58 der Kapazität 17 und die Stromsenke 59 der Stromsenke 18. Zwischen dem Daten-Eingang 52 des Verstärkers 50 und dem Knoten 531 ist ein Transistor 532, der durch das Potential Vf steuerbar ist, geschaltet.
Ob über die CCD-Eingangsstufe 40 in das CCD-Schieberegister Daten eingelesen werden oder ob die im Register 30 vorhandene Information regeneriert v/ird» kann durch Steuern der Transistoren 51 und 45 erreicht werden. Ist der Transistor 45 eingeschaltet (Potential Y,) und der Transistor 51 ausgeschaltet (Potential Vg), so wird die im Register 30 vorhandene Information regeneriert. Haben dagegen die Transistoren 45 und 51 die entgegengesetzten Zustände, so werden Daten, die am Daten-Eingang 52 des Verstärkers 50 anliegen, über die Eingangsstufe 40 in das CCD-Schieberegister eingeschrieben. Der Transistor 532 im Eingangsverstärker 50 überniEHat die Funktion des Spannungspegelwandels. Dies wird dadurch erreicht, daß der Transistor 532 an eine Referenzspannung Vref gelegt wird. Hat das Eingangssignal Ug am Daten-Eingang 52 eine Spannung von Ug y u ref -Um» so wird der vorgespannte Kondensator 57 nicht entladen, wodurch der Ausgang 551 des Verstärkers eine Spannung von V8 annimmt. Hat dagegen der Daten-Eingang 52 eine Spannung von .üg< Uref - U™, so sinkt die Spannung am vorgespannten Kondensator 57, wodurch der Ausgang 551 die Spannung von V„„ - U beibehält.
15 Patentansprüche
10 Figuren
VPA 75 E 7049
709812/0943
AS
Leerseite

Claims (15)

a t e ntan Sprüche
1. Digitaler Differenzverstärker, insbesondere für Ladurigsverschiebeanordnungen nach dem Oharge-Coupled-Devj ce-Prinzip, dadurch gekennzeichnet , daß ein erster Transistor (11) einerseits mit einem IDingangspunkt (15?) verbunden ist, wobei der erste Transistor (11) über seinen Gateanschluß (112) durch ein Potential (Vp,.^) steuerbar ist, daß eine Kapazität (16) zwischen den Bingangspunkt (1 f>Ü) und einem ersten Versorgungsspainrorigs ■ anr-chluß vorgesehen ist, daß el ei· Catean.schluß (131) eines zv;ejtcn Transistors (13) mit dem K ing an g spunk t (152) verbunden, if.;t, daß der zweite Transistor (13) einerseits mit dem Ausgang (15?) des Differenzverstärker.^ (1, 10) und andererseits mit einem Punkt (122) verbunden ist, daß ein dritter Transistor (12) einerseits mit dem Punkt (122) und andererseits mit einem zweiten Versorgungssi)annungsanschluß (111) verbunden ist, wobei der dritte Transistor (12) über seinen Gateanschluß (121) durch das Potential (Vp....,) steuerbar ist, daß eine zweite Kapazität (17) zwischen dem Punkt (122) und dem ersten Versorgungsspannungsanschluß vorgesehen ist, daß der Gateanschluß (141) eines vierten Transistors mit dem Punkt (122) verbunden ist, daß der vierte Transistor (14) einerseits mit dem zweiten Versorgungsspannungsanschluß (111) undandererseits mit dem Ausgang (132) verbunden ist, daß zwischen dem Ausgangsanschluß (132) und dem ersten Versorgungsspannungsanschluß eine Ausgangskapazität (19) vorgesehen ist, und daß eine Stromsenke (18) zwischen dem Ausgang (132) und einem Anschluß (181) vorgesehen ist.
2. Differenzverstärker nach Anspruch 1, dadurch g e k e η η zeichnet , daß der erste Transistor (11) andererseits mit dem Punkt (122) verbunden ist.
3. Differenzverstärker nach Anspruch 1, dadurch g e k e η η zeichnet , daß der erste Transistor (11) andererseits mit dem zweiten Versorgungsspannungsanschluß (111) verbunden ist.
4. Differenzverstärker nach einem der Ansprüche 1 bis 3, dadurch VPA 75 E 7049 709812/0943
gekennzeichnet , daß zwischen dem Eingangspunkt (152) und dem Eingang 151 des Differenzverstärkers (1, 10) ein fünfter Transistor (15), der über seinen Gateanschluß (153) durch den Takt 0 steuerbar ist, vorgesehen ist.
5. Differenzverstärker nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet , daß als Stromsenke (18) ein Transistor vorgesehen ist, dessen Gateanschluß (181) mit einem Punkt (211) eines aus zv.rei Lastelementen (21, 22) "bestehenden Spannungsteilers verbunden ist, v/obei das eine Lastelement mit einem Potential (V"cc) und das andere Lastelement mit einem v/eiteren Potential (Vn) verbunden ist, und daß der Transistor einerseits mit dem Anschluß (181), an den das Potential (V-n) anlegbar ist, und andererseits mit dom Ausgang (132) verbunden ist.
6. Differenzverstärker nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet , daß als Stromsenke (18) ein Transistor vorgesehen ist, der einerseits mit einem Potential und andererseits mit dem Ausgang (132) verbunden ist, daß ein weiteres Lastelement (182) vorgesehen ist, das einerseits mit dem Ausgang (132) und andererseits mit einem Anschluß (183), an den das Potential (V5 1) anlegbar ist, verbunden ist, daß der Gateanschluß (181) des Transistors über eine Leitung mit dem Punkt (211) eines aus zwei Lastelementen (21, 22) bestehenden Spannungsteilers verbunden ist, wobei das eine Lastelement mit einem Anschluß (211) und das andere Lastelement mit einem anderen Anschluß (221) einer Versorgungsspannungsquelle verbunden ist.
7. CCD-Anordnung mit einem Differenzverstärker nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet , daß der Eingangspunkt (152) des Differenzverstärkers (1, 10) mit dem Ausgangsdiffusionsgebiet (32) einer Ausgangs-CCD-Schaltung (30) verbunden ist und daß der Ausgang (132) des Differenzverstärkers mit einer ersten Elektrode (41) einer Eingangs-CCD-Anordnung (40) verbunden ist.
8. CCD-Anordnung mit einem Differenzverstärker nach einem der An-VPA 75 E 7049 709812/0943
2S41721
Sprüche 1 bis 7, dadurch gekennzeichnet , daß der Eingangspunkt (152) mit einem Ausgangsdiffusionsgebiet (32) einer Ausgangs-CCD-Schaltung (30) verbunden ist, daß der Ausgang (132) des Differenzverstärkers (1, 10) über einen Transistor (45), der durch den Takt (Vj) über seinen Gateanschluß (451) steuerbar ist, mit einer Eingangselektrodo (41) einer Eingangs-CCD-Ariordnimg verbunden ist, daß der Ausgang (511) eines v/eiteren Differenzverstärkers (50) über einen Transistor (51), der durch das Potential (V^) über seinen Gateanschluß (511) steuerbar ist, mit der Eingangselektrodo (41) der. Eingangs-CCDs \'crbunden ist, und daß ein Punkt (531) des Differenzverstärkers (50) über einen Tranniütur (532), der durch das Potential (V f) steuerbar ist, mit einem Signeiloingang (52) verbunden ist.
9. Anordnung nach Anspruch 8, dadurch gekennzeichnet , daß der v/eitere Differenzverstärker (50) wie der Differenzverstärker (1, 10) aufgebaut ist.
10. Anordnung nach Anspruch 7, dadurch gekennzeichnet , daß der Differenzverstärker (1, 10), das Eingangs-CCD (40) und das Ausgang;-.~CCD (30) in einer Aluminium-Silicon-Gate-Technik aufgebaut sind, wobei die Transistoren des Differenzverstärkers (1, 10) Feldeffekttransistoren sind.
11. Anordnung nach Anspruch 8, dadurch gekennzeichnet , daß der Differenzverstärker (1, 10), die Eingangs-CCD-Anordnung (40), die Ausgangs-CCD-Anordnung (30) und der Differenzverstärker (50) in einer Aluminium-Silicon-Gate-Technik aufgebaut sind, wobei die Transistoren der Differenzverstärker (1, 10, 50) Feldeffekttransistoren sind.
12. Verfahren zum Betrieb einer Anordnung nach Anspruch 7, dadurch gekennzeichnet , daß zur Zeit tQ die Transistoren (1, 110 und 12) eingeschaltet werden, wobei die Kapazitäten (16 und 17) auf die Spannung (Vcc) vorgeladen werden, daß zur Zeit t1 der Transistor (1, 110) abgeschaltet wird, daß zum Zeitpunkt t~
VPA 75 E 7049 709812/0943
der Transistor (15) oder der Ausgangstransistor der Ausgangs-CCD-Anordnung (30) leitend geschaltet wird, wodurch entweder eine binäre "1" oder eine birii re "0" an den Knoten (152) des Difxerenzverstärkers (1, 10) gegeben wird, wodurch der Kondensator (16) entweder auf eine Spannung (Ug< Vcc) entladen wird oder wodurch die Spannung (Vr,r) am Kondensator erhalten bleibt, daß im Falle einer binären "1" für OJg < Vqq) dor Transistor (13) sperrt, weshalb die Spannung (Un) bei gesperrtem Transistor (12) an der Kapazität (17) als (Un « Vcc) erhalten bleibt, und weshalb die Ausgangsspannung (U^) am Ausgang (132) ebenfalls erhalten bleibt, daß im Falle einer binären "0" für (Ug = Vcc) der Transistor (13) eingeschaltet bleibt, wodurch der vierte Transistor (14) abgeschaltet vird, und wodurch die Stroiasenke (18) den Ausgang (132) in Richtung (V ) entlädt, und daß mit dem Ausgangssignal des Ausgangs (132) über die Gateelektroöo (41) des Eingangstransistors der Eingangs-CCD-Anordnung (40) geschaltet bzw. nichtgesohaltet wird.
13. Verfahren nach Anspruch 12, dadurch g e k e η η ζ e i c h net , daß die Ausgangs spannung (U.) am Atjsgang (132) dadurch begrenzt wird, daß die Taktspannung (Vp.?) am Gateanschluß (121) des Transistors (12) nur bis zu einer minimalen Spannung (U15^.) getaktet wird.
14. Verfahren zum Betrieb einer Schaltung nach Anspruch 1 bis 11, dadurch gekennzeichnet , daß zum Einlesen von Daten in die CCD-Eingangsstufe (40) der Transistor (45) durch das Potential (Vj), das an seinem Gateanschluß (451) anliegt, leitend geschaltet wird, und daß der Transistor (51) durch das Potential (V3) über seine Gateelektrode (511) gesperrt wird, und daß zur Eingabe von Daten, die an dem Dateneingang (52) des Differenzverstärkers (50) anliegen, die Eingangs-CCD-Anordnung
(40) der Transistor (51) durch das Potential (V0) an seinem
Gateanschluß (511) leitend geschaltet wird, und daß der Transistor (45) durch das Potential (VL) an seinem Gateanschluß (451) gesperrt wird.
VPA 75 E 7049 709812/O9A3
15. Anordnung nach Anspruch 1 bis 11, dadurch g e k e η η zeichnet , daß die erste Kapazität (16) aus der Kapazität des Diffusionsgebietes (32) und den parasitären Kapazitäten des zweiten Transistors (13) und des ersten Transistors (110, 11) besteht, daß die zweite Kapazität (17) aus parasitären Kapazitäten des ersten Transistors (11, 110), des zweiten Transistors (13) und des dritten Transistors (12) und aus der Gate-Kapazität, des vierten Transistors (14) besteht, und daß die Ausgangskapazität (19) aus der Gate-Kapazität der ersten Elektrode (41), der Eingangsstu.fe (40) und aus den parasitären Kapazitäten des zweiten Tranrsistors (13) und des vierten Transistors (14) besteht.
VPA 75 E 7049 709812/0943
DE19752541721 1975-09-18 1975-09-18 Digitaler differenzverstaerker fuer ccd-anordnungen Withdrawn DE2541721A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19752541721 DE2541721A1 (de) 1975-09-18 1975-09-18 Digitaler differenzverstaerker fuer ccd-anordnungen
US05/717,690 US4075515A (en) 1975-09-18 1976-08-25 Digital differential amplifier for ccd arrangements
FR7626623A FR2325246A1 (fr) 1975-09-18 1976-09-03 Amplificateur differentiel numerique pour dispositifs a couplage direct de charge
JP10837976A JPS52147932A (en) 1975-09-18 1976-09-09 Digital differential amplifier for charge coupled device
GB37798/76A GB1565665A (en) 1975-09-18 1976-09-13 Digital regenerator amplifier stages
IT27242/76A IT1071682B (it) 1975-09-18 1976-09-16 Amplificatore differenziale digitale per dispositivi con cariche accoppiate
BE170732A BE846336A (fr) 1975-09-18 1976-09-17 Amplificateur differentiel numerique pour dispositifs a couplage direct de charge
NL7610375A NL7610375A (nl) 1975-09-18 1976-09-17 Digitale verschilversterker voor ladingsgekoppelde inrichtingen.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752541721 DE2541721A1 (de) 1975-09-18 1975-09-18 Digitaler differenzverstaerker fuer ccd-anordnungen

Publications (1)

Publication Number Publication Date
DE2541721A1 true DE2541721A1 (de) 1977-03-24

Family

ID=5956843

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752541721 Withdrawn DE2541721A1 (de) 1975-09-18 1975-09-18 Digitaler differenzverstaerker fuer ccd-anordnungen

Country Status (8)

Country Link
US (1) US4075515A (de)
JP (1) JPS52147932A (de)
BE (1) BE846336A (de)
DE (1) DE2541721A1 (de)
FR (1) FR2325246A1 (de)
GB (1) GB1565665A (de)
IT (1) IT1071682B (de)
NL (1) NL7610375A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2258783B1 (de) * 1974-01-25 1977-09-16 Valentin Camille
FR2392392A1 (fr) * 1977-05-27 1978-12-22 Commissariat Energie Atomique Circuit de mesure de charge stockee dans un d.t.c.
US4162416A (en) * 1978-01-16 1979-07-24 Bell Telephone Laboratories, Incorporated Dynamic sense-refresh detector amplifier
JPH04132254A (ja) * 1990-09-25 1992-05-06 Fuji Photo Film Co Ltd Ｃｍｏｓ増幅回路及びそれを用いたｃｃｄ遅延線

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU461729B2 (en) * 1971-01-14 1975-06-05 Rca Corporation Charge coupled circuits
JPS5214944B1 (de) * 1971-06-04 1977-04-25
US3826926A (en) * 1972-11-29 1974-07-30 Westinghouse Electric Corp Charge coupled device area imaging array
US3979603A (en) * 1974-08-22 1976-09-07 Texas Instruments Incorporated Regenerative charge detector for charged coupled devices
US3949245A (en) * 1974-10-24 1976-04-06 Texas Instruments Incorporated Method and system for sensing charges at distributed points on a charge coupled device
US3971003A (en) * 1974-11-18 1976-07-20 Rca Corporation Charge coupled device imager
US3944990A (en) * 1974-12-06 1976-03-16 Intel Corporation Semiconductor memory employing charge-coupled shift registers with multiplexed refresh amplifiers
US4004164A (en) * 1975-12-18 1977-01-18 International Business Machines Corporation Compensating current source

Also Published As

Publication number Publication date
GB1565665A (en) 1980-04-23
FR2325246B1 (de) 1979-09-28
BE846336A (fr) 1977-01-17
US4075515A (en) 1978-02-21
FR2325246A1 (fr) 1977-04-15
IT1071682B (it) 1985-04-10
JPS52147932A (en) 1977-12-08
NL7610375A (nl) 1977-03-22

Similar Documents

Publication Publication Date Title
DE2409058A1 (de) Regenerierschaltung fuer binaersignale nach art eines getasteten flipflops und verfahren zu deren betrieb
DE2414917A1 (de) Leseverstaerker
DE2309192B2 (de) Regenerierschaltung nach Art eines getasteten Fllpflops und Verfahren zum Betrieb einer solchen Regenerlerschaltung
DE2639555C2 (de) Elektrische integrierte Schaltung
DE2144235A1 (de) Verzögerungsanordnung
DE2712743A1 (de) Speicherschaltung
DE1959870C3 (de) Kapazitive Speicherschaltung
DE2156805A1 (de) Monolithischer Speicher mit bipolaren Transistoren
DE1947059A1 (de) Schaltungsanordnung mit zwei Invertierstufen
DE2622307C2 (de) Integrierte Halbleiterspeichervorrichtung
DE3634637A1 (de) Differentiell geschalteter kondensator-integrator mit einem einzelnen integrationskondensator
DE2302137B2 (de) Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen
DE3614421A1 (de) Halbleiterverstaerkungssignalgeneratorschaltung
DE2317497C2 (de) Verfahren zum Betrieb eines Fünf-Transistoren-Speicherelementes
DE2248423B2 (de) Ladungsübertragungssy stern
DE2445455A1 (de) Bipolare speicherschaltung
DE2523683A1 (de) Leitung zum transport einer ladung, insbesondere bitleitung fuer speicherelemente, die ein speicherfeld bilden
DE2223734A1 (de) Monolithische Speicherzelle
DE2541721A1 (de) Digitaler differenzverstaerker fuer ccd-anordnungen
DE2541686A1 (de) Regenerierschaltung fuer ladungsgekoppelte elemente
DE2539205A1 (de) Regenerierverstaerker fuer ladungsverschiebeanordnungen
DE2740786C2 (de) Bipolarer Tetroden-Transistor und seine Verwendung als EPROM-Element
DE1959956B2 (de) Elektrische Speicherschaltung
DE68901723T2 (de) Ladungsvervielfaeltiger fuer ladungstransferanordnung.
DE3323799C2 (de)

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee