DE2317497C2 - Verfahren zum Betrieb eines Fünf-Transistoren-Speicherelementes - Google Patents

Verfahren zum Betrieb eines Fünf-Transistoren-Speicherelementes

Info

Publication number
DE2317497C2
DE2317497C2 DE19732317497 DE2317497A DE2317497C2 DE 2317497 C2 DE2317497 C2 DE 2317497C2 DE 19732317497 DE19732317497 DE 19732317497 DE 2317497 A DE2317497 A DE 2317497A DE 2317497 C2 DE2317497 C2 DE 2317497C2
Authority
DE
Germany
Prior art keywords
transistor
voltage
flip
flop
digit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19732317497
Other languages
English (en)
Other versions
DE2317497B1 (de
Inventor
Karl Dr. 8000 Muenchen Goser
Michael 8162 Schliersee Pomper
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19732317497 priority Critical patent/DE2317497C2/de
Priority to GB914474A priority patent/GB1463621A/en
Priority to AT222774A priority patent/AT338018B/de
Priority to CH409174A priority patent/CH589344A5/xx
Priority to FR7410293A priority patent/FR2224836B1/fr
Priority to SE7404122A priority patent/SE390354B/xx
Priority to IT5007074A priority patent/IT1004116B/it
Priority to NL7404635A priority patent/NL7404635A/xx
Priority to CA196,877A priority patent/CA1045716A/en
Priority to LU69791A priority patent/LU69791A1/xx
Priority to BE142912A priority patent/BE813374A/xx
Priority to JP49038065A priority patent/JPS5760714B2/ja
Publication of DE2317497B1 publication Critical patent/DE2317497B1/de
Application granted granted Critical
Publication of DE2317497C2 publication Critical patent/DE2317497C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors

Description

daß der Auswahltransistor (26) des Speicherle- 25 .
mentes leitend geschaltet wird, wodurch sich die
Spannung an der Kapazität (31) der Digitleitung
entsprechend der in dem Speicherelement gespei- Erfindun„ bezieht sich auf ein Verfahren zum
eierten Information verändert, so daß die Bewer- Die hrtindung oezu-ni s wirherHpmrnt™
terschaltung durch die Soannungsändening an der 30 Betrieb eines Fun -^ansistorm-Sp^chere eni.ntes
Digitleitung in die der eingespeicherten .„form- nach J» O^gnfr,^-^l.^ .^
sistor (26) in eine der Information entsprechende transistor besteht. Dabei ist das Gate dieses Auswah-I iee eesetzt wird transistors mit einer Ansteuerung und der Substrat-I.Verfahren nach Anspruch !,dadurch gekenn- 40 anschluß dieses Transistors m.t einer we.teren Anzeichnet, daß als Bewerterschaltung cine Inverter- steigleitung verbunden. ,ih^it^^iri^r s„ stufe (1) verwendet wird, wobei der Eingang mit Es ist bekannt, einen solchen Halbleiterspeicher so der Dig !leitung (3) verbunden ist, und wobei der zu betreiben, daß der Auswah transistor dann geöffnet Eingang und de Ausgang über einen Qu.rtran- wird, wenn an beiden Auswah leitungen koinz.dierende sistoV fl3) miteinanderxcrbunden sind, daß der 45 Signale anliegen^ Dadurch w,rd eine leitende Verbm-Quertrans.stor (13) vor Beginn des Auslesezyklus dung zwischen dem Anschluß der Dig.tletung und über eine Taktleitung leitend geschaltet wird, wo- dem Knotenpunkt des Fl.pflops hergestellt so daß durch die vorgegebene Spannung an die D.gitlei- das Potential, das an dem Knotenpunkt des Hipflops tung gelegt wird und daß eine der in dem Speicher- anliegt, von der D.gitlc.tung abgefragt werden kann, element gespeicherten Information entsprechende 50 Die Aufgabe der vorliegenden Erfindung besteht Spannungsänderung an der Digitleitung am Aus- darin, ein Verfahren zum Betneb eines HmM rangang (16) der Inverterstufe ein elektrisches S.gnal sistoren-Speicherelementes der genannten Art anzuerzeugt, das nach Sperren des Quertransistors (13) geben, be. dem die Information in das Speicherelement dem vollen Spannungshub der Versorgungsspan- eingeschrieben und ausgelesen werden kann ohne daß nung der Inverterstufe entspricht, wobei die Dirnen- 55 ein wesentlicher Geschwindigkeitsverlust durch das sionierung der Transistoren der Inverterstuk der Umladen der Digitleitung und ein Zerstören der ge-Bewerterschaltung bei gleichen Versorgungsspan- speicherten Information auftritt, nungcn an dem Speicherelement und an der !nver- Diese Aufgabe wird durch ein Verfahren 7um Beterstufe so gewählt wird, daß die vorgegebene trieb eines Fünf-Transistoren-SpeiLherelementes der Spannung bei leitendem Quertransistor (13) er- 60 genannten Art in Komplcmentar-Kanal-MOS- lecnnik reicht wird. gelöst, das durch die im Kennzeichen des Patcnt-3. Verfahren nach Anspruch 1, dadurch gekenn- anspruches 1 angegebenen Merkmale gekennzeichnet zeichnet, daß als Bewerterschaltung ein Flipflop (9) ist.
verwendet wird wobei ein Knoten (99) des Flip- Vortcilhaftcrweise ist eine nach dem crfmdungs-
flops mit der Digitleitung (3) verbunden ist, und 65 gemäßen Verfahren betriebene Speicheranordnung mit
wobei die beiden Knoten (99, 98) des Flipflops der Fünf-Transistoren-Speicherelementen etwa um 30%
Bewerterschaltung über einen Quertransistor (95) kleiner als die gleiche Anordnung mit Sechs-Transisto-
verbunden sind, und daß vor Beginn des Auslese- ren-Speicherelementen.
<t
Gemäß einer vorteilhaften Ausgestaltung der Erfin-, wjrd als Bewerterschaltung eine in Komplemen- - Kanal-(MOS)-Technik aufgebaute lnverterstufe verwendet, wobei der Eingang mit der Digitleitung verbunden ist und wobei der Eingang und der Ausgang "ber einen Quertransistor miteinander verbunden U· d wobei der Quertransistor vor Beginn des Auslese-S1 kius über eine Taktleitung leitend geschaltet wird, wodurch die vorgegebene Spannung an die Digitleitung legt wird, und wobei eine der in dem Speicherelement ^speicherte Information entsprechende Spannungsänderung an der Digitleitung am Ausgang der inverterstufe ein elektrisches Signal erzeugt, das nach Sperren des Quertransistors dem vollen Spannungshub der Veisorgungsspannung der lnverterstufe entspricht, wobei die Dimensionierung der Transistoren der lnverterstufe der Bewerterschaltung bei gleichen Versorgungsspannungen an dem Speicherelement und an der lnverterstufe so gewählt wird, daß die vorgegebene Spannung bei leitendem Quertransistor erreicht wird. Vorteilhafterweise besteht eine solche Bewerterschaltung aus nur drei Transistoren.
Gemäß einer weiteren vorteilhaften Ausgestaltung der Erfindung wird als Bewerterschaltung ein Flipflop verwendet, wobei ein Knoten des Flipflops mit der Digitleitung verbunden ist und wobei die beiden Knoten des Flipflops über einen Quertransistor verbur.den sind und wobei zum Anlegen der vorgegebenen Spannung an die Digitleitung der Quertransistor vor Beginn des Auslesezyklus leitend geschaltet wird, und wobei eine der in dem Speicherelement gespeicherte Information entsprechende Spannungsänderung an der Digitleitung nach Sperren des Quertransistors das Flipflop in eine der Information entsprechende Lage gesetzt wird, wobei diese Lage einem stabilen Punkt des Flipflops der Bewerterschaltung entspricht, und wobei zum Auslesen die beiden Adreß-Transistoren über den gemeinsamen Gate-Anschluß leitend geschaltet werden, wobei die Dimensionierung der Transistoren des Flipflops der Bewerterschaltung bei gleicher Versorgungsspannung an dem Speicherelement und an dem Flipflop der Bewerterschaltung so gewählt wird, daß die vorgegebene Spannung bei leitendem Quertransistor erreicht wird und wobei das Flipflop des Speicherelementen in Bezug auf den Knoten, an dem der Auswahltransistor angeschlossen ist, symmetrisch ausgelegt wird.
Der Vorteil einer solchen Bewerterschaltung liegt der größeren Schnelligkeit und in der höheren cnkeit
^S Erläuterungen der Erfindung gehen aus der Beschreibung und aus den Figuren bevorzugter Aus-Su, gsbeisg p,ele der Erfindung und ihrer Weiterhil-
EJtTiB 1 zeigt in schematisier Darstellung die Scha tnng eines Pünf-Transisioren-Speicherelementes ^einer^ertcrsehiilning.die^cinCnvcr.erstu.e In der Fig. I ist das Fünf-Transistoren-Speicherelement mit 2 bezeichnet. Dieses Speicherelement besteht aus einem Flipflop, das aus den Transistoren 21, 22, 23 und 25 aufgebaut ist. Dabei liegt zwischen den Punkten 27 und 28 dieses Flipflops die Versorgungsspannung UB- Beispielsweise ist der Punkt 27 mit Masse verbunden. Der Knoten 29 des Flipflops ist über den Auswahllransistor 26, der ebenfalls Bestandteil des Fünf-Transistoren-Speicherelementes 2 ist, mit der Digitleitung 3 verbunden. Das Gate dieses Transistors ist über die Wortleitung 8 ansteuerbar.
Vorteilhafterweise ist das Flipflop in Bezug auf den Knoten 29, an dem der Auswahltransistor angeschlossen ist, elektrisch symmetrisch ausgelegt, was bedeutet, daß der labile Punkt des Flipflops genau der halben Versorgungsspannung entspricht.
Ebenfalls mit der Digitleitung 3 ist die Bewerterschaltung 1 verbunden. Diese Bewerterschaltung 1 besteht vorzugsweise aus den Transistoren 11, 12 und 13. Dabei sind die Transistoren 11 und 12 in Reihe geschaltet. Zwischen den Punkten 14 und 15 der I η verterstufe liegt die Versorgungsspannung. Dabei ist beispielsweise der Punkt 14 mit Masse verbunden. Die Gate-Anschlüsse der Transistoren !1 und 12 sind in dem Punkt 17 zusammengeführt. Dieser Punkt 17, der den Eingang der Bewerterschaltung darstellt, ist mit der Digitleitung 3 verbunden. Der Punkt 16 stellt den Ausgang der Bewerterschaltung dar. Der Eingang 17 ist über den Quertransistor 13 in der aus der Figur ersichtlichen Weise mit dem Ausgang 16 verbunden. Der Quertransistor 13 ist über sein Gate, das mit der Taktleitung 5 verbunden ist, ansteuerbar. Der Ausgang 16 der Bewerterschaltung ist über den Adreß-Iransistor 4, der über seinen Gate-Anschluß 41 ansteuerbar ist, mit der Lescleitung 6 verbunden.
Die Digitleitung 3 ist über den Adreß-1 ransistor sz mit der Schreibleitung 7 verbunden. Dabei ist der Transistor 32 über seinen Gate-Anschluß 321 ansteu-
erbar. tw,,rt„r
Sowohl die Speicherelemente als auch f'e Bewerterschaltung sind in Komplementär-Kanal-(MOSrlecnnik. vorzugsweise auf einem isolierenden Substrat, aufgebaut.
Im folgenden wird nun das erf.ndungsgemaße Ve fahren, zunächst das Auslesen von Information aus dem Speicherelement 2 über die mit der Dig.tle.tung verbundene Bewerterschaltung 1 beschrieben.
Vor Beginn des Auslesezyklus wird oer Transistor
über die Leitung 5 angesteuert und leitend geschalte
Dadurch wird der Eingang 17 der lnverterstufe mit dem Ausgang 16 dieser Stufe verbunden. D« bewirkt, daß über dem Eingang 17 eine vorgegebene die der Spannung am Knoten 29.^.^^ entspricht, wenn sich dieses im labilen Punkt
js an die Digilleitung gelegt wird, ««lurch die P der Digitleitung «ut diese Spannung aufgeladen w rd Di« Kapa^t« ,der H j, ««
von
Dars,*„g die ,s STSi^Sf di Qu.rtrans.s.ors ,3 den, vollen
5 6
Arbeitskennlinie 84 beim Lesen und die Arbeitskenn- Transistor 95 leitend geschaltet, wodurch das Flipflof linien 83, 85 beim Schreiben dargestellt. Dabei ist auf in seinen labilen Punkt gesetzt wird und wodurch somi der X-Achse die an dem Knotenpunkt 29 des Speicher- die Digitleitung 3 beispielsweise auf etwa die halb( elementes anliegende Spannung U und auf der K-Achse Betriebsspannung gebracht wird (Fig. 2). Nachderr der in das Speicherelement 2 fließende Strom / einge- 5 der Auswahltransistor des Speicherelementes 2, wa; tragen. Zunächst befindet sich beim Lesevorgang, wie im einzelnen bereits im Zusammenhang mit der Fig. 1 oben bereits beschrieben, die Digitleitung auf einer vor- beschrieben wurde, in den leitenden Zustand gebrachi gegebenen Spannung, die hier etwa der halben Versor- worden ist, wird das Flipflop der Bewerterschaltunj gungsspannung entspricht. Dies entpsricht in der mit Hilfe des Stromes /, der aus bzw. in das Speicher-Figur dem Punkt UbI2- Je nach der Art der in dem io element fließt, in eine der gespeicherten Informalior Flipflop gespeicherten Information wird die Kapazität entsprechende Richtung gebracht. In der Fig. 2 entder Digitleitung 3 entweder auf die Versorgungsspan- spricht dieser Strom etwa dem Strom Il »0« bzw nung Ub aufgeladen oder auf die Spannung 0 ent- dem Strom Il »1«. Sobald der Quertransistor 95 abgeladen. Das Aufladen der Kapazität der Digitleitung schaltet ist, kippt das Bewerter-Flipflop mit Unterauf die Versorgungsspannung Un, wofür der Kurven- 15 Stützung des Lesestromes aus dem Speicherelement ast 81 maßgeblich ist, entspricht dem Lesen einer »1«. in die der gespeicherten Information entsprechende Das Entladen der Kapazität der Digitleitung auf die Lage. Dabei entspricht diese Lage einem der stabilen Spannung 0, wofür der Kurvenast 82 maßgeblich ist. Punkte des Flipflops.
entspricht dem Lesen einer »0«. Zum Einschreiben der Information wird das dei Durch die Ausnutzung der Verstärkung der Inverter- 20 einzuschreibenden Information entsprechende Polenstufe reicht schon eine kleine Spannungsänderung auf tial über die beiden Transistoren 42 bzw. 43 dem der Digitleitung 3 aus, um am Ausgang der Inverter- Bewerter-Flipflop und damit über die Digitleitung 3 stufe den vollen Spannungshub, der der gesamten dem Speicherelement zugeführt. In der Fig. 2 sind Versorgungsspannung entspricht, zu erhalten. In der dafür die Kennlinien 83 bzw. 85 maßgeblich. Fig. 3 ist die Abhängigkeit der am Ausgang der 25 Der Vorteil der Verwendung eines Flipflops ah Inverterstufe auftretenden Spannung U11 von der am Bewerterschaltung liegt in der größeren Schnelligkeit Eingang der Inverterstufe auftretenden Spannung Ue und in der höheren Empfindlichkeit, dargestellt. Für die Störsicherheit der Schaltung ist es von Das am Ausgang 16 der Inverterstufe anliegende großer Bedeutung, daß vor dem Auslesen der Infor-Signal wird vorzugsweise über den Transistor 4 30 mation die Digitleitung etwa auf die Spannung gcausgelesen. bracht wird, die am Knotenpunkt des Speicherelemen-Zum Einschreiben von Information in das Speicher- tes auftritt, wenn es sich im labilen Punkt befindet. element 2 wird ein der einzuschreibenden Information Diese Bedingung kann relativ genau erfüllt werden. entsprechender Spannungspegel über den Adreß- wenn im Ausführungsbeispiel der Fig. 1 die Inverter-Transistor 32 an die Digitleitung 3 und somit bei 35 stufe der Bewerterschaltung 1 proportional zu dem leitendem Transistor 26 an das Flipflop des Speicher- steuernden Zweig des Speicher-Flipflops und im Auselementes angelegt. Dadurch wird das Flipflop je nach führungsbeispiel der Fig. 4 das Bewerter-Flipflop der zu speichernden Information in die entsprechende proportional dem Speicher-Flipflop ausgelegt wird. Lage gesetzt. In der Fig. 2 ist dies durch die Kenn- Dabei wird unter proportional verstanden, daß das linie 83 bzw. 85 dargestellt. 40 Verhältnis der Quotienten aus Kanalbreite und Kanal-Gemäß einer weiteren vorteilhaften Ausgestaltung länge bei den entsprechenden Transistoren gleich ist. der Erfindung besteht die Bewerterschaltung 9, wie Beim Ausführungsbeispiel der Fig. 1 entsprechen die in der Fig. 4 dargestellt, aus dem aus den Tran- Transistoren 11 bzw. 12 der Inverterstufe den Transistoren 91, 92, 93 und 94 bestehenden Flipflop und sistoren 23 bzw. 22 des Speicherelementes und beim dem Quertransistor 95. Dabei befindet sich zwischen 45 Ausführungsbeispiel der Fig. 4 entsprechen die den Punkten 96 und 97 des Flipflops die Versorgungs- Transistoren 91, 92, 93, 94 des Bewerter-Flipflops den spannung UB- Beispielsweise liegt der Punkt 96 an Transistoren 22, 23, 21, 25 des Speicherelementes. Masse. Die Knoten 98 und 99 des Flipflops sind über In diesen beiden Fällen kann die oben erwähnte den Quertransistor 95 miteinander verbunden. Der Forderung genau erfüllt werden, wenn man von einer Transistor 95 ist über die Taktleitung 71 ansteuerbar. 50 eventuellen Streuung der Parameter auf dem Chip Zum Auslesen von Information wird zunächst der absieht.
Hierzu 1 Blatt Zeichnungen

Claims (1)

ι 2 zyklus zum Anlegen der vorgegebenen Spannung an die Digitleitung der Quertransistor (95) leitend Patentansprüche: geschaltet wird, daß eine der in dem Speicherele-
1. Verfahren zum Betrieb eines Fünf-Transisto- ment gespeicherten J^^^^^T^
ren-Speicherelementes in Komplementär-Kanal- 5 ^™^"^"8?"^^ daFl"p15op der
MOSPTechnik, wobei das Speicherelement aus ^«J^t" ^Z °JL de Somit L? en"
einem Speicher-Flipflop mit vier Transistoren, von Bewerterschaltung '"^1"
denen je' zwei in Reihe geschaltet und mit ihren ^"^ K Be^rteSaitung
Gateelektroden gemeinsam mit dem Knotenpunkt ^S und wöbe? zum Auslesen die beiden
der jeweils anderen Reihenschaltung verbunden io entspricht una WOD^' d
sind, und einem Auswahltransistor besteht, wobei Adreß-Trans.storen (42, 43) über den gerne n-
der Auswahltransistor mit einem der Knoten des samen Gat^n«W«ß i«1) eitend j^chaUet
FHpflops und mit einer Digitleitung verbunden werden, wobei dD,m ns.on e «g ^ Jran
ist, und wobei der Auswahltransistor über eine sistoren des ^11P110P5 "" d Soeicher
WortleKung. die mit seinem Gate verbunden ist, ,s ^^^Κ^Γοίτϊ^Α'η1;
angesteuert wird, dadurch gekennzeich- element unü an aem ι μ ^nriTi._ehene Smnniln„
η «ft daß die Kapazität der Digitleitung (3, beim so gewä It wird ^ vor eg^Spannung
Ausesen mittels einer Bewerterschaltung <!, 9), bei leitenaem «κ Sneirherlemrnte* in
die in Komplementär-KanaMMOS)-Technik auf- und daß das Flip^P ?," J^^J^"
gebaut ist, vor Beginn des Aus.esezyklus auf eine 20 Bezug auf en KnoJ^- dem der Wahl-
vorgegebene Spannung aufgeladen wird, die in tiansistor i^o; αι>&
etwa der Spannung entspricht, die an dem belaste- ausgelegt wird, ten Knoten (29) des Speicher-Flipflops auftritt,
wenn sich dieses in seinem labilen Punkt befindet,
DE19732317497 1973-04-06 1973-04-06 Verfahren zum Betrieb eines Fünf-Transistoren-Speicherelementes Expired DE2317497C2 (de)

Priority Applications (12)

Application Number Priority Date Filing Date Title
DE19732317497 DE2317497C2 (de) 1973-04-06 1973-04-06 Verfahren zum Betrieb eines Fünf-Transistoren-Speicherelementes
GB914474A GB1463621A (en) 1973-04-06 1974-02-28 Transistor storage systems
AT222774A AT338018B (de) 1973-04-06 1974-03-18 Verfahren zum betrieb eines funf-transistoren-speicherelementes
CH409174A CH589344A5 (de) 1973-04-06 1974-03-25
FR7410293A FR2224836B1 (de) 1973-04-06 1974-03-26
SE7404122A SE390354B (sv) 1973-04-06 1974-03-27 Forfarande for drift av ett med fem transistorer forsett minneselement
IT5007074A IT1004116B (it) 1973-04-06 1974-04-04 Elemento memorizzatore a cinque transistori e dispositivo per il suo esercizio
NL7404635A NL7404635A (de) 1973-04-06 1974-04-04
CA196,877A CA1045716A (en) 1973-04-06 1974-04-04 Method for operating transistor storage flip-flop and evaluator circuit therefor
LU69791A LU69791A1 (de) 1973-04-06 1974-04-05
BE142912A BE813374A (fr) 1973-04-06 1974-04-05 Element de memoire a cinq transistors et procede pour son exploitation
JP49038065A JPS5760714B2 (de) 1973-04-06 1974-04-05

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19732317497 DE2317497C2 (de) 1973-04-06 1973-04-06 Verfahren zum Betrieb eines Fünf-Transistoren-Speicherelementes

Publications (2)

Publication Number Publication Date
DE2317497B1 DE2317497B1 (de) 1974-06-20
DE2317497C2 true DE2317497C2 (de) 1975-02-13

Family

ID=5877304

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732317497 Expired DE2317497C2 (de) 1973-04-06 1973-04-06 Verfahren zum Betrieb eines Fünf-Transistoren-Speicherelementes

Country Status (12)

Country Link
JP (1) JPS5760714B2 (de)
AT (1) AT338018B (de)
BE (1) BE813374A (de)
CA (1) CA1045716A (de)
CH (1) CH589344A5 (de)
DE (1) DE2317497C2 (de)
FR (1) FR2224836B1 (de)
GB (1) GB1463621A (de)
IT (1) IT1004116B (de)
LU (1) LU69791A1 (de)
NL (1) NL7404635A (de)
SE (1) SE390354B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51127628A (en) * 1975-04-28 1976-11-06 Toshiba Corp Semiconductor memory
JPS5345939A (en) * 1976-10-07 1978-04-25 Sharp Corp Ram circuit
JPS53117340A (en) * 1977-03-24 1978-10-13 Toshiba Corp Semiconductor memory
JPS54107638A (en) * 1978-02-10 1979-08-23 Sanyo Electric Co Ltd Memory data readout circuit in semiconductor memory unit
US4208730A (en) * 1978-08-07 1980-06-17 Rca Corporation Precharge circuit for memory array
JPS57113492A (en) * 1981-01-07 1982-07-14 Nec Corp Memory circuit
JPS57173196U (de) * 1982-03-25 1982-11-01
JPS60242582A (ja) * 1984-05-16 1985-12-02 Toshiba Corp 半導体記憶装置のセンス増幅器
JPS60242581A (ja) * 1984-05-16 1985-12-02 Toshiba Corp 半導体記憶装置のセンス増幅器
JPH0333844U (de) * 1989-08-09 1991-04-03
FR2670061B1 (fr) * 1990-11-30 1996-09-20 Bull Sa Procede et dispositif de transfert de signaux binaires differentiels et application aux additionneurs a selection de retenue.
FR2974667B1 (fr) 2011-04-26 2020-10-02 S O I Tec Silicon On Insulator Tech Amplificateur de detection differentiel sans transistor de commutation

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3644907A (en) * 1969-12-31 1972-02-22 Westinghouse Electric Corp Complementary mosfet memory cell
US3600609A (en) * 1970-02-03 1971-08-17 Shell Oil Co Igfet read amplifier for double-rail memory systems

Also Published As

Publication number Publication date
LU69791A1 (de) 1974-11-21
SE390354B (sv) 1976-12-13
FR2224836B1 (de) 1980-08-14
IT1004116B (it) 1976-07-10
AT338018B (de) 1977-07-25
BE813374A (fr) 1974-10-07
NL7404635A (de) 1974-10-08
FR2224836A1 (de) 1974-10-31
DE2317497B1 (de) 1974-06-20
GB1463621A (en) 1977-02-02
JPS49131545A (de) 1974-12-17
CH589344A5 (de) 1977-06-30
CA1045716A (en) 1979-01-02
ATA222774A (de) 1976-11-15
JPS5760714B2 (de) 1982-12-21

Similar Documents

Publication Publication Date Title
DE2527486C3 (de) Verfahren zur Prüfung bistabiler Speicherzellen
DE2450116C2 (de) Dynamisches Ein-Transistor-Speicherelement für nichtflüchtige Speicher und Verfahren zu seinem Betrieb
DE2154024A1 (de) Binäres Speicherelement aus einer Flip-Flop Schaltung
DE2317497C2 (de) Verfahren zum Betrieb eines Fünf-Transistoren-Speicherelementes
DE1774708B2 (de)
DE2514582C2 (de) Schaltung zur erzeugung von leseimpulsen
DE2622307C2 (de) Integrierte Halbleiterspeichervorrichtung
DE2620187A1 (de) Monostabile multivibratorschaltung
DE2154025C3 (de) Speicherschaltung aus Feldeffekttransistoren
DE2818783C3 (de) Datenspeicherzelle
DE2351554C2 (de) Speicher für direkten Zugriff mit dynamischen Speicherzellen
DE2519323C3 (de) Statisches Drei-Transistoren-Speicherelement
EP0046551A2 (de) Monolithische statische Speicherzelle und Verfahren zu ihrem Betrieb
DE2523683A1 (de) Leitung zum transport einer ladung, insbesondere bitleitung fuer speicherelemente, die ein speicherfeld bilden
DE2223734A1 (de) Monolithische Speicherzelle
DE2424858A1 (de) Integrierte treiberschaltung
DE1959374C3 (de) Einspeicherungs- und Ausspeicherungsschaltungsanordnung für eine binäre Halbleiter -Speicherzelle
DE2442134B1 (de) Verfahren zum Betrieb eines Speicherelementes
DE2431079A1 (de) Dynamischer halbleiterspeicher mit zwei-tranistor-speicherelementen
DE2433077A1 (de) Dynamische speichereinrichtung
DE3330013A1 (de) Statische speicherzelle
DE2251640A1 (de) Elektronisches speicherelement und dieses verwendendes speicherwerk
DE2339735C3 (de) Statisches Speicherelement mit einem Speicher-Flipflop
DE1762383C3 (de) Dynamische Verknüpfungsschaltung zur Durchführung von logischen Verknüpfungen
DE2418969A1 (de) Regenerier- und bewerterschaltung

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee