DE1762383C3 - Dynamische Verknüpfungsschaltung zur Durchführung von logischen Verknüpfungen - Google Patents

Description

Die Erfindung betrifft eine dynamische Verknüpfungsschaltung aus mehreren, jeweils aus mindestens drei in Serie liegenden Feldeffekttransistoren bestehenden Stufen, zwischen denen jeweils eine Kapazität angeordnet ist, wobei die logischen Verknüpfungen jeweils durch Anlegen von mehreren aufeinanderfolgenden Taktintervallen durchgeführt werden, wobei jeweils während eines ersten Taktinteryalls der erste Transistor der ersten Stufe leitend wird, wodurch die Kapazität zwischen der ersten und zweiten Stufe aufgeladen wird und während eines zweiten Taktintervalls der erste Transistor der zweiten Stufe und der zweite Transistor der ersten Stufe leitend werden, wodurch die Kapazität zwischen der zweiten und dritten Stufe aufgeladen wird und in Abhängigkeit von der an dem dritten Transistor der ersten Stufe und von der mit diesem in Serie oder parallelliegenden weiteren Transistoren anliegenden Information die zwischen der ersten und zweiten Stufe liegende Kapazität entladen wird oder geladen bleibt und während eines dritten Taktintervalls die Kapazität zwischen der zweiten und dritten Stufe in Abhängigkeit von der an dem dritten Transistor der zweiten Stufe anliegenden Information entladen wird oder geladen bleibt und über den ersten Transistor der dritten Stufe die Ausgangskapazität aufgeladen wird.

Ein Metalloxidhalbleiter-Feldefiekttransistor, im folgenden MOS-Feldeffekttransistor genannt, ist eine Halbleitervorrichtung mit einem Halbleiterträger, einer Source-Elektrode, einer Drain-Elektrode und einer als »Gate« bezeichneten, vom Träger durch eine Oxidschicht isolierten Steuerelektrode. Durch Anlegen eines geeigneten Potentials an die Gate-Elektrode entsteht durch Bildung von Ladungsbereichen eine leitende Verbindung zwischen der Source- und der Drain-Elektrode, die je nach »Leit-

fähigkeitstyp« als P-Kanal oder N-Kanal bezeichnet S Der Strom durch den Transistor kann durch ^tentialanstieg an der Gate-Elektrode je nach SchaltuWufbau größer oder kleiner werden. Da kein Satf-Bektrodinstrom fließt, ist der Transistor spannun£seesteuert. Zwischen der Gate-Elektrode und Älbleiterträger befindet sich eine Eigen-

^kTSstoren der bezeichneten Art können in inteih Vküfhlt

Fig. 1 zeigt eine effekttransistors ^νο Elektrode 10, einer lischen Gate-Elektrode 14 emer

schicht 16 und dnen,,Hlbg
ist N-dotiert, wahrend
^ra^ktrod el *

SoLe-Elektrode10 und

eAg soherendenuxia

TSstoren der bezeichneten Art können in inte SoLeE erierten dynamischen Verknüpfungsschaltungen ver- io stehen kann, ist

66, begannt Diese weisen eine relativ niedrige Ar- ^geschwindigkeit auf, da in bestimmten Takt-Intervallen keine Verknüpfungen durchgeführt wer-S können, da die Kapazitäten aufgeben werden müssen. Die ebenfalls bekannten, in diesem Aufsatz beschriebenen »Vierphasentaktsysteme« besitzen die- ao sen Nachteil nicht. Dafür benötigen sie relativ viele Zuleitungen für die einzelnen Takte. ·

Aufgabe der Erfindung ist die Schaffung einer neuenlnd verbesserten dynamischen Verknüpfungsschaltung, in der Transistoren der genannten Art ver- ^ wendet werden, die in bezug auf ,Zweiphasentakt-Tysieme« eine höhere Arbeitsgeschwindigkeit auf-Jeist und in bezug auf »Vierphasentaktsysteme« we-Feldeffekttransistore,l enthalten i werdender Steue^pannung der wird. Die erste Stufe enUiaii «*

und 90 *e ^iiÄ
und 108 und die dritte

122 und 128.

In der ersten Stufe

f _{g4 6 102} 114,

stors 8* mit
eine Leit ung^ J
Transistors 108 f^r
der zweiten Stufe
TransitJors 96 und

130

Elektrode des _{des Transi}.

der über _des

kkUo ^ ^

._Ei_ektrode des des Transi- ^_Γ%._{ιηε Leitung}

des Transistors 128

_{oder L darstellendes}

sistoren zum Anlegen weiterer zu verknüpfender Inormationen geschaltet sind und daß während dem dem dritten Taktintervall folgenden ersten Taktintervall die Ausgangskapazität in Abhangigkei von der am dritten Transistor der dritten Stufe anliegenden ?Sormation entladen wird oder geladen bleibt.

In der erfindungsgemäßen Verknüpfungsschaltung

werden drei Taktintervalle und drei Stufen verwendet, da bei Verwendung von nur zw« Stufen prakfisch vier Taktimpulse erforderlich sind und in Zeitabschnitten, in denen die genannten Eigenkapazitaten aufgeladen werden, keine logische Verknüpfungen

Transistors 90 der ersten a B^

^Α^ΑΑΧπκ11134 abgein der dritten Surfe ^rbu^en ₀ ^ ^^

nommen Mit dieseir^ run _Drain-Elek-

Elektrode des Trans««*^J

trode ^»^™ _{von drei} aufein-Die Schaltung "^ ¹Jj^ _Taktimpulsen ge^^„^fS^S den in F ig. 3 gesteuert, deren₎ «micne lag _{ersichtlich ist}.

zeigte„ SignaM™^*«^_n |_{rsten negat}i_Ven Die Signa«°^rm Ji ^eiJ . _{ersten Ze}itintervalls f,, ^^^f^ zweiten negativen Takt-

nen. Dadurch arbeitet die erfindungsgemaße Schal-Lg wesentlich schneller als eine Transistoren der genannten Art verwendende Schaltung. Außerdem ist

Α" Ä^S¹ dt ^£f^Üb!r

Stufe

_{55 ate}._Elektrode 80 des

mit der Source-Elek- ^ _{Kimme lg4} ^

124 des Transistors 122 verbun-

auch einfacher aufgebaut als d,e bekannten Schaltun- in der gen und kann somit billiger hergestellt werden. ersten Stufe

^g Ein Ausführungsbeispiel der Erfindung w,rd im folgenden an Hand der Zeichnungen beschrieben. In

Schnitt durch einen MOS-Fe,deffekt-

ι?g'Tund 4 eine schematische Darstellung einer a₅ Verknüpfungsschaltung nach der Erfindung und

F i g. 3 ein Impulsdiagramm der Schaltung nach VwI und 4.

^^ _{146 ist m}

_{d Gate}._Ei_ektrode 100 des ^UJ?_{emme 150 mit} der Source- ^^ff^^^^ 108 und die Klemme S«mJ der Gate-Elektrode 86 des Transistors

^de r

te „ _{ist mit der Dram}-

_der Gate-Elektrode 118 des Tran-

sistors 114, die Klemme 156 mit der Source-Elek- der Kapazität 70 erfolgen wird oder nicht, leitete der trode 132 des Transistors 128 und die Klemme 148 Transistor 96 ebenfalls, da an der Drain-Elektrode mit der Gate-Elektrode 104 des Transistors 102 ver- 98 und der Gate-Elektrode 100 ein negativer Impuls bunden. vorhanden ist. Der Transistor 102 leitet während des Die Kapazität zwischen der Gate-Elektrode und 5 Zeitintervalls t₂ nicht, da die an die Klemme 148 andern Träger des Transistors 108 und die der Leitung gelegte Signalform Φ₃ während dieses Zeitintervalls 111 zugeordneten Streukapazitäten bilden die Kapa- 0 Volt beträgt. Somit wird die Kapazität 72 während zität 70; die Kapazität zwischen der Gate-Elektrode des Zeitintervalls t_z aufgeladen, während dem die und dem Halbleiterträger des Transistors 128 und Kapazität 70 entladen werden kann. Der Ladungsdie der Leitung 135 zugeordneten Streukapazitäten io zustand der Kapazität 70 bestimmt, ob die Kapazität bilden die Kapazität 72. Während des Zeitintervalls Z₁ 72 während des Zeitintervalls f₃ entladen wird oder liegt an der Drain-Elektrode 78 und an der Gate- nicht, da diese den Betriebszustand des Transistors Elektrode 80 des Transistors 76 ein negativer Im- 108 während des Zeitintervalls t₃ bestimmt. Somit puls. An der Gate-Elektrode 86 des Transistors 84 wird über die Leitung 111 das empfangene Eingangsliegt ein positiver Spannungspegel, der die Transi- 15 signal übertragen.

stören 84 und 90 sperrt. Während des Zeitintervalls f_t In der gleichen Weise lädt der Transistor 114 wird die Kapazität 70 über den Transistor 76 auf während des Zeitintervalls, in dem eine Entladung einen negativen Spannungspegel aufgeladen, der der Kapazität 72 erfolgt oder nicht, eine nicht gegleich der negativen Spannung der Signalform Φ₁ zeigte Kapazität einer nachfolgenden Stufe auf, die vermindert um den Spannungsabfall V_GST über der 20 mit der Ausgangsklemme 134 verbunden ist, da die Gate-Source-Strecke des Transistors 76 ist. Drain-Elektrode 116 und die Gate-Elektrode 118 des

Während des Zeitintervalls f₂ wird der Transistor Transistors 114 während dieses Zeitintervalls an

76 gesperrt, da die Signalform Φ₁ am Ende des Zeit- negativer Spannung liegen. Ist die Gate-Elektrode 92

Intervalls t_t auf 0 Volt ansteigt. Da an der Gate- mit der Ausgangsklemme einer nicht gezeigten,

Elektrode 86 während des Zeitintervalls t₂ ein nega- as gleichartigen, vorangehenden Verknüpfungsschaltung

tiver Impuls anliegt, bestimmt das an die Gate-Elek- verbunden, dann wird die Gate-Träger-Kapazität des

trode 92 des Transistors 90 angelegte Eingangs- Transistors 90 in der gleichen Weise aufgeladen und

signal X, ob der Transistor 90 leitet oder nicht. Ein entladen.

L-Verknüpfungssignal an der Gate-Elektrode 92 Ein durch die Kapazität 70 dargestelltes Signal B_x

wird durch einen negativen Spannungspegel darge- 30 wird während des Zeitintervalls r₃ nicht verändert,

stellt. Wird eine negative Spannung an die Gate- was einer Ausblendung des B_rSignals während die-

Elektrode 92 angelegt, dann leiten die Transistoren ser Zeit gleichzustellen ist. Ein durch die Ladung der

84 und 90, da die Drain-Elektrode des Transistors Kapazität 72 dargestelltes Verknüpfungssignal B₂ und

84 mit der Source-Elektrode des Transistors 76 das Ausgangssignal B₃ können während der Zeit-

durch den Punkt 82 verbunden ist, der durch die Ka- 35 Intervalle Z₁ bzw. i₂ ausgeblendet werden,
pazität 70 negatives Potential erhält. Die Kapazität Die unteren sechs Signalformen in F i g. 3 stellen

70 kann sich über die Transistoren 84 und 90 nach die Signale B₁, B₂ und B₃ während der Zeitintervalle

Masse (0 Volt an 144) entladen. Ist das Eingangs- t_v t₂ und t₃ für ein X-Eingangssignal mit den Wer-

signal X »0«, dann liegt an der Gate-Elektrode 92 ten 0 und L dar.

0 Volt, und die Transistoren 84 und 90 sind gesperrt. 40 In F i g. 4 ist eine Verknüpfungsschaltungsstufe

Die Kapazität 70 wird nicht entladen. Die Halb- gezeigt, die für die erste Stufe der in Fig. 2 gezeig-

ieiterträger sämtlicher Transistoren der F i g. 2 liegen ten Schaltung eingesetzt werden kann. Diese abge-

vorzugsweise an einem gemeinsamen Bezugspoten- wandelte Verknüpfungsschaltungsstufe hat m-n Ver-

tial. knüpfungseingänge X_{m t} bis X_m_ „ und erzeugt einen

Während des Zeitintervalls /₂, während dem das 45 Verknüpfungseingang B an einer Klemme 68 infolge

Eingangspotential X bestimmte, ob eine Entladung des Anlegens der Signalformen Φ₁ und Φ₂, worin

· VmJ · ■ · (^n)

Zur Erzeugung dieses Ausgangs werden die Ein- Eine Verknüpfungsschaltungsstufe der in Fig. 4

gänge X₁^₁ bis X_m,_n an dre Gate-Elektroden von gezeigten Art kann in einer oder in mehreren der m · η Transistoren angelegt, die, wie gezeigt, in Ma- drei Stufen der Fig. 2 eingesetzt werden, wodurch trixfonn in einem Reihenparallelnetz 66 zusammen- eine beliebig komplizierte Verknüpfungsfunktion geschlossen sind. 55 durchgeführt werden kann.

Hierzu 2 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Dynamische Verknüpfungsschaltung aus mehreren, jeweils aus mindestens drei in Serie liegenden Feldeffekttransistoren bestehenden Stufen, zwischen denen jeweils eine Kapazität angeordnet ist, wobei die logischen Verknüpfungen jeweils durch Anlegen von mehreren aufeinanderfolgenden Taktintervallen durchgeführt werden, "> wobei jeweils während eines ersten Taktintervalls (Φ1) der erste Transistor (76) der ersten Stufe leitend wird, wodurch die Kapazität (70) zwischen der ersten und zweiten Stufe aufgeladen wird und während eines zweiten Taktintervalls (Φ2) der erste Transistor (96) der zweiten Stufe und der zweite Transistor (84) der ersten Stufe leitend werden, wodurch die Kapazität (72) zwischen der zweiten und dritten Stufe aufgeladen wird und in Abhängigkeit von der an dem dritten Transistor ao (90) der ersten Stufe und von der mit diesem in Serie oder parallelliegenden weiteren Transistoren anliegenden Information die zwischen der ersten und zweiten Stufe liegenden Kapazität entladen wird oder geladen bleibt und während eines drit- »5 ten Taktintervalls (Φ3) die Kapazität (72) zwischen der zweiten und dritten Stufe in Abhängigkeit von der an dem dritten Transistor (108) der zweiten Stufe anliegenden Information entladen wird oder geladen bleibt und über den ersten Transistor (114) der dritten Stufe die Ausgangskapazität aufgeladen wird, dadurch gekennzeichnet, daß mit dem dritten Transistor (108,128) mindestens der zweiten Stufe mehrere in Serie oder parallelliegende weitere Transistoren zum Anlegen weiterer zu verknüpfender Informationen geschaltet sind und daß während dem dem dritten Taktintervall (Φ3) folgenden ersten Taktintervall (Φ1) die Ausgangskapazität in Abhängigkeit von der am dritten Transistor (128) der dntten Stufe anliegenden Information entladen wird oder geladen bleibt.

2. Verknüpfungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltung aus der ersten Stufe (76, 96, 114) der zweiten Stufe (84, 102, 122) und der dritten Stufe (90, 108, 128) aus Metalloxidhalbleiter-Feldeffekttransistoren besteht, die auf einem Halbleiterträger (18) angeordnet sind, und daß in jeder Stufe die Drain-Elektrode und die Gate-Elektrode des ersten Transistors (76, 96, 114) miteinander verbunden sind und jeweils die Drain-Elektrode des zweiten Transistors (84, 102, 122) mit der Source-Elektrode des ersten Transistors verbunden ist und jeweils die Drain-E'ektrode des dritten Transistors (90, 108, 128) an der Source-Elektrode des zweiten Transistors liegt und an die Source-Elektrode des dritten Transistors (90, 108, 128) ein Taktimpuls [Φ_ν Φ₂, Φ₃) und an seine Gate-Elektrode und an die Gate-Elektroden der jeweiligen weiteren Transistoren ein 0- oder L-Eingangssignal angelegt wird, das im folgenden Zeitintervall in der Gate-Halbleiterträger-Kapazität (70, 72) des dritten Transistors der folgenden Stufe (mit Ausnahme der ersten) gespeichert wird, und daß die Kapazität (70, 72) mit der Drain-Elektrode des zweiten Transistors (84, 102, 122) und der Source-Elektrode des ersten Transistors (76, 96,

114) der vorhergehenden Stufe verbunden ist und der Taktimpuls (Φ^ während eines ersten Zeitintervalls (/j) an die Drain-Elektrode und die Gate-Elektrode des ersten Transistors (76) der ersten Stufe, die Source-Elektrode des dritten Transistors (90) der ersten Stufe und an die Gate-Elektrode des zweiten Transistors (122) der dritten Stufe angelegt wird und ein zweiter Taktimpuls (Φ₂) während eines zweiten Zeitintervalls (i₂) an die Drain-Elektrode und an die Gate-Elektrode des ersten Transistors (96) der zweiten Stufe, an die Source-Elektrode des dritten Transistors (108) der zweiten Stufe und an die Gate-Elektrode des zweiten Transistors (84) der ersten Stufe angelegt wird und ein dritter Taktimpuls (Φ,) während eines dritten Zeitintervalls (f₃) an die Drain-Elektrode und die Gate-Elektrode des ersten Transistors (114) der dritten Stufe, die Source-Elektrode des dritten Transistors (128) der dritten Stufe und an die Gate-Elektrode des zweiten Transistors (102) der zweiten Stufe angelegt wird.

3. Verknüpfungsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß der dritte Transistor (90, 108, 128) in mindestens einer Stufe in einer M<*talloxidhalbleiter-Feldeffekttransistor - Matrixanordnung angeordnet ist und entsprechend einer Verknüpfungsfunktion ein Strompfad geschlossen wird.