DE1762383B2

DE1762383B2 - Dynamische verknuepfungsschaltung zur durchfuehrung von logischen verknuepfungen

Info

Publication number: DE1762383B2
Application number: DE19681762383
Authority: DE
Inventors: Auf Nichtnennung Antrag
Original assignee: NCR Corp
Current assignee: NCR Voyix Corp
Priority date: 1967-06-09
Filing date: 1968-06-07
Publication date: 1976-05-06
Also published as: GB1190121A; FR1566118A; CH479205A; BE715806A; DE1762383A1; US3497715A

Description

Die Erfindung betrifft eine dynamische Verknüpfungsschaltung aus mehreren, jeweils aus mindestens drei ir Serie liegenden Feldeffekttransistoren bestehenden Stufen, zwischen denen jeweils eine Kapazität angeordnet ist, wobei die logischen Verknüpfungen jeweils durch Anlegen von mehreren aufeinanderfolgenden Taktintervallen durchgeführt werden, wobei jeweils während eines ersten Taktintervalls der erste Transistor der ersten Stufe leitend wird, wodurch die Kapazität zwischen der ersten und zweiten Stufe aufgeladen wird und während eines zweiten Taktintervalls der erste Transistor der zweiten Stufe und der zweite Transistor der ersten Stufe leitend werden, wodurch die Kapazität zwischen der zweiten und dritten Stufe aufgeladen wird und in Abhängigkeit von der an dem dritten Transistor der ersten Stufe und von der mit diesem in Serie oder parallelliegenden weiteren Transistoren anliegenden Information die zwischen der ersten und zweiten Stufe liegende Kapazität entladen wird oder geladen bleibt und während eines dritten Taktintervalls die Kapazität zwischen der zweiten und dritten Stufe in Abhängigkeit von der an dem dritten Transistor der zweiten Stufe anliegenden Information entladen wird oder geladen bleibt und über den ersten Transistor der dritten Stufe die Ausgangskapazität aufgeladen wird.

Ein Metalloxidhalbleiter-Feldeffekttransistor, im folgenden MOS-Feldeffekttransistor genannt, ist eine Halbleitervorrichtung mit einem Halbleiterträger, einer Source-Elektrode, einer Drain-Elektrode und einer als »Gate« bezeichneten, vom Träger durch eine Oxidschicht isolierten Steuerelektrode. Durch Anlegen eines geeigneten Potentials an die Gate-Elektrode entsteht durch Bildung von Ladungsbereichen eine leitende Verbindung zwischen der Source- und der Drain-Elektrode, die je nach »Leit-

3 4

fähigkeitstyp« als P-Kanal oder N-Kanal bezeichnet F i g. 1 zeigt eine Schnittansicht eines MOS-FeIdwird. Der Strom durch den Transistor kann durch effekttransistors vom P-Kanaltyp mit einer Source-Potentialanstieg an der Gate-Elek'rode je nach Schal- Elektrode 10, einer Drain-Eiektrode 12, einer metaltungsaufbau größer oder kleiner werden. Da kein lischen Gate-Elektrode 14, einer isolierenden Oxid-Gate-Elektrodenstrom fließt, ist der Transistor span- 5 schicht 16 und einem Halbleiterträger 18. Letzterer nungsgesteuert. Zwischen der Gate-Eiektrods und ist N-dotiert, während die Source-Elektrode 10 und dem Halbleiterträger befindet sich eine Eigen- die Drain-Elektrode 12 P-dotiert sind. Der nicht gekapazität. zeigte Kanal, der im Halbleiterträger zwischen der

Transistoren der bezeichneten Art können in inte- Source-Elektrode 10 und der Drain-Elektrode 12 ent-

grierten dynamischen Verknüpfungsschaltungen ver- io stehen kann, ist P-dotiert. Am Halbleiterträger liegt

wendet werden. Bezugspotential, z. B. Masse.

Es sind bereits dynamische Verknüpfungsschal- In F i g. 2 ist ein Beispiel einer erfindungsgemäßen

tungen mit »Zweiphasentaktsystemen«, z. B. aus dem Verknüpfungsschaltung gezeigt, die drei Inverter-

Aufsati »Electronic Design 7«, April 1967, S. 62 bis stufen verwendet, die jeweils drei P-dotierte MOS-

66, bekannt. Diese weisen eine relativ niedrige Ar- 15 Feldeffekttransistoren enthalten, in denen bei negativ

beitsgeschwindigkeit auf, da in bestimmten Takt- werdender Steuerspannung der Stromfluß größer

Intervallen keine Verknüpfungen durchgeführt wer- wird. Die erste Stufe enthält die Transistoren 76, 84

den können, da die Kapazitäten aufgeladen werden und 90, die zweite Stufe die Transistoren 96, 102

müssen. Die ebenfalls bekannten, in diesem Aufsatz und 108 und die dritte Stufe die Transistoren 114,

beschriebenen »Vierphasentaktsysteme« besitzen die- 20 122 und 128.

sen Nachteil nicht. Dafür benötigen sie relativ viele In der ersten Stufe sind die Source-Elektrode des

Zuleitungen für die einzelnen Takte. Transistors 76 und die Drain-Elektrode dts Transi-

Aufgabe der Erfindung ist die Schaffung einer stors 84 mit einem Punkt 82 verbunden, der über

neuen und verbesserten dynamischen Verknüpfungs- eine Leitung 111 mit der Gate-Elektrode 110 des

schaltung, in der Transistoren der genannten Art ver- 25 Transistors 108 der zweiten Stufe verbunden ist. In

wendet werden, die in bezug auf »Zweiphasentakt- der zweiten Stufe liegen die Source-Elektrode des

systeme« eine höhere Arbeitsgeschwindigkeit auf- Transistors 96 und die Drain-Elektrode des Transi-

weist und in bezug auf »Vierphasentaktsysteme« we- stors 102 an einem Punkt 103, der über eine Leitung

niger Taktansteuerleitungen benötigt. 135 mit der Gate-Elektrode 130 des Transistors 128

Die Erfindung ist dadurch gekennzeichnet, daß mit 30 der dritten Stufe verbunden ist.

dem dritten Transistor mindestens der zweiten Stufe Ein die logischen Werte 0 oder L darstellendes mehrere in Serie oder parallelliegende weitere Tran- Eingangssignal X wird an die Gate-Elektrode 92 des sistoren zum Anlegen weiterer zu verknüpfender In- Transistors 90 der ersten Stufe angelegt, und ein formationen geschaltet sind und daß während dem Ausgangssignal B₃ wird an einer mit dem Punkt 120 dem dritten Taktintervall folgenden ersten Taktinter- 35 in der dritten Stufe verbundenen Klemme 134 abgevall die Ausgangskapazität in Abhängigkeit von der nommen. Mit diesem Punkt 120 sind die Sourceam dritten Transistor der dritten Stufe anliegenden Elektrode des Transistors 114 und die Drain-Elek-Information entladen wird oder geladen bleibt. trode des Transistors 122 verbunden.

In der erfindungsgemäßen Verknüpfungsschaltung Die Schaltung nach F i g. 2 wird von drei aufeinwerden drei Taktintervalle und drei Stufen verwen- 40 anderfolgenden synchronisierten Taktimpulsen gedct, da bei Verwendung von nur zwei Stufen prak- steuert, deren zeitliche Lage aus den in F i g. 3 getisch vier Taktimpulse erforderlich sind und in Zeit- zeigten Signalformen Φ,, Φ₂ und Φ₃ ersichtlich ist. abschnitten, in denen die genannten E^;genkapazitäten Die Signalform Φ_ι enthält einen ersten negativen aufgeladen werden, keine logische Verknüpfungen Taktimpuls P₁ während eines ersten Zeitintervalls r„, durchgeführt werden könnten. Im Gegensatz zu einer 45 die Signalform Φ₂ einen zweiten negativen Takt-Zweistufenschaltung erfolgt in einem Dreiphasen- impuls P₂ während eines zweiten Zeitintervalls r₂ und system gemäß der Erfindung das Aufladen einer die Signalform Φ₃ einen dritten negativen Taktimpuls Eigenkapazität während der Entladung einer weite- P, während eines dritten Zeitintervalls r₃.
ren Eigenkapazität, so daß während jedes Takt- Die Signalform Φ₁ wird an Klemmen 140 und 144 impulses Verknüpfungen durchgeführt werden kön- 50 in der ersten Stufe und eine Klemme 154 in der dritnen. Dadurch arbeitet die erfindungsgemäße Schal- ten Stufe angelegt, wobei die Klemme 140 mit der tung wesentlich schneller als eine Transistoren der Drain-Elektrode 78 und der Gate-Elektrode 80 des genannten Art verwendende Schaltung. Außerdem ist Transistors 76, die Klemme 144 mit der Source-Elekinfolge der großen Anzahl der erforderlichen Über- trode 94 des Transistors 90 und die Klemme 154 mit gänge und Verbindungen die Zuführung von vier 55 der Gate-Elektrode 124 des Transistors 122 verbun-Taktimpulsleitungen kompliziert. den ist.

Die erfindungsgemäße Verknüpfungsschaltung ist Die Signalform Φ₂ wird an Klemmen 146 und 150

auch einfacher aufgebaut als die bekannten Schaltun- in der zweiten Stufe und eine Klemme 142 in der

gen und kann somit billiger hergestellt werden. ersten Stufe angelegt. Die Klemme 146 ist mit der

Ein Ausführungsbeispiel der Erfindung wird im 60 Drain-Elektrode 98 und der Gate-Elektrode 100 des

folgenden an Hand der Zeichnungen beschrieben. In Transistors 96, die Klemme 150 mit der Source-

diesen zeigt Elektrode 112 des Transistors 108 und die Klemme

F i g. 1 einen Schnitt durch einen MOS-Feldeffekt- 142 mit der Gate-Elektrode 86 des Transistors 84

transistor, verbunden.

Fig. 2 und 4 eine schematische Darstellung einer 65 Die Signalform Φ₃ wird an Klemmen 152 und 156

Verknüpfungsschaltung nach der Erfindung und in der dritten Stufe und die Klemme 148 in der zwei-

F i g. 3 ein Impulsdiagramm der Schaltung nach ten Stufe angelegt. Die Klemme 152 ist mit der Drain-

F i ο. 2 und 4. Elektrode 116 und der Gate-Elektrode 118 des Tran-

sistors 114, die Klemme 156 mit der Source-Elektrode 132 des Transistors 128 und die Klemme 148 mit der Gate-Elektrode 104 des Transistors 102 verbunden.

Die Kapazität zwischen der Gate-Elektrode und dem Träger des Transistors 108 und die der Leitung 111 zugeordneten Streukapazitäten bilden die Kapazität 70; die Kapazität zwischen der Gate-Elektrode und dem Halbleiterträger des Transistors 128 und die der Leitung 135 zugeordneten Streukapazitäten bilden die Kapazität 72. Während des Zeitintervalls t_x liegt an der Drain-Elektrode 78 und an der Gate-Elektrode 80 des Transistors 76 ein negativer Impuls. An der Gate-Elektrode 86 des Transistors 84 liegt ein positiver Spannungspegel, der die Transistoren 84 und 90 sperrt. Während des Zeitintervalls I₁ wird die Kapazität 70 über den Transistor 76 auf einen negativen Spannungspegel aufgeladen, der gleich der negativen Spannung der Signalform *_t vermindert um den Spannungsabfall V_GST über der Gate-Source-Strecke des Transistors 76 ist.

Während des Zeitintervalls f₂ wird der Transistor 76 gesperrt, da die Signalform Φ_χ am Ende des Zeitintervalls /, auf 0 Volt ansteigt. Da an der Gate-Elektrode 86 während des Zeitintervalls t„ ein negativer Impuls anliegt, bestimmt das an die Gate-Elektrode 92 des Transistors 90 angelegte Eingangssignal Λ', ob der Transistor 90 leitet oder nicht. Ein L-Verknüpfungssignal an der Gate-Elektrode 92 wird durch einen negativen Spannungspegel dargestellt. Wird eine negative Spannung an die Gate-Elektrode 92 angelegt, dann leiten die Transistoren 84 und 90, da die Drain-Elektrode des Transistors 84 mit der Source-Elektrode des Transistors 76 durch den Punkt 82 verbunden ist, der durch die Kapazität 70 negatives Potential erhält. Die Kapazität 70 kann sich über die Transistoren 84 und 90 nach Masse (OVoIt an 144) entladen. Ist das Eingangssignal X »0«, dann liegt an der Gate-Elektrode 92 0 Volt, und die Transistoren 84 und 90 sind gesperrt. Die Kapazität 70 wird nicht entladen. Die Halbleiterträger sämtlicher Transistoren der F i g. 2 liegen vorzugsweise an einem gemeinsamen Bezugspotential.

Während des Zeitintervalls /„. während dem das Eingangspotential X bestimmte, ob eine Entladung der Kapazität 70 erfolgen wird oder nicht, leitete der Transistor 96 ebenfalls, da an der Drain-Elektrode 98 und der Gate-Elektrode 100 ein negativer Impuls vorhanden ist. Der Transistor 102 leitet während des Zeitintervalls /., nicht, da die an die Klemme 148 angelegte Signalform 0₃ während dieses Zeitintervalls 0 Volt beträgt. Somit wird die Kapazität 72 während des Zeitintervalls f₂ aufgeladen, während dem die Kapazität 70 entladen werden kann. Der Ladungszustand der Kapazität 70 bestimmt, ob die Kapazität 72 während des Zeätintervalls I₃ entladen wird oder nicht, da diese den Betriebszustand des Transistors 108 während des Zehintervalls I₃ bestimmt. Somit wird über die Leitung 111 das empfangene Eingangssignal übertragen.

In der gleichen Weise lädt der Transistor 114 während des Zeitintervalls, in dem eine Entladung der Kapazität 72 erfolgt oder nicht, eine nicht gezeigte Kapazität einer nachfolgenden Stufe auf, die mit der Ausgangsklemme 134 verbunden ist, da die Drain-Elektrode 116 und die Gate-Elektrode 118 des Transistors 114 während dieses Zeitintervalls an negativer Spannung liegen. Ist die Gate-Elektrode 92 mit der Ausgangsklemme einer nicht gezeigten, gleichartigen, vorangehenden Verknüpfungsschaltung verbunden, dann wird die Gate-Träger-Kapazität des Transistors 90 in der gleichen Weise aufgeladen und entladen.

Ein durch die Kapazität 70 dargestelltes Signal B₁ 3= wird während des Zeitintervalls f, nicht verändert, was einer Ausblendung des Β,-Signals während dieser Zeit gleichzustellen ist. Ein durch die Ladung der Kapazität 72 dargestelltes Verknüpfungssignal B₁ und das Ausgangssignal B₃ können während der Zeit-Intervalle r, bzw. I₂ ausgeblendet werden.

Die unteren sechs Signalformen in F i g. 3 stellen die Signale B₁, B₂ und B₃ während der Zeitintervalle /,, t„ und I₃ für ein X-Eingangssignal mit den Werten Ö und L dar.

In Fig. 4 ist eine Verknüpfungsschaltungsstufe gezeigt, die für die erste Stufe der in F i g. 2 gezeigten Schaltung eingesetzt werden kann. Diese abgewandelte Verknüpfungsschaltungsstufe hat m ■ η Verknüpfungseingänge X_n j bis X_m_ „ und erzeugt einen Verknüpfungseingang B an einer Klemme 68 infolge des Anlegens der Signalformen Φ₁ und Φ₂, worin

.+ (X„.,J

... (X_m,„)

Zur Erzeugung dieses Ausgangs werden die Eingänge X_1Λ bis X_m,„ an die Gate-Elektroden von Eine Verknüpfungsschaltungsstufe der in Fig. gezeigten Art kann in einer oder in mehreren dei

d dt

m ■ π Transistoren angelegt, die, wie gezeigt, in Ma- drei Stufen der Fig. 2 eingesetzt werden, wodurcc trixform in einem Reihenparallelnetz 66 zusammen- eine beliebig komplizierte Verknüpfungsfunktiori

geschlossen sind.

g p

durchgeführt werden kann.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Dynamische Verknüpfungsschaltung aus mehreren, jeweils aus mindestens drei in Serie liegenden Feldeffekttransistoren bestehenden Stufen, zwischen denen jeweils eine Kapazität angeordnet ist, wobei die logischen Verknüpfungen jeweils durch Anlegen von mehreren aufeinanderfolgenden Taktintervallen durchgeführt werden, wobei jeweils während eines ersten Taktintervalls (Φ1) der erste Transistor (76) der ersten Stufe leitend wird, wodurch die Kapazität (70) zwischen der ersten und zweiten Stufe aufgeladen wkd und während eines zweiten Taktintervalls (Φ2) der erste Transistor (96) der zweiten Stufe und der zweite Transistor (84) der ersten Stufe leitend werden, wodurch die Kapazität (72) zwischen der zweiten und dritten Stufe aufgeladen wird und in Abhängigkeit von der an dem dritten Transistor ao (90) der ersten Stufe und von der mit diesem in Serie oder parallelliegenden weiteren Transistoren anliegenden Information die zwischen der ersten und zweiten Stufe liegenden Kapazität entladen wird oder geladen bleibt und während eines drit- *5 ten Taktintervalls (Φ3) die Kapazität (72) zwischen der zweiten und dritten Stufe in Abhängigkeit von der an dem dritten Transistor (108) der zweiten Stufe anliegenden Information entladen wird oder geladen bleibt und über den ersten Transistor (114) der dritten Stufe die Ausgangskapazität aufgeladen wird, dadurch gekennzeichnet, daß mit dem dritten Transistor (108,128) mindestens der zweiten Stufe mehrere in Serie oder parallelliegende weitere Transistoren zum Anlegen weiterer zu verknüpfender Informationen geschaltet sind und daß während dem dem dritten Taktintervall (Φ3) folgenden ersten Taktintervall (Φ1) die Ausgangskapazität in Abhängigkeit von der am dritten Transistor (128) der dritten Stufe anliegenden Information entladen wird oder geladen bleibt.

2. Verknüpfungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltung aus der ersten Stufe (76, 96, 114) der zweiten Stufe (84, 102, 122) und der dritten Stufe (90, 108, 128) aus Metalloxidhalbleiter-Feldeffekttransistoren besteht, die auf einem Halbleiterträger (18) angeordnet sind, und daß in jeder Stufe die Drain-Elektrode und die Gate-Elektrode des ersten Transistors (76, 96, 114) miteinander verbunden sind und jeweils die Drain-Elektrode des zweiten Transistors (84, 102, 122) mit der Source-Elektrode des ersten Transistors verbunden ist und jeweils die Drain-Elektrode des dritten Transistors (90, 108, 128) an der Source-Elektrode des zweiten Transistors liegt und an die Source-Elektrode des dritten Transistors (90, 108, 128) ein Taktimpuls (Φρ Φ₂, Φ₃) und an seine Gate-Elektrode und an die Gate-Elektroden der jeweiligen weiteren Transistoren ein 0- oder L-Eingangssignal angelegt wird, das im folgenden Zeitintervall in der Gate-Halbleiterträger-Kapazität (70, 72) des dritten Transistors der folgenden Stufe (mit Ausnahme der ersten) gespeichert wird, und daß die Kapazität (70, 72) mit der Drain-Elektrode des zweiten Transistors (84, 102, 122) und der Source-Elektrode des ersten Transistors (76, 96,

114) der vorhergehenden Stufe verbunden ist und der Taktimpuls (Φ_χ) während eines ersten Zeitintervalls (/j) an die Drain-Elektrode und die Gate-Elektrode des ersten Transistors (76) der ersten Stufe, die Source-Elektrode des dritten Transistors (90) der ersten Stufe und an die Gate-Elektrode des zweiten Transistors (122) der dritten Stufe angelegt wird und ein zweiter Taktimpuls (Φ₂) während eines zweiten Zeitintervalls (/₂) an die Drain-Elektrode und an die Gate-Elektrode des ersten Transistors (96) der zweiten Stufe, an die Source-Elektrode des dritten Transistors (108) der zweiten Stufe und an die Gate-Elektrode des zweiten Transistors (84) der ersten Stufe angelegt wird und ein dritter Taktimpuls (</>.,) während eines dritten Zeitintervalls (t₃) an die Drain-Elektrode und die Gate-Elektrode des ersten Transistors (114) der dritten Stufe, die Source-Elektrode des dritten Transistors (128) der dritten Stufe und an die Gate-Elektrode des zweiten Transistors (102) der zweiten Stufe angelegt wird.

3. Verknüpfungsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß der dritte Transistor (90, 108, 128) in mindestens einer Stufe in einer Metalloxidhalbleiter-Feldeffekttransistor - Matrixanordnung angeordnet ist und entsprechend einer Verknüpfungsfunktion ein Strompfad geschlossen wird.