DE2544974A1 - Anordnung zum darstellen logischer funktionen - Google Patents

Anordnung zum darstellen logischer funktionen

Info

Publication number
DE2544974A1
DE2544974A1 DE19752544974 DE2544974A DE2544974A1 DE 2544974 A1 DE2544974 A1 DE 2544974A1 DE 19752544974 DE19752544974 DE 19752544974 DE 2544974 A DE2544974 A DE 2544974A DE 2544974 A1 DE2544974 A1 DE 2544974A1
Authority
DE
Germany
Prior art keywords
field effect
effect transistor
data node
circuit according
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752544974
Other languages
English (en)
Other versions
DE2544974B2 (de
DE2544974C3 (de
Inventor
James Allen Luisi
Clarence William Padgett
Dana Clark Street
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing North American Inc
Original Assignee
Rockwell International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockwell International Corp filed Critical Rockwell International Corp
Publication of DE2544974A1 publication Critical patent/DE2544974A1/de
Publication of DE2544974B2 publication Critical patent/DE2544974B2/de
Application granted granted Critical
Publication of DE2544974C3 publication Critical patent/DE2544974C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • H03K19/0963—Synchronous circuits, i.e. using clock signals using transistors of complementary type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Description

PATENTANWALT
DiPL-JNG.
6 Frankru.f or.: ΛΊο,'.ί 70
Sllhr. 27- Tel; 6)7079
7. Oktober 1975
ROCKWELL INTERNATIONAL CORPORATION Gzw/goe
Anordnung zum Darstellen logischer Punktionen
Die Erfindung bezieht sich auf eine Anordnung zum Darstellen
logischer Punktionen gemäß dem Gattungsbegriff des Hauptanspruches, die im besonderen durch taktgesteuerte Komplementär-Kanal-MOS-Schaltkreise realisiert wird.
Bekannte Einrichtungen zum Darstellen der Punktionen der Boolschen-Logik weisen eine Vielzahl von Dioden und Transistor-Einrichtungen auf, die mit einer Vielzahl von Datenknoten verbunden sind. Bei dem Versuch, eine Logik mit vielen Eingängen zu relaisieren und eine brauchbare Leistungsverstärkung herzustellen, war es bei den bekannten Komplementär-Kanal-MOS-Schaltkreisen notwendig, ein relativ kompliziertes VerMndungsdrahtnetzwerk vorzusehen. Dies führte jedoch zu einem wesentlichen Anstieg der kapazitiven Belastung der Datenknoten und der Schaltkreis-Ausgänge. Dieser Kapazitätsanstieg wiederum bedingte eine Verlangsamung der Arbeitsgeschwindigkeit der Schaltkreise, so daß die bekannten Komplementär-Kanal-MOS-Einrichtungen zum
609816/08 26
relativ
Darstellen logischer Punktionen/ungeeignet waren. Darüber hinaus war der Raum, der von den bekannten Schaltkreisen benötigt wurde, und damit auch die Herstellungskosten der Schaltkreise relativ hoch.
Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zum Darstellen logischer Funktionen gemäß dem Gattungsbegriff des Hauptanspruches anzugeben, die diese Nachteile nicht besitzt.
Die Lösung dieser Aufgabe gelingt gemäß der Erfindung durch die kennzeichnenden Merkmale des Hauptanspruches. Im speziellen besteht die Anordnung zum Darstellen der logischen Punktionen aus Elementen, hergestellt in der Komplementär-Kanal-MOS-Technik, die eine sehr hohe Ve-rarbeitungsgeschwindigkeit aufweisen. Die verwendeten Schaltkreise weisen einen vorbeladenen Datenknoten und eine Anordnung von damit verbundenen Transistoren auf. Die Transistoren .sind untereinander in den verschiedensten Reihenoder Parallel-Kombinationen, je nachdem, wie es die spezielle logische Punktion verlangt, verbunden. In dem bevorzugten Ausführungsbeispiel sind die Transistoren n-Kanal-MOS-Feldeffekttransistoren, die beispielsweise nach der konventionellen Technik "Silizium auf einem Saphir-Träger" hergestellt werden können. ' An den Datenknoten sind eine bedingungslose Konstantstromquelle und eine periodische Stromquelle angeschlossen, um den Daten-
60981 6/0826
knoten vorzuladen und um irgendwelche Stromverluste durch die Anordnung der n-Kanal-Transistören zu kompensieren. Damit wird eine Entladung des Datenknotens verhindert, ausgenommen, wenn die vorbestimmten logischen Bedingungen erfüllt sind. Die Anordnung der Transistoren schließt Schaltungsmittel zum Empfang eines periodischen Taktsignales ein, um zu gewährleisten, daß der Datenknoten durch die Anordnung von Transistoren nur für eine Zeitspanne entladen werden kann, die dem aktiven Teil des Schaltungs-Arbeitszyklus entspricht.
Zwischen den Datenknoten und die Ausgangsklemme des vorliegenden Schaltkreises ist eine Leistungsverstärker-Stufe geschaltet. Diese Verstärkerstufe ist so aufgebaut, daß sie eine wirksame Signal-Invertierung und eine reine Leistungsverstärkung der an die Ausgangsklemmen durchzuschaltenden binären Signale vorgibt. Der Inverter-Anteil des Verstärkers wird zweckmäßig so aufgebaut, daß die Belastung des Ausgangsanschlusses des Kreises möglichst gering ist, wodurch die Gesamt-Arbeitsgeschwindigkeit des Schaltkreises ansteigt.
Weitere Merkmale, Vorteile und Anwendungsmöglichkeiten der Erfindung ergeben sich anhand der Beschreibung eines in der Zeichnung dargestellten Ausführungsbeispiels.
609816/0826
Es zeigt:
Fig. 1 ein Schaltungsbeispiel für eine Anordnung zur Darstellung einer Funktion der Bool'schen-Logik, die gemäß einer bevorzugten Ausführungsform der Erfindung aufgebaut ist, und
Fig.2 ein Impulsdiagramm für das die Schaltkreise nach Fig. 1 anschaltende Taktsignal»
Die Fig. 1 zeigt die neuartige Anordnung zum Darstellen von Bool'schen-Funktionen in integrierter Schaltkreistechnik und mit hoher Verarbeitungsgeschwindigkeit. Der Schaltkreis hat einen Datenknoten 1 und eine zugeordnete bedingte Entladeleitung 100. Die Entlade-Leitung 100 weist eine Transistorgruppe 10 auf, die aus einer bestimmten Anzahl von Feldeffekttransistoren 10-1 bis 10-n besteht. Obgleich in der vorliegenden Ausführungsform diese Feldeffekttransistoren in Reihe geschaltet sind, ist zu bemerken, daß die Transistorguppe 10 irgendeine erforderliche Kombination von Transistoren enthalten kann, die also irgendwelche Reihen- Parallel-Kombinationen sein können, je nachdem", welche Bool'sche-Funktion realisiert werden soll. In dem vor- * liegenden Ausführungsbeispiel sind die erwähnten Feldeffekttransistoren 10-1 ff. konventionelle n-Kanal-MOS-Einrichtungen, die nach der bekannten "Silizium auf Saphir"-Technik hergestellt
60981 6/0826
werden können. Die Source- und die Drain-Elektrode jedes der Feldeffekttransistoren 10-1 ff, bilden einen Leitungspfad für die Entladeleitung 100, um dadurch zu gewährleisten, daß der Dafeenknoten 1 unter bestimmten Bedingungen zu vorbestimmten Zeitintervallen entladen werden kann. An die Gate-Elektrodeη der Feldeffekttransistoren 10-1 ff. werden eine Vielzahl von Eingangssignalen X, bis X angelegt, wobei die Indexziffer die Zuordnung zu dem Feldeffekttransistor bildet. Diese Eingangssignale X1 bis X sind vorzugsweise binäre Signale. Die beiden möglichen Signalzuctände des binären Eingangssignals, nämlich "Hoch" und "Niedrig" sollen vereinbarungsgemäß der Bezugsspannung V„D bzw. der Masse entsprechen. Die Spannung V"D liegt vorzugsweise in dem Bereich zwischen 3 und 15 Volt Gleichspannung.
Die n-Kanal-Feldeffekttransistören 10-1 ff. der Transistorgruppe
in den
10 besitzen in bekannter Weise restliche Leekströme,wenn sie/Sperrzustand geschaltet werden. Um diesen Leckstrom zu kompensieren, ist die Source-Drain-Strecke eines p-Känal-Feldeffekttransistors 6 über den Datenknoten 1 an die Transistorgruppe 10 geschaltet. Die Source-Elektrode dieses· Feldeffekttransistors 6 ist mit dem Anschluß 8 verbunden, an dem eine Spannung VDD anliegt. Der Feldeffekttransistor ist mit einer relativ großen Kanallänge versehen, wodurch dieser Transistor in einem kleinen Kompensationsbereich eine Konstantstromquelle darstellt. Dadurch ist sichergestellt, daß die Leitung 100 nicht vorzeitig durch die Leck-
609816/0826
ströme der n-Kanal-Feldeffekttransistoren 10-1 ff. entladen wird. Der Strom, der durch den Feldeffekttransistor 6 vorgegeben wird, besitzt vorzugsweise einen Wert, der größer als der maximal zu erwartende Leckstrom der Transistorgruppe ist, der jedoch andererseits kleiner als der Strom ist, der die bedingte Ladung des Datenknotens 1 übermäßig ableitet.
Zusammen mit dem Feldeffekttransistor 6 ist an den Datenknoten 1
eine Diode 3 angeschlossen. Die Diode 3 ist zweckmäßigerweise eine bekannte Diode mit einer hohen Durchbruchspannung im Sperrbereich, und die vorzugsweise auch nach der" "Silizium auf Saphir"· Technik, im folgenden SOS-Technik genannt, hergestellt wird, um die dadurch bedingten Vorteile hinsichtlich der Koppeleigenschaften mit zu übernehmen (d.h. eine sehr kleine Verbindungs-Kapazität). An der Klemme h der Diode 3 wird ein periodisches Taktsignal üU, das binären Charakter hat, mit den bereits oben erwähnten binären Zuständen "Hoch" und "Niedrig" entsprechend der Spannung VDß und dem Masse-Bezugspotential angelegt, wobei die beiden binären Zustände dem regenerativen und dem aktiven Teil des Schaltkreis-Arbeitszyklus.entsprechen (Fig. 2), Das Taktsignal hat im allgemeinen für den vorliegenden Schaltkreis n ■ die Funktion eines Anschaltsignals in der Zeitspanne, die dem regenerativen Teil des Arbeitszyklus zugeordnet ist, ist die Diode 3 in Durchlaßrichtung vorgespannt.
609816/0826
2B44974
Der Datenknoten 1 ist normalerweise auf den binären Wert "Hoch" (zugeordnet der Spannung V~ ) aufgeladen, wenn die Entladeleitung 100 im Ruhezustand ist. Dieser Datenknoten 1 wird nämlich sehr schnell vorgeladen bzw. wieder aufgefüllt auf den Wert "Hoch"
schwachen durch die den Feldeffekttransistor 6 aufweisende, den/Leckstrom kompensierende Konstantstromquelle und periodisch durch das Potential des an die Klemme k während des regenerativen leils des Arbeitszyklus angelegten Taktsignals "(TE, und zwar in beiden Fällen bedingungslos. Bei der vorliegenden Ausführungsform der Erfindung wird der Datenknoten 1 nachfolgend über die Leitung 100 entladen, und zwar nur dann, wenn alle Eingangssignale
X1 bis X , die an die Gate-Elektroden der Feldeffekttransistoren 1 nJ
10-1 ff. angelegt sind, auf dem Wert "Hoch" sind. Bei diesem Signalzustand sind alle Source-Drain-Schaltstrecken der Feldeffekttransistoren 10-1 ff. unter Vervollständigung der Ent Ia-. deleltung 100 durchgeschaltet.
Es ist weiterhin ein Sperr-Feldeffekttransistor 12 vorgesehen, dessen Source-Drain-Strecke zwischen die Feldeffekttransistor-Gruppe 10 und eine Quelle von Bezugspotential, z.B. Masse, wie dargestellt, geschaltet ist. An den Anschluß 14 der Gate-Elektrode des Feldeffekttransistors 12 wird ein periodisches Taktsignal CL angelegt. Der Zweck des Feldeffekttransistors 12 besteht darin, die Entladeleitung 100 solange zu sperren, bis an die
60981 6/0826
Gate-Elektroden der Feldeffekttransistoren 10-1 ff.die den vorbestimmten logischen Bedingungen entsprechenden Eingangssignale X1 bis X anliegen. Dadurch wird die Feldeffekttransistorgruppe 10 im leitfähigen Zustand gehalten sowie über die Source-Drain-Schaltstrecke des Transistors 12 ein weiterer Teil des Entladepfades nach Masse hergestellt. Die Leitung 100 kann daher nach Masse hin nur durch die entsprechende Steuerung der Feldeffekttransistoren der Gruppe 10 entladen werden. Das Taktsignal CL wird deswegen an den Anschluß 14 der Gate-Elektrode des Feldeffekttransistors 12 angelegt, damit die Leitung 100 nur während des Teiles des Takt signals entladen werden kann, die dem aktiven Teil des Schaltkreis-Arbeitszyklus entspricht. Der Feldeffekttransistor 12 ist so angeordnet, daß er in einem Zeitbereich in einem nicht-leitenden und damit die Leitung 100 bezüglich der Entladung sperrenden Zustand ist, die dem Teil des Taktsignals CL entspricht, die dem regenerativen Teil des Arbeitszyklus zugeordnet ist, wenn nämlich der Datenknoten, z.B. 1, der vorausgehend entladen wurde, auf den vorhergehenden Binärwert "Hoch" wieder aufgeladen wird. Auf diese Weise bewirkt der Sperr-Feldeffekttransistor 12, daß das Ladesignal von der Diode 3 zur selben Zeit an die Ladeleitung zwecks Entladung dieser angelegt ist, wenn diese Leitung 100 über die Source-Drain-Schaltstrecke des Feldeffekttransistors 12 nach Masse hin entladen wird.
60981 6/0826
Es ist auch möglich, anstelle des Sperr-Feldeffekttransistors die Transistorgruppe 10 direkt an eine externe Taktsignalquelle ÜL anzuschließen. Obwohl dadurch eine gewisse Torsteuerung des Signals ÜL notwendig wird, ist andererseits nur eine einzige Takt signalquelle, nämlich eine solche mit dem Signal ÜL notwendig, um die logische Schaltung gemäß der Erfindung anzuschalten.
^ Darstellung der Taktsignale CL und ÜL , ihre Zuordnung zu den Potentialwerten und ihre Zuordnung zu den Teilen des Arbeitszyklus geht aus der Fig. 2 hervor.
An die Feldeffekttransistor-Gruppe 10 kann an einem geeigneten Punkt 17 eine Diode 16 angeschaltet werden. An die Klemme 18 der Diode 16 wird ebenfalls das Taktsignal ÜL angelegt. Die Diode 16 und das Taktsignal CL bringen Ladung auf den Knoten 17 auf und verhindern dadurch unerwünschte momentane Ladungsübergänge auf dem Datenknoten 1, bedingt durch die Kapazitäten auf dem Datenknoten 17, und zwar z.B. bei einem Zeitpunkt,· wenn der Feldeffekttransistor 10-1 eingeschaltet wird und die Strecke noch nicht komplett durchgeschaltet ist. Andere Knoten in der *
Gruppe 10 können auf ähnliche Weise mit Dioden, vorgeladen werden, die mit CL~ verbunden sind.
609816/0826
- ίο -
Nach der Beschreibung der Transistorgruppe 10 ist zu bemerken, daß an den Datenknoten 1 eine Vielzahl von Transistorgruppen, z.B. 2, angeschlossen werden können. In der Flg. 1 ist beispielsweise eine zweite Entladeleitung 200 und eine zugeordnete Transistor-Gruppe 20 dargestellt. Auch hier gilt für die Gruppe 20 das eingangs zur Gruppe 10 Gesagte, nämlich das, obgleich im vorliegenden Beispiel die Transistoren 20-1 bis 20-n hinsichtlich ihrer Source-Drain-Schaltstrecken in Reihe geschaltet sind, daß sie in einer beliebigen Anordnung, z.B. serienparallel, je nachdem, welche Bool'sche-Funktion realisiert werden soll, geschaltet werden können. Es ist ein zweiter Satz von binären Eingangssignalen Y, bis Y vorgesehen, die an die entsprechenden Gate-Elektroden der Feldeffekttransistoren 20-1 ff. angelegt werden.
Wie bereits im vorhergehenden in Bezug auf die Transistorgruppe 10 beschrieben wurde, besitzt auch die Transistorgruppe 20 einen Sperr-Feldeffekttransistor 22 und eine getaktete Diode 26, die, entsprechend der Gruppe 10 an der Entladeleitung 200angeordnet sind. Die Drain-Source-Schaltstrecke des Feldeffekttransistors ist daher ebenso in Reihe zwischen der Transistorgruppe 20 uml
verbunden
einer Quelle von Bezugspotential, z.B. Masse/. An den Anschluß 24 der Gate-Elektrode des Feldeffekttransistors 22 ist ebenfalls das Taktsignal CL angelegt. Ähnlich wie der Feldeffekttransistor 12 der Entladeleitung 100 sperrt der Feldeffekttransistor 22
-/-609816/0826
die Entladeleitung 200 ohne Bedingungen für eine entsprechende Zeitperiode. An die Diode 26 ist am Anschluß 28 das Taktsignal CL angelegt» Die Funktion der Diode 26 und des Taktsignals CL
sind ähnlich zu der bereits beschriebenen Diode 16 der Gruppe
10, so daß hier nicht weiter darauf eingegangen werden muß.
Der logische Schaltkreis der vorliegenden Erfindung weist weiterhin eine Leistungsverstärkerstufe 30 auf. Dieser Verstärker 30 weist ein Paar von nicht abgeglichenen Komplementär-Kanal-Metalloxid-Halbleiter-Transistoren 32 und 31I auf, d.h. einen
p-Kanal-und einen n-Kanal-Transistor, die ebenfalls zweckmäßig nach der bekannten SOS-Technik hergestellt werden. Der Feldeffekttransistor 32 besitzt vorzugsweise einen relativ großen p-Kanal und der Feldeffekttransistor J>k besitzt zweckmäßig einen kleinen η-Kanal. Die Source-Elektrode des Feldeffekttransistors 32 ist an der Klemme 33 mit einer Sp annungs que He der Spannung VDD verbunden. Die Source-Elektrode des Feldeffekttransistors 3^ ist mit einer BeζugsspannungsqueHe, z.B. Masse, verbunden. Die Ausgangsklemme des Verstärkers 30 ist mit ^O bezeichnet. Diese Ausgangsklemme kann 'beispielsweise an nachfolgende logische Stufen, an ein Tor, z.B. an bistabile Flip-Flop-Einrichtungen, die nicht dargestellt sind, angeschlossen werden. Im Hinblick aufdie relativ große Einfachheit, mit der der Verstärker 30 hergestellt werden kann und im Hinblick auf die unabgeglichene Größe
6 09816/0826
der Feldeffekttransistoren 32 und 3^ kann die Kapazität auf dem Datenknoten 1 sehr klein gehalten werden. Dies hat die Wirkung, daß die Schaltgeschwindigkeit der Logik nach der Erfindung wesentlich vergrößert wird. Durch den Aufbau der Schaltung besitzt der Verstärker 30 eine relativ reine Leistungsverstärkung als auch eine wirksame Signalinversion für die binären Signale, die an.die Ausgangsklemme ^O geschaltet werden müssen.
S
Die Arbeitsweise der Schaltung nach Fig. 1 ist folgende: Der Datenknoten 1, der normalerweise auf dem Binärwert "Hoch" liegt, wird auf den anderen binären Wert "Niedrig" umgeschaltet, wenn er auf Masse entladen ist. Durch die Reihen-Verbindung der Feldeffekttransistoren 10-1 ff. kann die Leitung 100 nur dann entladen werden, wenn alle Eingangssignale X, bis X an den entsprechenden Gate-Elektroden der Feldeffekttransistoren 10-1 ff. auf dem Pegel "Hoch" sind, und zwar während des aktiven Teils des Schaltkreis-Arbeitszyklus. Wenn der Datenknoten 1 in den Zustand "Niedrig" schaltet, wird der Feldeffekttransistor 32 der Leistungsverstärker-Umkehrstufe 30 durch die Spannung Vn an dem Anschluß 33 eingeschaltet. Dadurch-wird dem Ausgangsanschluß MO der Binärwert "Hoch" aufgeprägt. Sind andererseits eine oder mehrere der Eingangssignale X^ bis X auf dem Pegel "Niedrig", so daß die vorbestimmte logische Verbindung nicht erfüllt ist, dann kann der Datenknoten 1 in der Zeitspanne, die dem aktiven Teil
60981 6/0826
des Arbeitszyklus entspricht, nicht entladen werden. Konsequenterweise wird dann der Feldeffekttransistor 32 nicht angeschaltet, wogegen der Feldeffekttransistor 34 eingeschaltet bleibt. Die Ausgangsklemme 1IO ist dann über die Source-Drain-Schaltstrecke des Feldeffekttransistors 3^ mit Masse verbunden und liegt daher auf dem Pegel "Niedrig".
Die spezielle Logik, die durch den Schaltkreis nach Fig. 1 dargestellt oder realisiert wird, stellt eine Anordnung von NAND-Gattern mit vielen Eingängen dar, wobei das eine Gatter der Gruppe 10 und das andere Gatter der Gruppe 20 entspricht. Verständlicherweise ist dies jedoch nur ein Ausführungsbeispiel, und es ist natürlich in gleicher Weise möglich, andere logische Funktionen durch den Schaltkreis nach der Erfindung darzustellen. Die Technik nach der vorliegenden Erfindung kann daher auch dazu verwendet werden, für verschiedene Schaltkreise zu einem logischen Aufbaublock zu verbinden, um damit auch komplexe Boolfsehe-Funktionen darzustellen. Beispielsweise kann die vorliegende Schaltkreisanordnung dazu verwendet werden, Schaltungslogiken für allgemeine Zwecke darzustellen, z.B. für die Entschlüsselung der Arbeitsweise einer Datenverarbeitungs-Zentraleinheit, die als integrierter Schaltkreis auf einem Halbleiter-Chip hergestellt ist*
Eine andere Anwendungsmöglichkeit der vorliegenden Erfindung besteht darin, andere Formen von Hochgeschwindigkeits-Decoder-
609816/0826
- Ill -
Netzwerken zu realisieren. Die Forderung nach mit niedrigen Kosten behaftete und leicht herzustellende, eine hohe Verarbeitungsgeschwindigkeit zulassende NAND-Gatter mit vielen Eingängen, die wirksame Stufen für die Signal-Invertierung und Leistungsverstärkung aufweisen, in Speicher-Adressen-Decoder-Netzwerken, ' ist ein wichtiger Faktor im Hinblick auf die Vollintegration der Festwert-Speicher und der Schreib/Lese-Speicher. Die Schaltkreisanordnung nach der vorliegenden Erfindung kann die notwendige Logik für die vorerwähnten Einrichtungen vorsehen, wobei sehr schnelle übergänge, vorhanden sind und nur ein vernachlässigbarer Leistungsverbrauch vorhanden ist. Darüber hinaus ist es erstmals möglich, konventionelle Komplementär-Kanal-MOS-Transistoren mit einem Minimum von Zwischenverbindungen wirksam einzusetzen. Wenn z.B. ein Decoder-Schaltkreis nach der Lehre der vorliegenden Erfindung aufgebaut wird, darin können die Transistorschalter der Gruppe 10 so hergestellt werden, daß die Kanalbreite der Transistorschalter progressiv variiert. Beispielsweise kann die Kanalbreite des Feldeffekttransistors 10-1 die Hälfte der Kanalbreite des Feldeffekttransistors 10-2 sein, der wiederum eine Kanalbreite besitzt, die die Hälfte der Kanalbreite des Feldeffekttransistors 10-3 beträgt. In dem vor-
liegenden Ausführungsbeispiel kann die Kanalbreite des Feldeffekttransistors 10-1 in der Größenordnung von 0,0508 mm (2,0 mils) liegen, wobei diese Breite die kleinste Breite in der Transistorgruppe 10 ist und so bestimmt ist, daß sie die gewünschte Verarbeitungsgeschwindigkeit des Decoders sicherstellt.
-/-609816/0826
2 b 4 4 9 7 4
An den Ausgang kO kann, wie in Fig. 1 dargestellt ist, am • Schaltungspunkt 39 eine Diode 36 angeschlossen werden, an deren Kathode 38 ein Taktsignal CL angelegt ist. Die Diode 36 unterstützt den Ausgangsanschluß hO dahingehend, um wieder auf den Pegel "Niedrig" zu gelangen. An den Diodenanschluß 38 wird immer dann das Taktsignal CL angelegt, wenn es wünschenswert ist, sehr schnell ein zeitlich vorhergehendes Signal am Ausgang des Anschlusses 40 zu löschen. Das binäre Signal, das an dem Ausgangsanschluß *J0 während des aktiven Teils des SchaltkreisT Arbeitszyklus auftritt, kann während der Zeitspanne, die dem regenerativen Teil des Arbeitszyklus entspricht, d.h. wenn der Datenknoten 1 vorgeladen wird, durch die in Vorwärtsrichtung vorgespannte Diode 36 nach Masse abgeleitet werden. Es ist darauf hinzuweisen, daß diese Funktion in gleicher Weise durch einen nicht dargestellten n-Kanal-Feldeffekttransistor bewirkt werden kann, der zwischen Masse und dem Schaltungspunkt 39 liegt und durch das Taktsignal ÜL* gesteuert wird.
Die beschriebenen Ausführungsformen stellen nur bevorzugte Ausführungsbeispiele dar. Beispielsweise ist es auch denkbar, die Feldeffekttransistoren 10-1 ff. bzw. 20-1 ff. anstelle von n- n ■ Kanal-Einrichtungen aus p-Kanal-Einrichtungen aufzubauen, wobei die PotentialVerhältnisse entsprechend anzupassen sind.
609816/0826
Im vorliegenden wurde also ein neuartiger taktgesteuerter integrierter Schaltkreis beschrieben, der als Aufbaublock zum Darstellen von Bool'schen logischen Punktionen dient. Der Schaltkreis weist eine minimale Zahl von Komponenten auf und besitzt einen derartigen Aufbau, daß die Kosten niedrig und die Verarbeitungsgeschwindigkeit hoch ist. Der Schaltkreis weist weiterhin eine wirksame Signal-Umkehrstufe sowie eine Verstärker-Stufe auf, wenn dies im Einzelfall benötigt wird.
609816/0 826

Claims (12)

  1. Patentansprüche
    l.· Synchroner Schaltkreis zum Realisieren von logischen Punky
    tionen mit einem Arbeitszyklus, der einen aktiven und einen regenerativen Teil aufweist, dadurch gekennzeichnet, daß ein Datenknoten (1) vorgesehen ist, der auf einen ersten Potentialpegel (VDD) aufladbar und auf einen zweiten Potentialpegel (Masse) entladbar und dem ein Daten-Ausgangsanschluß (*J0) zugeordnet ist, dessen Signale von dem Potentialpegel des Datenknotens abgeleitet sind, daß eine Anordnung von mindestens einer Halbleitereinrichtung (10-1...20-n)vorgesehen ist, die zwischen den Datenknoten und die Quelle des zweiten Potentials geschaltet ist, daß eine Stromquelle (6) vorgesehen ist, die an den Datenknoten angeschlossen ist, um diesen während des regenerativen Teils des Arbeitszyklus auf das erste Potential aufzuladen, und daß eine mit der Halbleiter-Einrichtung verbundene Zeitsteuerung (CL, ÜL*) vorgesehen ist, die gewähr leistet, daß der Datenknoten während einer Zeitspanne, die dem aktiven Teil des Arbeitszyklus entspricht, über die Halbleitereinrichtung auf das zweite Potential entladen wird. η
    609816/082 6
  2. 2. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß wenigstens ein Halbleiter ein n-Kanal-MOS-Feldeffekttransistor ist.
  3. 3. Schaltkreis nach Anspruch 2, dadurch gekennzeichnet, daß der Feldeffekttransistor aus einer Schicht von Silizium auf einem Saphir-Träger hergestellt wird.
  4. 4. Schaltkreis nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß die Stromquelle eine Konstantstromquelle (6) sowie zum anderen eine periodische Stromquelle (3) zum Aufladen des Datenknotens auf den ersten Potentialpegel enthält.
  5. 5* Schaltkreis nach Anspruch 4,dadurch gekennzeichnet, daß die Konstantstromquelle einen Feldeffekttransistor aufweist, dessen Source-Elektrode (Vr1n) mit einer Potentialquelle zum Treiben dieses Feldeffekttransistors und dessen Drain-Elektrode mit dem Datenknoten (1) verbunden ist.
  6. 6. Schaltkreis nach Anspruch 4 oder 5,dadurch gekennzeichnet, daß die periodische Stromquelle eine Diode (3) mit einem Ausgangsanschluß (4) aufweist,
    60981 6/0826
    an dem ein Potential (Ob) anliegt, derart, daß in der Zeitspanne, die dem regenerativen Teil des Arbeitszyklus entspricht, durch die Diode dem Datenknoten Strom zugeführt wird.
  7. 7. Schaltkreis nach Anspruch 6,dadurch gekennzei chnet, daß die Diode aus einer Siliziumschicht auf einem Saphir-Träger hergestellt ist.
  8. 8. Schaltkreis nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß zwischen den Datenknoten und den Daten-Ausgangsanschluß ein Leistungsverstärker (30) geschaltet ist.
  9. 9. Schaltkreis nach Anspruch 8,dadurch gekennzeichnet, daß der Leistungsverstärker Mittel zum Umkehren des Signals, das dem Potentialpegel des Datenknotens entspricht, besitzt,
  10. 10. Schaltkreis nach Anspruch 8 oder 9,dadurch ge-,
    kennzeichnet, daß der Leistungsverstärker einen n n-Kanal-Feldeffekttransistor (31J) und einen p-Kanal-Peldeffekt· transistor (32) aufweist, wobei die Kanalbreite des n-Kanal-
    6098 16/0826
    Feldeffekttransistors schmaler als die entsprechende Kanalbreite des anderen Feldeffekttransistors ist. -
  11. 11. Schaltkreis nach Anspruch 1, oder einem der folgenden, dadurch gekennzeichnet, daß am Daten-Ausgaggsanschluß (40) eine Klemmdiode (36) angeschaltet ist, die die Signale am Datenausgang periodisch während des regenerativen Teils des Arbeitszyklus an Masse klemmt.
  12. 12. Schaltkreis nach Anspruch 1, oder einem der folgenden bis Anspruch 10, dadurch gekennzeichnet, daß an den Daten-Ausgangsanschluß (40) ein Feldeffekttransistor angeschlossen ist, der die Daten-Ausgangssignale periodisch während des regenerativen Teilesdes Arbeitszyklus an Masse klemmt.
    609816/0826
DE2544974A 1974-10-09 1975-10-08 Schaltkreis zur Realisierung logischer Funktionen Expired DE2544974C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/513,368 US3982138A (en) 1974-10-09 1974-10-09 High speed-low cost, clock controlled CMOS logic implementation

Publications (3)

Publication Number Publication Date
DE2544974A1 true DE2544974A1 (de) 1976-04-15
DE2544974B2 DE2544974B2 (de) 1978-06-15
DE2544974C3 DE2544974C3 (de) 1979-02-01

Family

ID=24042971

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2544974A Expired DE2544974C3 (de) 1974-10-09 1975-10-08 Schaltkreis zur Realisierung logischer Funktionen

Country Status (7)

Country Link
US (1) US3982138A (de)
JP (1) JPS5316271B2 (de)
CA (1) CA1042519A (de)
DE (1) DE2544974C3 (de)
GB (1) GB1479551A (de)
IT (1) IT1047658B (de)
NL (1) NL7511792A (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4103182A (en) * 1976-09-01 1978-07-25 Hewlett-Packard Company Programmable transfer gate array
JPS5447468A (en) * 1977-09-21 1979-04-14 Nec Corp Pulse signal control circuit
US4207616A (en) * 1978-11-29 1980-06-10 Teletype Corporation Logic array having improved speed characteristics
DE3001389A1 (de) * 1980-01-16 1981-07-23 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung in integrierter schaltungstechnik mit feldeffekttransistoren
US4570244A (en) * 1980-07-28 1986-02-11 Inmos Corporation Bootstrap driver for a static RAM
US4500799A (en) * 1980-07-28 1985-02-19 Inmos Corporation Bootstrap driver circuits for an MOS memory
US4330722A (en) * 1980-08-18 1982-05-18 Bell Telephone Laboratories, Incorporated Clocked IGFET logic circuit
US4345170A (en) * 1980-08-18 1982-08-17 Bell Telephone Laboratories, Incorporated Clocked IGFET logic circuit
DE3047222A1 (de) * 1980-12-15 1982-07-15 Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven Verknuepfungsschaltung in 2-phasen-mos-technik
US4430583A (en) 1981-10-30 1984-02-07 Bell Telephone Laboratories, Incorporated Apparatus for increasing the speed of a circuit having a string of IGFETs
USRE32515E (en) * 1981-10-30 1987-10-06 American Telephone And Telegraph Company At&T Bell Laboratories Apparatus for increasing the speed of a circuit having a string of IGFETS
EP0107712A4 (de) * 1982-05-10 1984-09-14 Western Electric Co Cmos integrierte schaltung.
GB2131242A (en) * 1982-11-10 1984-06-13 Philips Electronic Associated Logic circuit array
US4613772A (en) * 1984-04-11 1986-09-23 Harris Corporation Current compensation for logic gates
US4782247A (en) * 1984-08-08 1988-11-01 Fujitsu Limited Decoder circuit having a variable power supply
JPS60103939U (ja) * 1984-10-08 1985-07-16 シャープ株式会社 Ｃ−ｍｏｓレシオレス回路
US4687989A (en) * 1984-11-01 1987-08-18 Thomson Components-Mostek Corp. CMOS powerless rom code mask option select
US4639622A (en) * 1984-11-19 1987-01-27 International Business Machines Corporation Boosting word-line clock circuit for semiconductor memory
US4678941A (en) * 1985-04-25 1987-07-07 International Business Machines Corporation Boost word-line clock and decoder-driver circuits in semiconductor memories
JPS6238291U (de) * 1985-08-21 1987-03-06
US4686392A (en) * 1985-10-30 1987-08-11 International Business Machines Corporation Multi-functional differential cascode voltage switch logic
FR2596595B1 (fr) * 1986-03-28 1988-05-13 Radiotechnique Compelec Porte logique mos du type domino
JPS63228494A (ja) * 1987-03-18 1988-09-22 Fujitsu Ltd ダイナミツク型デコ−ダ回路
US4954731A (en) * 1989-04-26 1990-09-04 International Business Machines Corporation Wordline voltage boosting circuits for complementary MOSFET dynamic memories
DE4141885C1 (de) * 1991-12-18 1992-12-24 Siemens Ag, 8000 Muenchen, De
US5714904A (en) * 1994-06-06 1998-02-03 Sun Microsystems, Inc. High speed serial link for fully duplexed data communication
JPH1092946A (ja) * 1996-09-12 1998-04-10 Nec Ic Microcomput Syst Ltd 半導体集積回路
US5903170A (en) * 1997-06-03 1999-05-11 The Regents Of The University Of Michigan Digital logic design using negative differential resistance diodes and field-effect transistors
KR100635924B1 (ko) * 2004-11-17 2006-10-18 삼성전자주식회사 플래시 메모리 장치의 동작 방법
US7895560B2 (en) * 2006-10-02 2011-02-22 William Stuart Lovell Continuous flow instant logic binary circuitry actively structured by code-generated pass transistor interconnects
US7779372B2 (en) * 2007-01-26 2010-08-17 Apple Inc. Clock gater with test features and low setup time
GB2529862A (en) 2014-09-04 2016-03-09 Ibm Current-mode sense amplifier and reference current circuitry

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1465699A (fr) * 1965-12-03 1967-01-13 Csf Circuits logiques à transistors à effet de champ
US3479523A (en) * 1966-09-26 1969-11-18 Ibm Integrated nor logic circuit
US3536936A (en) * 1968-10-10 1970-10-27 Gen Instrument Corp Clock generator
AT307092B (de) * 1969-05-31 1973-05-10 Licentia Gmbh Logische Verknüpfung
US3676705A (en) * 1970-05-11 1972-07-11 Rca Corp Logic circuits employing switches such as field-effect devices
US3740576A (en) * 1970-08-04 1973-06-19 Licentia Gmbh Dynamic logic interconnection
US3825888A (en) * 1971-06-23 1974-07-23 Hitachi Ltd Decoder circuit
US3774055A (en) * 1972-01-24 1973-11-20 Nat Semiconductor Corp Clocked bootstrap inverter circuit
JPS5317022B2 (de) * 1972-05-29 1978-06-05

Also Published As

Publication number Publication date
USB513368I5 (de) 1976-02-03
JPS5162652A (de) 1976-05-31
CA1042519A (en) 1978-11-14
DE2544974B2 (de) 1978-06-15
DE2544974C3 (de) 1979-02-01
JPS5316271B2 (de) 1978-05-31
NL7511792A (nl) 1976-04-13
US3982138A (en) 1976-09-21
GB1479551A (en) 1977-07-13
IT1047658B (it) 1980-10-20

Similar Documents

Publication Publication Date Title
DE2544974A1 (de) Anordnung zum darstellen logischer funktionen
DE2623507C3 (de) Schaltungsanordnung für binäre Schaltvariable
DE4330778A1 (de) Speicherzellenschaltung
DE102015208720A1 (de) Gatetreibereinheit, Gatetreiberschaltung und Treiberverfahren derselben sowie Anzeigevorrichtung
DE2225428C3 (de) Inverterstufe mit einem Paar komplementärer Feldeffekttransistoren und damit aufgebautes Schieberegister
DE2222521C3 (de) N-stufiger Ringzähler
DE2731873A1 (de) Serien-festspeicher-struktur
DE2657948A1 (de) Logikschaltung
DE3635761A1 (de) Programmierbares logikfeld mit dynamischer cmos-logik
DE3206507C2 (de)
DE2140305C3 (de) Statisches Schieberegister
DE2510604C2 (de) Integrierte Digitalschaltung
DE2802595C2 (de) Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung
DE3237778A1 (de) Dynamisches schieberegister
DE2754987A1 (de) Leistungslose halbleiter-speichervorrichtung
DE2435454A1 (de) Dynamischer binaerzaehler
DE2152109C3 (de) Speichermatrix mit einem Feldeffekt-Halbleiterbauelement je Speicherplatz
DE2224738A1 (de) Schaltungsanordnung zur Vermeidung unkontrollierter Ausgangssignale in Iso herschicht FET Treiberschaltungen
DE2339289C2 (de) Bistabile Kippstufe mit MNOS-Transistoren
DE2450882A1 (de) Komplementaere mos-logische schaltung
DE2552849C3 (de) Logische Schaltung
DE2825444A1 (de) Schaltungsanordnung zur phasenaufspaltung eines binaersignals
EP0082208B1 (de) Integrierter CMOS-Schaltkreis
DE2544434A1 (de) Integrierte schaltung in dynamischer cmos-technik
DE2448099A1 (de) Dekodierschaltung mit komplementaeren feldeffekttransistoren

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)