DE2649309A1

DE2649309A1 - Detektorkreis

Info

Publication number: DE2649309A1
Application number: DE19762649309
Authority: DE
Inventors: Robert Kenneth Booher
Original assignee: Rockwell International Corp
Current assignee: Boeing North American Inc
Priority date: 1976-02-09
Filing date: 1976-10-29
Publication date: 1977-08-18
Also published as: JPS5295936A; DE2649309B2; GB1522444A; US4006458A; JPS5727553B2; NL7611837A; DE2649309C3

Description

PATENTANWALT

HELMUT GÖR IZ

Frankfurt am Main 70
Schneckenhofstr. 27 - Tel. 617079

27." Oktober I976

Rockwell International Corp., 2230 East Imperial Highway, El Segundo, California 90245

Detektorkreis

Die Erfindung bezieht sich auf einen Detektorkreis gemäß dem Gattungsbegriff des Hauptanspruches. Insbesondere bezieht sich die Erfindung auf einen Differenz-Detektorkreis, der aus einer Vielzahl von MOS-Feldeffekttransistoren besteht, die in einer bevorzugten Ausführungsform,nach der Silizium auf Saphirtechnik hergestellt werden, wobei dieser Detektorkreis zum Lesen binäi'er Daten aus einer Anordnung von Speicherzellen dient.

Eine übliche Anordnung von Speicherzellen weist ein Paar von Daten-Bus-Leitungen auf, über die Informationssignale eingeschrieben und gelesen werden; sie weist ferner eine 2,eilen-oder Adressenauswahlleitung auf, über die aus der Anordnung eine spezifische Speicherzelle, zu der Zugriff hergestellt werden soll, ausgewählt wird. Typischerweise weist ein Fühlerkreis, ein Lesekreis, der mit der Anordnung der Speicherzellen verbunden ist, einen Detektorkreis und einen Speicherausgangstreiber auf, die mit jeder der beiden Daten-Bus-Leitungen verbunden sind.Eine Information wird aus jeder die Anordnung bildenden Speicherzellen dadurch gelesen, daß man die Differenz,d.h. die Unterschiede der Signale entlang der Daten-Bus-Le-Itungen erfaßt bzw. abfühlt.

Übliche Detektorkreise sind verhältnismäßig unempfindlich gegenüber Signalen, die entlang der Daten-Bus-Leitungen auftreten. Um dieser geringen Empfindlichkeit des Detektorkreises gerecht zu

709833/0554

wei'den.war es bislang eine übliche Technik, die Zahl der Speicherzellen in der Gesamtanordnung in unerwünschter Weise zu begrenzen. Eine andere übliche Technik besteht darin, die Speicherkapazität jeder Speicherzelle zu vergrößern, wodurch das Verhältnis der Speicherkapazität zu der Kapazität entlang der Bus-Leitungen vergrößert wird. Dadurch war es jedoch notwendig, die größere Speicherkapazität zunächst aufzuladen, wenn eine Speicherzelle zwecks Lesen der Daten adressiert' wurde. Auf diese Weise wurde der Lesevorgang in unerwünschter Weise verlangsamt.

Wenn der Detektorkreis aus Feldeffekttransistoren besteht, die in einer Siliziumschicht auf einem Saphirträger (SOS) hergestellt werden, ist es im Stand der Technik üblich, es dem Träger und jedem der SOS-Transistoren zu ermöglichen, daß or von irgendeiner Potentialquelle frei fließt. Daher fließt

der Körperknoten, das ist eine leicht gedopte Region, die unter der Kanalregion des SOS-Transistors ausgebildet wird, ebenfalls frei von irgendeiner Quelle eines Potentials. Dies hat weiterhin den Effekt der Verkleinerung der Empfindlichkeit des Detektors sowie der Größe seines Ausgangssignals.

Der Erfindung liegt die Aufgabe zugrunde, die Nachteile der bekannten Detektorkreise zu vermeiden.

Die Lösung dieser Aufgabe gelingt gemäß der Erfindung entsprechend den kennzeichnenden Merkmalendes Hauptanspruches.

Die Erfindung betrifft somit einan Differenz-Speicher-Lesedetektor, der aus einem relativ kleinen Eingangssignal ein großes digitales Ausgangssignal erzeugt. Der vorliegende Detektor ist mit je einem Paar von Daten-Bus-Leitungen verbunden. Diese

709833/0554

Daten-Bus-Leitungen bzw. Daten-Sammel-Leitungen sind mit einer Anordnung von Speicherelementen verbunden, zwecks Lieferung von Inf orinationssignalen, die den binären Zustand von ausge~ wählten Speicherelementen der Anordnung anzeigen. In einor bevorzugten Ausführungsform besteht der Schaltkx-eis, der den Detektor bildet, aus einer Vielzahl von Metalloxid-Halbleiter-Feldeffekttransistoren, die in einer Schicht von Silizium auf einem Saphirträger hergestellt werden (SOS/FETs). Ein Körperknoten, der inhärent unter der Kanalregion von je einem Paar von SOS/FETs ausgebildet wird, ist mit einer entsprechenden Daten-Samme1—Leitung dos Paaros von Daten-Sammel-Leitungen verbunden. Die Körperknoten bilden ein Paar voii Differenzeingangsknoten für den vorliegenden Detektorkreis« Eine Änderung in dem Potential zwischen den Daten-Sammel-Leitungen, die auftritt, wenn ein angewähltes Speicherelement gelesen wird, verursacht eine Ungleichheit des Trägerpotentials des ersten Paares von SOS/FETs durch ihre Ko"rperknoten. Das Paar der eingangsseitigen Körperknoten reflektiert eine Änderung in dem über ihnen abfallenden Differenzpoteixfcial, um so wirksam die Schwelle eines der Transistoren des ersten Paares von SOS/FETs im Vergleich zu dem zweiten Transistor dieses Paares zu erhöhen. Auf diese Weise wird der erste SOS/FET vor dem zweiten leitend, und zwar abhängig von dem Zustand des logischen Signals auf jeder der Daten-Sammel-Leitungen. Der zweite Transistor des ersten Paares von*SOS/FETs wird nachfolgend im Hinblick auf ein unzureichendes Schwellwertpotential nicht leitend gesteuert. Ein Datenknoten, der mit jedem Transistor des ersten Paares von SOS/FETs verbunden ist, nimmt eine Spaimung an, die den logischen Pegel der entsprechenden Signale auf den Daten-Sammel-Leitungen anzeigt.

7098 3 3/0554

Die Körperknoten eines zweiten Paares von SOS/FETs sind an eine Quelle mit einem relativ niedrigen Bezugspotential, beispielsweise Masse, angeklemmt. Die Körperknoten eines dritten Paares von SOS/FETs können mit einer Quelle voii relativ niedrigßm

einem Potential

Bezugspotential verbunden sein oder sind unabhängig von/ ungebunden sein, d.h.. das Potential kann sich, frei einstellen. Der vorliegende Detektorkreis wird synchron durch Anlegen von Takt— Signalen gesteuert. Die Taktsignale werden an die Gate- oder Steuerelektroden jedes der Transistoren angelegt, die das zweite und das dritte Transistorpaar bilden.. Ein Takteingangsan.sch.lui3 ist mit jeder der Gateelektroden des dritten Paares von Transistoren über signalverzögerungs und signalinvertierende Mittel verbunden. Daher ist während bestimmter Intervalle des Taktsignals, der binäre Signalpegel des Taktsignals an jeder der Gateelektroden des dritten Paares von Transistoren in der Polarität entgegengesetzt zu denjenigen Taktsignalen die an jeder der Gateelektroden des zweiten Paares von Transistoren empfangen werden.

Weitere Merkmale, Vorteile sowie Anwendungsmöglichkeiten der Erfindung ergeben sich anhand der Beschreibung des in der Zeichnung dargestellten Ausführungsbeispieles.

Es zeigen:

Fig. 1 eine schematische Darstellung des Schaltkreises nach der " Erfindung der den. Differenzdetektor mit erhöhter Empfindlichkeit verwirklicht und

Fig. 2 ein Impulsbild mit einer Dax-stellung eines Taktsteuersignals an einem Takteingangsanschluß sowie an dem Ausgangsanschluß von ein Signal verzögernden, und invertierenden Mittel gemäß dem Schaltkreis nach Fig. 1.

- 5 709833/0554

Die Fig. 1 zeigt schematisch einen einzelnen Schaltkreis zur Darstellung eines Differenz-Speicher-Lesedetektors mit erhöhter Empfindlichkeit. Ein derartiger Detektor wird beispielsweise dazu benutzt, aus relativ kleinen Eiiigangssignalen, die den binären Zustand von angewählten Speicherelementen 20, die eine übliche Speicheranordnung 1 bilden, anzeigen, ein relativ großes digitales Ausgangssignal zu erzeugen. Eine übliche Speicheranordnung 1 weist in bekannter ¥eise eine Bit-Leitung bzw. eine Bit-Daten-Sainmel-Leitung 2, eine einen entgegengesetzten Zustand besitzende Bit-Leitung bzw. Bit-Daten-Sammel-Leitung h sowie nicht dargestellte Spalten und Zeilen-Adressdekoder auf. Typischerweise ist der einen Abfühlkreis bildende Detektor mit jeder der Daten-Sammel-Leitungen 2 und h verbunden. Die binäre Information entsprechend dem logischen Zustand eines angewählten Speicherelementes der Anordnung wi.r"d dadurch gelesen, daß man den Signalunterschied entlang den Daten-Sammel-Leitungen 2 und erfaßt.

Der Schaltkreis für den Detektor der vorliegenden Erfindung besteht aus einer Vielzahl von Transistoren Q.,-Q^. In einer be-

1 ο

vorzugten Ausführungsfortn sind die Transistoren Q₁-CK- n-Kanal-

1 ο

Metalloxid-Halbleiter (NMOS) Feldeffekttransistoren (FETs), die in einer Siliziumschicht auf einem Saphirsubstrat bzw. Träger (SOS) hergestellt werden. Eine Potentialquelle V™ ist über Strombogrenzungswiderstände R₁ und R„ mit einer ersten der Elektroden der Leitfähigkeitsstrecke jeder der FETs Q₁ und Q_ verbunden. Typischerweise liegt das Potential der Quelle V im

r DD

Bereich zwischen 3 und 15 Volt Gleichspannung . Die zweite der Elektroden der Leitfähigkeitsstrecke jedes der FETs Q₁ und Q₉ ist mit einer Bezugspotentialquelle, beispielsweise Masse,ver-

709833/0554

bunden. Die Gateelektroden der FETs Q₁ und Q„ sind überkreuz verschaltet. Im speziellen ist die Gateelektrode von FET Q. mit dem entgegengesetzten Datenknoten 10 verbunden, um eine gemeinsame elektrische Verbindung mit dem Strombegrenzungswiderstand Rp und der ersten Leitfähigkeitsstrecken-Elektrode von FET Q₁^ herzustellen. Die Gateelektrode des FET Q₀ ist mit dem entgegengesetzten Datenknoten 8 verbunden, um so eine gemeinsame elektrische Verbindung mit dem Strombegrenzungswiderstand R₁ und der ersten Leitfähigkeitsstrecken-Elektrode von FET Q₁ herzustellen. Eine erste der Leitfähigkeitsstr'ecken-Elektroden von

ist
FET Q,ymit der gemeinsamen elektrischen Verbindung, dargestellt durch den Datenknoten 8, verschaltet. Eine erste der Leitfähigkeitsstrecken-Elektroden von FET Qi· ist mit der gemeinsamen elektrischen Verbindung, dargestellt durch den Datenknoten 10, verschaltet. Die jeweils zweiten der Leitfähigkeitsstrecken-Elektroden jeder der FETsQ,, und Q. ist mit einer Bezugspotentialquelle, beispielsweise Masse ,verbunden.

Der Detektorschaltkreis wird synchron durch einen geeigneten, nicht dargestellten Taktgenerator gesteuert. Der Taktsignal- Eingangsanschluß CL, an den die Taktsignale des Generators anlegbar sind, ist mit der Gateelektrode dor FETsQo und Q/, verbunden. Der Taktsignal-Eingangsanschluß CL ist weiterhin mit den Gateelektroden der FETs Q„ und Q, über geeignete Inverter-Verzögerungsmittel verbunden. Ein Beispiel für derartige geeignete Inverter-Verzögerungsmittel, die vorzugsweise im vorliegenden Fall anwendbar sind, ist die Reihenschaltung einer konventionellen Verzögerungs-Leitung 5 und eines das Signal invertierenden Gates 6. Während bestimmter Zeitintervalle des Taktzyklus ist der binäre Signalpegel von jenen Taktsignalen, die an den Gateelektroden der FETs Q„ und Q^- anstehen, entgegengesetzt zu dem

— 7 —

709833/0554

- ψ * 40-

binären Zustand von denjenigen Taktsignaion, die an den Gate« elektroden der FEIsQ,.. und Q. anstehen, und zwar als eine Folge der Verzögerungsmittel 5 uxid des Invertergates 6.

Die Bit-Daten-Samniel-Leitung 2 ist mit einer der Leitfähigkeitsstrecken—Elektr-oden des FET Q- verbunden.. Die Bit-Daten-Sammel-Leitung 4 ist mit einer der Leitfähigkeitsstrecken-Elektroden des FET Q,- verbunden. Die zweiten Elektroden der Leitfähigkeitsstrecken-Elektroden der FEIbQ^ ^un£i Qz; sind mit einer geeigneten Bezugspotentialquelle, beispielsweise Masse, verbunden.

Bei der Herstellung von Feldeffekttransistoren, die nach der Silizium-auf-Saphirtechnik hergestellt werden,ist es üblich, daß ein Körperknoten ausgebildet wird, zum Beispiel innerhalb einer leicht dotiertes! P-Region zwischen den Leitfähigkeitsstrecken-Elektroden einer n-Kanal-Einrichtung. Die Träger und die Körperknoten von SOS/FETs, die übliche Detektorkreise aufweisen, sind potentialmäßig ungebunden, d.h. das Potential stellt sich frei von irgendwelchen Potentialquellen-ein. Entsprechend der vorliegenden Erfindung ist jeder Körperknoten 12 bzw. 13 der SOS/FETs Q₁ bzw. Q₂ mit der Daten-Sammel-Leitung 2 bzw. h verbunden, so daß sie ein Paar von Differenz-Eingangsknoten zu dem vorliegenden Detektorkreis bilden,so wie es später noch in Einzelheiten erläutert wird. Jeder der Körperknotan 14 bzw. 15 der SOS/FETs Q bzw. Q^ ist mit einer Quelle von relativ niedrigem Bezugspotential, beispielsweise Masse, verbunden. Die Körperknoten 16 bzw. 17 der SOS/FETs Q_ bzw. Q^ können mit einer Bezugspotentialquelle von relativ niedrigem Potential (so wie es gestrichelt dargestellt ist) verbunden werden, oder können potentialmäßig ungebunden sein.

709833/0554

- s -• /f-

Bei einer bevorzugten Ausführungsform, bei der der Detektor eine maximale Empfindlichkeit hat, wird der vorliegende Detektorkreis anfänglich physikalisch und elektrisch abgeglichen. Mit anderen T/orten, die elektrischen Parameter wie Widerstand, Schwellwert, Kapazität usw. der Elemente R. - der FETs Q₁, Q„ und Q , und der S amme !-Leitung 2,die eine Hälfte des Det.ektorkreises bildet, sind mit den entsprechenden Elementen R„, der FETs Q₂, Q^, Q^ und der Daten-Samniel-Leitung 4, die die benachbarte Hälfte des Kreises bildet , abgeglichen. Betrachtet man gleichzeitig die Fig. 1 und 2,so ist beim Betrieb des Schaltkreises- während eines Zeitinftr-valles des Taktsignales, das mit t.. bezeichnet ist, der logische Pegel des Taktsignals an der Eingangsklemme CL relativ hoch, d.h. wahr. Die Gateelektroden der FETs Q,, und Q. sind mit einem Anschaltsignal mit dem logischen Pegel hoch beaufschlagt. Infolgedessen werden die FETs Q„ und Q. leitend gesteuert. Die Detektor-Datenknoten 8 und 10 nehmen das Massepotential an, insofern als jeder der Datenknoten 8 und 10 durch die entprechenden Leitfähigkeitsstrecken der FETs Q„ und Q. hindurch an dieses Potential angeklemmt wird. Die FETs Q₁ und Q₂ sind nicht leitend gesteuert, weil ihre entsprechenden Gateelektroden kreuzverkoppelt mit den Datenknqten 10 und 8 sind, wie es bereits oben erläutert wurde* Infolge der Verzögerungsmittel 5 und des Inverters 6 wird während des t₁ Taktintervalles ein Anschaltsignal mit einem relativ hohen logischen Pegel von dem Au s gangs ans chi u β des Inverters 6 ebenso an jede der Gateelektroden der FETs Q- und Q,-angelegt. Daher werden die FETs Q„ und Q^ leitend gesteuert. Die Körper-Eingangsknoten 12 und 13 der FETs Q₁ und Q„ sind über die entsprechenden Lextfähigkeitsstrecken der FETs Q- und Q^ an Masse angeklemmt. Der Detektorkreis ist hinsichtlich irgendwelcher Informationen, die während vorausgehender Talttzyklen erfaßt werden, gelöscht und ist somit zurückgestellt.

709833/0554

Während des Zeitintervalles des Taktsignales, das mit t„ bezeichnet ist, bleibt der logische Pegel des Taktsignales an der EingangsklemmG CL weiterhin relativ hoch. Dadurch liegt an jeder der Gateelektroden der FETs Q„ und Q. weiterhin das Anschaltsignal mit dem logischen Pegel hoch vor und .es bleiben die FETs Q„ und Q. leitend. Die Detektor-Datenknoten 8 und 10 bleiben über die en.tsprGehenden Leitfähigkeitsstrecken der FETs Q und Q. weiterhin, an Masse angeklemmt. Damit bleiben auch die FETs Q und Q„ weiterhin nicht-leitend. Von dem Ausgangsaiischluß des Inverters 6 wird jedoch ein Signal mit dem logischen Pegel relativ niedrig, d.h. falsch , an die Gateelektroden der FETs Q„ und Q^ angelegt. Daher werden die FETs Q- und Q^ nunmehr nicht-leitend gesteuert.

Während eines Zeitintervalles des Taktsignales, das mit t„ bezeichnet ist, schaltet der logische Pegel des Taktsignales an dem Eingangsanschluß CL auf den Signalpegel relativ niedrig um. Die Gateelektroden der FETs Q„ und Q. wex-den dann mit diesem Signal, das den Pegel logisch niedrig aufweist, beaufschlagt, wodurch beide FETs Q~ und Q. nicht-leitend gesteuert werden. Xnfolge dex" Verzögerungsmittel 5 und des Inverters 6 wird, weiterhin andauernd, ein Signal mit dem logischen Pegel relativ niedrig an die Gateelektroden der FETs Q- und Q^ von dem Ausgangsanschiuβ des Inverters 6 her angelegt, und zwar während des Taktintervalles

t„. Dadurch bleiben die FETs Q- und Q^ nicht-leitend. Die Kör- j O ο

perexngangsknoten 12 und I3 der SOS/FETs Q₁ und Q , die entsprechend mit der Bit-Daten-Samtnel-Leitung 2 und der Bit-Daten-Sammel-Leitung 4 verbunden sind, sinÜ nicht langer mehr an Masse angeklemmt, besitzen jedoch nunmehr ein unterschiedliches Potential, und zwar infolge der entsprechenden Potentialänderung entlang der Semmel-Leitungen 2 und 4, verursacht durch eine ausge-

- 10 -

709833/0554

wählte zu lesende Speichex'zelle. Dadurch nehmen die Substrate der PETs Q₁ und Q„ ebenfalls unterschiedliches Potential an. Somit wurde wegen des unterschiedlichen Signals an den Körper-Eingangsknoten 12 und 13 das Schwellwertpotential des FETs Q₁ effektiv" geringer als das Schwellwex"tpotential des PETs Q- gemacht, oder umgekehrt. Während des t„ Taktintervalles beginnt das Potential jeder· der Detektor-Datenkuoten S und 10 bis auf die Versorgungsspannung V_nr anzusteigen, insofern als die Leitfähigkeitsstrecken der PETs Q„ und Qk im Augenblick nicht aktiv sind. Abhängig von dem logischen Pegel der ausgewählten Speicherzelle und der entsprechenden Signale, die entlang der Daten— Sammel-Leitungen 2 und h und an den Köx^per-Exngangsknoten 12 und 13 auftreten, wird ein Paar von SOS/FETs Q₁ und Q leitend, vor dem anderen gesteuert. Nach dem leitenden Steuern des einen Paares von FETs Q₁ und Q_p klemmt sich der entsprechende Detektor-Datenknoten S oder 10 durch seile Leitfähigkeitsstrecke hindurch an Masse an. Der angeklemmte Datenknoten nimmt eine Spannung entsprechend dem .Signal mit einem niedrigen logischen Pegel an. Im Hinblick auf ein unzureichendes Schwellwertpotential bleibt das andere Paar von FETs Q₁ und Q„, dessen Gateelektrode mit dem ersten der· Detektor-Datenknoten 8 und 10 verbunden ist, nicht-leitend. Auf diese ¥eise wird der zugeordnete andei-e Datenknoten aufgeladen bis er eine Spannung, d.h. V_15n annimmt, die einem hohen logischen Signalpegel entspricht.Der Detektorkreis spiegelt die anfängliche Potentialdifferenz zwischen den Körper-Eingangsknoten 12 und 13 wieder, in dem Maße wie die Detektox--Datenknoten 8 und 10 digitale Signale bereitstellen, die repräsentativ entweder für einen logischen hohen oder niedrigen Signalpegel sind. Mit Abschluß des t„ TanktIntervalles ist der Lesevorgang für das angewählte Speicherelement der Anordnung abgeschlossen.

709833/0554

Während des Zeitintervalles des Taktsignals, das mit t. bezeichnet ist, bleibt das Taktsignal an der Eingangsklemmo CL weiterhin relativ falsch.. An jeder der Gateelektroden der FETs Q„ und Q. liegt weiterhin ein Signal mit einem niedrigen logischen Pegel an und die FETs Q und Q, bleiben, nicht-leitend. Als Folge der Verzögerungsmittel 5 "Ώ-d des Iirverters 6 wird von dem . Ausgangsansctiluß des Inverters 6 ein Anschaltsignal mit einem hohen logischen Pegel an jede der Gateelektroden dei* FETs Q„ und Q^ angelegt. Die FETs Q- und Q^ werden daraufhin, ieitend gesteuert. Über die Leitfähigkeitsstrecken der FETs Q- und Q, werden die Körperknoten 12 bzw. 13 an Masse angeklemmt. Auf diese Weise wird das Differenzspannungs-Sigial zwischen den Körperknoten 12 und 13 entfernt. Von der Spannungsversorgung V__ her wird jedoch, über den zweiten der Detektor-Datenknoten 8 und 10 weiterhin an die Gateelektrode des ex-sten des Paares der SOS/FETs Q., und Q_ ein ausreichendes Schwellwertpotential angelegt, um den ersten dei- FETs leitfähig zu steuern. Gleichzeitig damit wird die Gateelektrode des zweiten Paares von SOS/FETs Q- und Q„ über den ersten der Detektor-Datenknoten 8 und 10 an Masse angeklemmt, wodurch der zweite der FETs nicht-leitend gesteuert ist.

Auf Grund der vorliegenden Erfindung kann ein verbesserter Dif-

ferenz-Lese-Detektorkreis mit erhöhter Empfindlichkeit verwendet werden, der aus relativ kleinen EingangsSignalen, die auf den Daten-Sammel-Leitungen auftreten, relativ große digitale Ausgangssignale erzeugt. Eine relativ kleine Änderung in dem Potential entlang der Bit und Bit-Deten-Sammel-Leitungen 2 und 4 spiegelt sich als ein relativ großes logisches Signal an den Datenknoten 8 und 10 wieder. Die Signale mit dem relativ niedrigen

-IZ-

709833/0554

Pegel, die von der Speicherzellenanordnung über die Sammel-Leitungen 2 und k angelegt werden, können kleiner als die Schwelle eines der FETs Q₁ oder Q„ sein. In Übereinstimmung mit der vorliegenden Erfindung spiegeln jedoch die Körper-Eingangsknoten 12 und 13 einen über ihnen vorhandenen Potentialunter·» schied wider, um wirksam die Schwelle eines der SOS/FETs Q₁ und Q in Bezug auf Masse zu erhöhen. Auf diese Weise wird der erste der FETs Q₁ und Q₂ stärker angeschaltet, während der zweite der FETs Q₁ und Q_? abgeschaltet wird; An den Gateelektroden der FETs Q₁ und Q_ wird ein regenerativer Stromeffekt aufrechterhalten, wodurch eine Datensperre ausgebildet wird.

Es ist verständlich, daß gegenüber dem dargestellten Ausführungsbeispiel Änderungen möglich sind, ohne daß der Rahmen der Erfindung verlassen wird. Beispielsweise können die FETs Q₁ - Q^ nicht nur aus η-Kanal—Einrichtungen, sondern auch durch andere geeignete Halbleitereinrichtungen verwirklicht werden. Darübe^- hinaus können die FETs Q₁ -Q^- nicht wie in dem bevorzugten Ausführungsbeispiel dargestellt, durch eine Schicht von Silizium auf einem Saphirsubstrat hergestellt werden, sondern sio können auch aus irgendeinem anderen geeigneten Halbleitermaterial auf einem isolierenden Träger hergestellt werden. Es ist weiterhin für den Fachmann verständlich, daß der Leitfähigkeitstyp der FETs Q. -Q,- und die entsprechenden logischen Pegel der Datenknoten S und 10 von dem Typ der angewendeten Einrichtung sowie dem logischen Pegel der Signale auf den Daten-Sammel-Leitungen 2 und h abhängen.

Im Vorstehenden wurde ein einziger Abfühlkreis beschrieben, der einen Differenz-Speicher-Detektor mit erhöhter Empfindlichkeit zum Lesen des binären Zustandes von angewählten Speicherelementen,

- 13 -

709833/05.54.

- ta -

die eine Anordnung von Speicherelementen bilden, verwirklicht. Dieser Detektor weist in einer bevorzugten Ausführungsforiri einen Schaltkx-eis auf, der aus oirior Vielzahl von Motolloxid-Halbleiter-Feldeffokttransistoren besteht, die in einer Schicht von Silizium auf einem Sapb.xrtra.gor hergestelltwörden. Der ICörpex^vknoten jedes Transistors eines Paares von SOvS/FBTs ist mit einer entsprechenden. Daten-Saminel-Leitung der Speicheranordnung· verbunden, um so Differenz-Eingangsknoten für den Detektorkreis vorzugeben. Der vorliegende Detektorkreis liefert aus relativ kleinen Eingangssigria.!en,die voxi der Speicheranordnung über die Daten-Samme1-Leitungen geliefert worden relativ große digitale Ausgangssignale.

709833/0554

Leerseite

Claims

-IA -

Patentansprüche

(Λ .'Detektorkreis, gekennzeichnet durch eine Informationssignalquclle, durch Datensammelleitungen, die so ceschaltet sind, daß sie Informationssignale dieser Informationssignalquelle aufnehmen, einen Schaltkreis, der so ausgebildet ist, daß er die Informationssignale entlang der Datensammelloitungen abfühlt, wobei dieser Schaltkreis eine Vielzahl von Halbleitereinrichtungen mit mehreren Anschlüssen aufweist, die jeweils einen Körperknoten besitzen, der zwischen den die Leitfähigkeitsstrecke vorgebenden Anschlüssen ausgebildet wird, und durch Schaltungsmittel, die mindestens einige der Körperknoten mit den Datensammelleitungen verbinden.
2. Detektorkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleitereinrichtungen mit mehreren Anschlüssen aus einer Schicht von Silicium auf einem Saphirsubstrat hergestellt werden.
3. Detektorkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß mindestens einige andere der Körperknoten mit einer Bezugspotentialquelle verbunden sind»
4. Detektorkreis nach Anspruch 3_t dadurch gekennzeichnet, daß die Bezugspotentialquelle Masse ist.
5. Detektorkreis nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß die Informationssignalquelle mindestens ein Speicherelement aufweist, in dem ein Infor-. mationssignal gespeichert ist.

- 15 -

709833/0K54
6. Detektorkreis nach Anspruch 1 oder einein der folgenden, dadurch gekennzeichnet, daß ein Steueranschluß von jeweils einem eines Paares von mehrere Anschlüsse aufweisenden Halbleitercinrichtungen mit einem der Leitfähigkeitsstrecken· Anschlüsse des anderen der Paare von Einrichtungen kreuzverkoppelt ist, wobei die Körporknoten jedes der Paare der Einrichtungen mit den Datensammelleitungen verbunden sind.
7. Detektorkreis nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß ein Taktanschluß vorgesehen ist, an den ein Taktsignal anlegbar ist, wobei der Taktanschluß mit dem Steuoranschluß von mindestens einigen anderen der Vielzahl von mehreren Anschlüssen aufweisenden Halbleitereinrichtungen verbunden ist, um ihre Arbeitsweise synchron zu steuern.
8. Speicherelemente zum Speichern von Informationen, Datensammelleitungen, die so verschaltet sind, daß sie Signale der Speicherelemente aufnehmen, Mittel, die die in den Speicherelementen gespeicherte Information abbilden und ein Detektorkreis, der mit den üatensammelleitungen verbunden ist, um den Zustand der Informationssignale abzufühlen, wobei dieser Detektorkr*eis eine Vielzahl von Halbleitereinrichtungen mit mehreren Anschlüssen auf v/eist, wobei jede dieser Einrichtungen Anschlüsse für die Leitfähigkeitsstrecke und einen Steueranschluß aufweist, und wobei mindestens eine erste und eine zweite dieser Einrichtungen mit einer Vielzahl von Anschlüssen einen Körperknoten aufweist, der zwischen ihren Steueranschlüssen gebildet wird, und wobei Mittel vorgesehen sind, um entsprechend die Körperknoten der ersten und zweiten Einrichtung mit den Datensammelleitungen zu verbinden, wobei der Zu-

- 16 -

70S83 3/0554

stand des Informationssignals sich in einer entsprechenden Potentialdifferenz zwischen den Körperknoten der ersten und zweiten Einrichtung widerspiegelt*
9. Speicherelement nach Anspruch 8, dadurch gekennzeichnet, daß die erste und zweite, eine Vielzahl von Anschlüssen aufweisende Einrichtung in einer Schicht von Silicium auf einein Saphirträger hergestellt ist.
10. Detektorkrois zum Erfassen des logischen Zustandes von InformationsSignalen, die entlang ersten und zweiten Daten-

werden
sainmelleitungenzugeführt/rgekennzeichnet durch eine Vielzahl von Halbleitereinrichtungen, die jeweils mindestens vier Anschlüsse besitzen, erste und zweite Leitfähigkeitsstrecken-Anschlüsse jeder Einrichtung von mindestens einem Paar der Vielfalt der Einrichtungen, die selektiv mit einer Bezugspotentialquelle verbunden sind, durch dritte Steueranschlüsse von jeder Einrichtung des Paares, die mit einem Leitfähigkeitsstreckenanschluß der anderen Einrichtung des Einrichtungspaares verbunden sind, und durch vierte Anschlüsse jeder Einrichtung des Paares, die entsprechend mit jeweils einer der ersten und zweiten Datensammelleitung verbunden sind, um so ein Differenzeingangssignal für den Detektorkreis vorzugeben.

1 Π 9 R 1 3 / Π ^c 5 U