DE3012831A1 - I hoch 2 l-schaltung - Google Patents

I hoch 2 l-schaltung

Info

Publication number
DE3012831A1
DE3012831A1 DE19803012831 DE3012831A DE3012831A1 DE 3012831 A1 DE3012831 A1 DE 3012831A1 DE 19803012831 DE19803012831 DE 19803012831 DE 3012831 A DE3012831 A DE 3012831A DE 3012831 A1 DE3012831 A1 DE 3012831A1
Authority
DE
Germany
Prior art keywords
bistable
circuit
circuit according
inputs
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803012831
Other languages
English (en)
Other versions
DE3012831C2 (de
Inventor
Kent F Smith
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Arris Technology Inc
Original Assignee
Arris Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Arris Technology Inc filed Critical Arris Technology Inc
Publication of DE3012831A1 publication Critical patent/DE3012831A1/de
Application granted granted Critical
Publication of DE3012831C2 publication Critical patent/DE3012831C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit

Description

Anmelderin; General Instrument Corporation, Clifton, New Jersey / USA
I2L-Schaltung
Die Erfindung betrifft eine IaL-Schaltung zum Fühlen von verhältnismäßig kleinen Unterschieden der Signalamplituden wan ersten und zweiten EingangsSignalen.
Ss sind verschiedene Fühlschaltungen, die nach unterschiedlichen Technologien herstellbar sind, wie beispielsweise bipolar© Schaltungen, ÜQS-,.CMOS-Schaltungen u.a. allgemein bekannt und weit verbreitet. Beispielsweise werden Differenzverstärker in vielen verschiedenen Anwendungsformen verwendet, pm Amplitradenunterschiede zwischen zwei Eingangssignalen zu fühlen und festzustellen. Leseverstärker sind auf vielen An- ^sndungsgebieten verwendet worden, um das Vorhandensein oder ias Fehlen eines Signals, beispielsweise in Speichern zu fühian, wobei sie benutzt werden, um den Zustand ein^es Speicher-
030042/0813
■If
elements festzustellen.
Die ständige Suche nach Wegen und Möglichkeiten, die Schaltungsbzw. Packungsdichten und die Arbeitsgeschwindigkeit zu erhöhen und die Energieanforderungen zu senken, hat in jüngster Zeit zu integrierten Injektionslogik- (I2L-)Schaltungen geführt. Da I2L-Schaltungen schneller arbeiten können als N-Kanal-MOS-Schaltungen, weniger Energie als komplementäre MOS-Schaltungen verbrauchen und verhältnismäßig weniger Raum auf einem Halbleiterchip benötigen, hat sich ergeben, daß I2L-Schaltungen sich besonders gut zur Herstellung von Speicherschaltungen mit wahlfreiem bzw. direktem Zugriff, sogenannten Direktzugriffspeichern, u.a. eignen.
Die grundsätzliche I2L-Logikschaltung ist ein einfacher Inverter, welcher aus einem vertikalen NPN-Transistor mit mehreren Emittern besteht, der invers arbeitet. Bei dieser Arbeitsweise arbeiten die herkömmlichen bipolaren NPN-Emitter als Kollektoren. Eine Basisansteuerung an dem NPN-Transistor wird durch eine laterale PNP-Stromquelle geliefert, die im allgemeinen als Injektor bezeichnet wird. Bei der integrierten Schaltung ist der PNP-Injektor in dem NPN-Transistor auf dem Siliziumkörper integriert. Die Anwendung*I2L-Verfahren bei der Herstellung von Speicherzellen und zugeordneten Schaltungen ist wegen der hohen Betriebsgeschwindigkeit, der geringen Größe und des niedrigen Energieverbrauchs vorteilhaft. Bei einer entsprechenden Auslegung kann eine IaL-Speichereinheit funktionell gesteuert werden, d.h. die Einheit kann in einfacher Weise durch Ändern der Größe des Energiesignaleingangs gelesen, geschrieben oder in Bereitschaft gehalten werden. Derartige I2L-Speichereinheiten, wie sie von Siegrriend Wiedman in einem Artikel beschrieben sind, der in dem IEEE Journal of Solid-state Circuits, Bd. Se-S No.5 vom Oktober 1973 unter dem Titel "Injection-Coupled Memory: A High Density Static Bipolar Memory" veröffentlicht ist, weisen ein Paar kreuzgekoppelter, vertikaler PNP-Speichertransistoren auf, die von einem Paar lateraler PNP-Injektionstransistoren ge-
030042/0813
speist werden, die mit einer Versorgungsleitung verbunden sind. In dem Speicherelement sind zwei Transfertransistoren des lateralen PNP-Injektionstransistortyps verwendet, welche dazu dienen, jeden der Speichertransistoren mit einer gesonderten Leitung eines Paars von Datenübertragungsleitungen zu verbinden.
Wenn sich das Speicherelement in dem Bereitschaftszustand befindet, hat das Eingangsenergiesignal eine verhältnismäßig niedrige Amplitude. Wenn die in dem Element gespeicherte Information zu lesen ist, wird die Amplitude des Eingangsenergiesignals erhöht, wodurch dann jede der zwei Datenübertragungsleitungen Strom über einen der Transfertransistoren erhält. Einer der Ausgangsströme hat eine etwas größere Amplitude als der andere Ausgangsstrom, wobei dieser Unterschied den Zustand der kreuzgekoppelten Speichertransistoren wiedergibt.
Da die Energieanforderungen eines derartigen I2L-Speicherelements in vorteilhafter Weise niedrig, sind, sind auch die Amplituden der Ausgangsströme in den Datenübertragungslextungen verhältnismäßig niedrig. Jedoch sind die Amplituden der Ausgangsströme in diesem Fall nicht von Bedeutung, da es auf den Unterschied der Stromamplituden ankommt, der über die Ausgangsleitungen fließt, und den Zustand des Elementes wiedergibt. Dieser Unterschied ist äußerst gering und kann im Bereich von 10OnA oder sogar noch kleiner sein. Folglich muß die Schaltung, welche den Unterschied zwischen den Stromamplituden in den Ausgangsleitungen fühlt, sehr empfindlich sein. Ferner muß eine Schaltung arbeiten, ohne den Zustand des Speicherelements zu zerstören, mit welchem sie verbunden ist, muß im Aufbau verhältnismäßig einfach sein, wenig Energie und Raum benötigen und mit der I2L-Technologie verträglich sein.
Selbst in Fällen, wo die jeweiligen Unterschiede in den Stromamplituden zwischen zwei EingangsSignalen etwas größer sind, ist es oft vorteilhaft, wenn derartige Unterschiede sehr schnell festgestellt werden können. Wenn derartige Signale gleichzeitig
030042/0813
an zwei Ausgangsleitungen angelegt sind, ist der Unterschied in den Stromamplituden am Anfang sehr gering und erst im Laufe der Zeit bildet sich ein größerer Unterschied aus. Wenn herkömmliche Leseschaltungen verwendet werden, muß bei derartigen Schaltungen aufgrund der fehlenden Empfindlichkeit der Lesevorgang normalerweise verzögert werden, bis der Stromunterschied eine entsprechende Größe erreicht hat. Bei einer empfindlicheren Leseschaltung kann die erforderliche Zeit dadurch beträchtlich verkürzt werden, daß die Unterschiede bereits am Anfang gefühlt werden, d.h. bevor sich ein gewisser Unterschied ausgebildet hat. Folglich hat eine Leseschaltung mit einer höheren Empfindlichkeit den Vorteil, daß bei bestimmten Anwendungen mit einer höheren Geschwindigkeit gearbeitet werden kann.
Die Erfindung soll daher eine Schaltung zum Fühlen von verhältnismäßig kleinen Unterschieden in der Signalamplitude von ersten und zweiten EingangsSignalen schaffen. Ferner soll eine Fühloder Leseschaltung geschaffen werden, welche in der I2L-Technologie ausgeführt werden kann und welche mit einer höheren Geschwindigkeit arbeitet. Darüber hinaus soll eine Leseschaltung geschaffen werden, welche zum zerstörungsfreien Lesen des Ausgangs eines Speicherelements in einem I2L-Direktzugriffspeicher verwendet ist. Auch soll gemäß der Erfindung eine Fühlschaltung geschaffen werden, mit welcher Unterschiede in der Stromamplitude im Bereich von Nanoampere festgestellt werden können. Darüber hinaus soll die Fühl- oder Leseschaltung mit einer verhältnismäßig geringen Energie betrieben werden können und verhältnismäßig wenig Platz benötigen. Schließlich soll eine Fühlschaltung mit einer verhältnismäßig einfachen I2L-Anordnung geschaffen werden.
Gemäß der Erfindung ist eine I2L-Schaltung zum Fühlen von verhältnismäßig kleinen Unterschieden in der Signalamplitude von ersten und zweiten Eingangssignalen geschaffen. Hierbei können erste und zweite Einrichtungen zum Empfangen der ersten bzw. zweiten Eingangssignale verwendet werden. Eine bistabile Ein-
030042/0813
richtung mit zwei Eingängen gibt einen Ausgang ab, der für den Grad kennzeichnend ist, mit welchem die Eingänge der bistabilen Einrichtung im Anschluß an das Rücksetzen der bistabilen Einrichtung erregt werden. Ferner sind Einrichtungen vorgesehen, um Strom an die bistabile Schaltung abzugeben. Auch sind Einrichtungen zum Rücksetzen der bistabilen Einrichtung vorgesehen. Einrichtungen, die betriebsmäßig mit den Eingängen der bistabilen Schaltung und mit den Empfangseinrichtungen verbunden sind, sind vorgesehen, um die Eingänge der bistabilen Einrichtungen in einer Weise zu erregen, die von den Amplituden der Eingangssignale abhängig ist, die an die ersten und zweiten Empfangseinrichtungen angelegt werden.
Die Empfangseinrichtung weist vorzugsweise eine Einrichtung zum Löschen der Schaltungseingänge auf. Die Löscheinrichtung spricht auf einen Löschbefehl an, welcher zu einem Zeitpunkt erzeugt wird, bevor die Eingangssignale an die Empfangseinrichtung angelegt werden.
Die RückSetzeinrichtung weist eine Einrichtung zum Entregen der bistabilen Einrichtung auf. Die Rücksetzeinrichtung weist Einrichtungen zum Unwirksammachen oder Sperren der Ansteuereinrichtung auf, indem entweder die Energiezufuhr abgeschaltet oder deren Ausgang geerdet wird. Die Ansteuereinrichtung weist vorzugsweise einen oder mehrere Injektionstransistoren und eine Einrichtung zum Vorsehen einer Energiequelle auf. Die Sperreinrichtung kann eine Einrichtung zum Sperren der Energiequelle aufweisen, d.h. zum Abschalten der Energie an dem Injektionstransistor oder sie kann Einrichtungen zum Erden der Ausgangsschaltung des Injektionstransistors aufweisen. Auf jeden Fall spricht die Sperreinrichtung auf einen Rücksetzbefehl an, welcher normalerweise während des Anliegens des Löschbefehls und eine kurze Zeitperiode danach angelegt wird. Während des Vorhandenseins des Rücksetzbefehls wird die Energie an der bistabilen Einrichtung gesperrt, so daß die kreuzgekoppelten Speichertransistoren abschalten, welche die bistabile Einrichtung bilden. Wenn der
030042/0813
Rücksetzbefehl endet, werden die beiden kreuzgekoppälten Speichertransistoren, welche die bistabile Einrichtung bilden, gleichzeitig erregt.
Sobald die bistabile Einrichtung erregt ist und die Schaltung betriebsfähig ist, besteht die Gefahr, daß der Strom, der der bistabilen Einrichtung durch die Injektionstransistoren zugeführt wird, über die ersten und zweiten Empfangseinrichtungen zu den ersten und zweiten Schaltungseingängen rückgekoppelt wird. Wenn die Fühlschaltung in einem Direktzugriffspeicher verwendet wird, um den Ausgang einer Speicherzelle zu fühlen, ist es bei Anlegen eines Stroms an die Datenübertragungsleitungen während der Leseoperation möglich, den Zustand des Elements zu unterbrechen bzw. zu zerstören. Dies ist bei einem zerstörungsfreien Lesen natürlich nicht zulässig.
Um diese Schwierigkeiten zu überwinden, wirkt die Erregungsoder Ansteuereinrichtung auch als eine Einrichtung, um die Empfangseinrichtung von der bistabilen Einrichtung zu trennen. Mit anderen Worten, die Erregungseinrichtung muß verhindern, daß Strom von dem Injektionstransistor über die Empfangseinrichtung auf die Datenübertragungsleitungen gelangt. Sie muß jedoch diese Funktion erfüllen und noch dazu einen verhältnismäßig kleinen Unterschied in den Stromamplituden auf den Datenübertragungsleitungen bewirken, um den Zustand der bistabilen Einrichtung einzustellen. Dies"ist dadurch erreicht, daß die Erregungs- und Ansteuereinrichtung erste und zweite Lasttransistoren aufweist* die jeweils einen Steueranschluß und eine Ausgangsschaltung haben. Jeder der Steueranschlüsse ist mit einer der Empfangseinrichtungen verbunden. Jede der Ausgangsschaltungen ist zwischen Erde und den anderen Eingang der bistabilen Einrichtung geschaltet. Auf diese Weise wirkt jeder der Transistoren in der Ansteuereinrichtung als Last für einen der kreuzgekoppelten Speichertransistoren in der bistabilen Einrichtung, die den Stromunterschied in den Eingangssignalen verstärkt und gleichzeitig verhindert, daß der Injektionsstrom die Schaltungseingänge erreicht.
030042/0813
Die bistabile Einrichtung weist erste und zweite kreuzgekoppelte Speichertransistoren, vorzugsweise die vertikalen NPN-Transistoren auf, die jeweils zwei Emitter aufweisen, die als Kollektoren betrieben werden. Jeder der Speichertransistoren ist mit eineir. Injektionstransistor verbunden und wird durch einen solchen Transistor erregt, der vorzugsweise eine laterale PNP-Stromquelle ist, deren Emitter so geschaltet ist, daß der Speichertransistor mit Energie versorgt wird. Es können zwei verschiedene Injektionstransistoren vorgesehen sein, und zwar einer für jeden Speichertransistor. Es kann auch ein einziger Injektionstransistor mit zwei Emittern verwendet werden, von denen jeweils einer mit einem der Speichertransistoren verbunden ist.
Die Arbeitsweise der Fühlschaltung ist ziemlich einfach. Der Rücksetzbefehl und der Löschbefehl dienen zum Abschalten der bistabilen Einrichtung und zum Löschen der Empfangseinrichtung. Der Löschbefehl endet und die festzustellenden Signale werden an die erste bzw. zweite Empfangseinrichtung angelegt. Danach endet der Rücksetzbefehl worauf dann der Injektionstransistor als Stromquelle für die kreuzgekoppelten Speichertransistoren in der bistabilen Einrichtung wirken kann. Jeder der Lasttransistoren ist zwischen eine der Empfangseinrichtungen und einen der Eingänge der bistabilen Einrichtungen geschaltet. Die Leitfähigkeit jedes Transistors legt den Grad fest, mit welchem die angschlossene bistabile Einrichtung erregt ist . Durch das Eingangssignal mit der größeren Amplitude wird der zugeordnete Lasttransistor stärker leitend als der andere Lasttransistor. Die bistabile Einrichtung nimmt einen Zustand an, welcher den relativen Grad wiedergibt, mit welchem deren Eingänge erregt werden. Durch den Strom, der durch den Injektionstransistor in die kreuzgekoppelten Speichertransistoren injiziert worden ist, hält die bistabile Einrichtung diesen stabilen Zustand und erzeugt einen Ausgang, welcher eine Funktion dieses Zustands ist. Die Lasttransistoren haben die zusätzliche wichtige Funktion, die Empfangseinrichtung von dem Stromausgang der Injektionstransistoren zu trennen, so daß der von dem Injektionstransistor erzeugte Strom
030042/0813
■ΛΙο
nicht über die Empfangseinrichtung zurückgekoppelt werden kann, um die Eingangssignalquelle zu unterbrechen.
Durch die Erfindung ist somit eine I2L-Schaltung zum Fühlen von verhältnismäßig kleinen Amplitudenunterschieden zwischen zwei EingangsSignalen geschaffen. Eine bistabile Schaltung mit zwei Eingängen gibt einen Ausgang ab, der für den Grad kennzeichnend ist, mit welchem jeder der Eingänge der bistabilen Schaltung im Anschluß an die Erregung der bistabilen Schaltung durch eine Stromquelle in Form eines Injektionstransistors erregt ist, welcher unwirksam gemacht wird, um die bistabile Schaltung rückzusetzen. Es ist ein Paar Lasttransistoren vorgesehen, deren Steueranschlüsse entsprechend geschaltet sind, um die Eingangssignale aufzunehmen. Jeder Lasttransistor dient dazu, jeweils einen anderen Eingang der Eingänge der bistabilen Einrichtung in einem Grad zu erregen, der von deren Leitfähigkeit abhängt, welche ihrerseits wiederum von der Amplitude des angelegten Eingangssignals abhängt. Die Lasttransistoren dienen auch dazu, die Quelle der Eingangssignale von dem erregenden Injektionsstrom zu trennen, um zu verhindern, daß die Fühlschaltung den Zustand der Quelle der Eingangssignale unterbricht.
Die Erfindung wird nunmehr anhand von bevorzugten Ausführungsformen unter Bezugnahme auf die anliegenden Zeichnungen im einzelnen erläutert. Es zeigen:
Fig.1 eine schematische Darstellung eines herkömmlichen Speicherelements, das in Verbindung mit der erfindungsgemäßen Fühlschaltung verwendbar ist;
Fig.2 eine"schematische Darstellung der Fühlschaltung gemäß· der Erfindung; und
Fig.3 ein Blockschaltbild eines DirektzugriffSpeichers, bei welchem die Anwendung der Fühlschaltung gemäß der Erfindung gezeigt ist.
030042/0813
In Fig.1 ist ein bekannter Aufbau eines I2L-Speicherelements dargestellt, das besonders gut in Verbindung mit der erfindungsgemäßen Fühlschaltung verwendet werden kann. Das in Fig.1 dargestellte Speicherelement ist das Element, das in dem eingangs angeführten Artikle von Wiedman beschrieben ist. Dieser Elementaufbau stellt nur eine von vielen Möglichkeiten dar, welche in Verbindung mit der Fühlschaltung gemäß der Erfindung verwendet werden können. Andere Elementanordnungen, bei welchen der Zustand des Elements den Unterschied zwischen den Stromamplituden an zwei Ausgangsanschlüssen wiedergibt, können ebenfalls in Verbindung mit der erfindungsgemäßen Fühlschaltung verwendet werden. Der Aufbau dieses Elements dient im vorliegenden Fall nur der Erläuterung, und ist nicht Teil der Erfindung oder stellt eine Beschränkung der Erfindung dar.
Das Element weist einen Energiesignal-Eingangsanschluß 10 auf, der mit den Injektions-(Emitter-)Anschlüssen eines Paars von Injektionstransistoren 12 und 14 mit geerdeter Basis verbunden ist. Die Kollektoranschlüsse der Transistoren 12 und 14 sind mit Verbindungsstellen 16 bzw. 18 verbunden. Der Speicherteil des Elements weist ein Paar kreuzgekoppelter Transistoren 20 und 22 auf. Die Basis des Transistors 20 ist mit dem Verbindungspunkt 18 und die Basis des Transistors 22 ist mit dem Verbindungspunkt 16 verbunden. Die Ausgangsschaltung des Transistors 20 ist zwischen den Verbindungspunkt 16 und Erde geschaltet, während die Ausgangsschaltung des Transistors 22 zwischen den Verbindungspunkt 18 und Erde geschaltet ist. Ferner sind ein Paar Datentransferanschlüsse 24 und 26 vorgesehen. Der Datentransferanschluß 24 ist über einen Transfertransistor (pass transistor) 28 mit der Verbindungsstelle 16 verbunden, während der Transferanschluß 26 über einen Transfettransistor 30 mit der Verbindungsstelle 18 verbunden ist. Die Transistoren 12, 14, 28 und 30 sind Injektionstransistoren, d.h. lateralePNP'-Einrichtungen, welche als Stromquellen wirken, und die Transistoren 20 und 22 sind vertikale (bipolare) NPN-Transistören.
- 10 -
030042/0813
Die Arbeitsweise des I2L-Speicherelements ist ziemlich einfach. Bei einem Bereitschaftszustand ist ein verhältnismäßig niedriger Energieeingang an den Energieeingangsanschluß 10 angelegt. Bei Anliegen des Energieeingangssignals speisen die Injektionstransistoreri 12 und 14 Strom in die kreuzgekoppelten Speichertransistoren 20 und 22 ,um deren Zustand zu halten. Einer der kreuzgekoppelten Speichertransistoren 20 und 22 ist leitend und der andere ist nichtleitend, so daß auf diese Weise der Zustand des Elements dargestellt ist. Um den Zustand des Elements zu ändern, d.h. eine Schreiboperation durchzuführen, wird das an den Eingangsanschluß 10 angelegte Signal erniedrigt, so daß der Injektionsstrom von den Injektionstransistoren 12 und 14 erniedrigt wird. Ein Dateneingangssignal wird an einen der Transferanschlüsse 24 oder 26 angelegt. Durch Senken des Injektionsstroms wird das Dateneingangssignal durch den entsprechenden Transfertransistor 28 oder 30 gezwungen, um das Flip-Flop zu setzen. Nach dem Setzen desFlip-Flops wird der Energiesignaleingang wieder auf den Bereitschaftspegel angehoben.
Zur Durchführung einer Leseoperation wird das Energieeingangssignal so angehoben, daß der Injektionsstrom der Transistoren 12 und 14 größer wird. Durch die Zunahme des Injektionsstroms fließen Ströme über die Transfertransistoren 28 und 30 zu den Transferanschlüssen 24 bzw. 26. An einem der Transferanschlüsse 24 und 26 wird in Abhängigkeit von dem Zustand des Elements eine Stromamplitude erhalten, welche etwas höher ist als die andere.
Dieser Unterschied in der Stromamplitude zwischen den Strömen an den Transferanschlüssen 24 und 26 wird gefühlt und es wird festgestellt, welche der Stromamplituden größer ist. Die Fühlschaltung, welche feststellt, welche der Stromamplituden größer ist, gibt ein Datenausgangssignal ab, welches den Zustand des Elements wiedergibt.
Jedoch ist der Unterschied in den Stromamplituden der Signale, welche an den zwei Transferanschlüssen anliegen, ziemlich klein,
- 11 -
030042/QS13
und folglich ist eine hochempfindliche Fühlschaltung erforderlich. Außerdem ist es während des Fühlvorgangs „wichtig, daß keine Signale an die Datentransferanschlüsse 24 und 26 angelegt werden, welche den Zustand des Elements stören oder ändern. Folglich muß die Fühlschaltung, welche in Verbindung mit Elementen dieser Art verwendet wird, diejenige sein, welche keine Signale an die Datentransf eranschlüsse 24 und 26 anlegt, welche den Elementzustand stören. Mit anderen Worten, die Fühlschaltung muß so arbeiten, daß sie ein zerstörungsfreies Lesen des Elements zuläßt.
Die Fühlschaltung gemäß der Erfindung, die schematisch in Fig.2 dargestellt ist, ist für diese Aufgaben und Funktionen ausgelegt. Das Element weist erste und zweite in ihrer Gesamtheit mit A bezeichnete Einrichtungen auf, die erste und zweite Eingangssignale aufnehmen können, beispielsweise die Signale von den Transferanschlüssen 24 bzw. 26. In ihrer Gesamtheit mit B bezeichnete bistabile Einrichtungen mit zwei Eingängen sind vorgesehen, um einen Ausgang zu bilden, der den Grad kennzeichnet, mit welchem die Eingänge der bistabilen Einrichtungen im Anschluß an das Rücksetzen der bistabilen Einrichtungen jeweils erregt sind. Durch in ihrer Gesamtheit mit C bezeichnete Einrichtungen wird Strom den bistabilen Einrichtungen zugeführt, um diese ζμ erregen. Zum Rücksetzen der bistabilen Einrichtungen sind in ihrer Gesamtheit mit-D bezeichnete Einrichtungen vorgesehen. Ferner sind in ihrer Gesamtheit mit E bezeichnete Einrichtungen vorgesehen, die betriebsmäßig mit den Eingängen der bistabilen Einrichtungen und mit der Empfangseinrichtung verbunden sind, um einen ausgewählten Eingang der Eingänge einer bistabilen Einrichtung in einem höheren Grad zu erregen, entsprechend welchem die erste und zweite Empfangseinrichtung A dann das Signal mit der größeren Amplitude erhält.
Die ersten und zweiten Empfangseinrichtungen A weisen jeweils .einen Eingangsanschluß und einen bipolaren Transistor auf, dessen Ausgangsschaltung zwischen den Eingangsanschluß und Erde geschaltet ist. Die erste Empfangseinrichtung weist einen Eingangsan-
- 12 -
030042/0813
Schluß 32 auf, der durch eine Eingangsleitung oder eine Sammelleitung 34 mit einer ersten Eingangssignalquelle, beispielsweise dem Transferanschluß 24 des in Fig.1 dargestellten Elements verbunden ist. Der Eingangsanschluß 32 ist mit dem Kollektor eines Transistors 36 verbunden, dessen Emitter geerdet ist. In ähnlicher Weise ist der zweite Eingangsanschluß 38 mit einer Eingangsleitung 40 verbunden, welche wiederum mit einer zweiten Signalquelle, beispielsweise dem Datentransferanschluß 26 des in Fig.1 dargestellten Elements, verbunden ist. Der Eingangsanschluß 38 ist mit dem Kollektor eines Transistors 42 verbunden, dessen Emitter geerdet ist.
Die Basen der Transistoren 36 und 42 sind mit einer gemeinsamen Leitung 44 verbunden, welche entsprechend geschaltet ist, um einen Löschbefehl bzw. ein Löschbefehlsignal aufzunehmen. Während des Anliegens eines Löschbefehls werden die Transistoren 36 und 42 leitend, so daß die Eingangsanschlüsse 32 bzw. 38 und die ihnen zuordneten Eingangsleitungen geerdet sind. Folglich arbeiten die Transistoren 36 und 42 ,welche einen Teil der Empfangseinrichtung darstellen, bei Anliegen eines Löschbefehls so, daß sie die Eingangsanschlüsse und die diesen zugeordneten Eingangsleitungen löschen .
Die bistabile Einrichtung B mit zwei Eingängen weist ein Paar kreuzgekoppelter Datenspeichertransistoren 46 und 48 auf. Die Transistoren 46 und 48 sind vertikale NPN-Transistoren, deren mehrere Emitter als Kollektoren betrieben werden und die jeweils Verbindung mit einer lateralen PNP-Stromquelle oder in Verbindung mit einem Injektionstransistor (was unten noch beschrieben wird) einen Teil eines I2L-Elements bilden. Der Transistor 46 weist einen ersten Kollektor 50, der mit einem ersten Eingangsanschluß 52 der bistabilen Einrichtung verbunden ist, und einen zweiten Kollektor 54 auf, welcher mit einem ersten Datenausgangsanschluß 56 verbunden ist. Der Emitter des Transistors 56 ist geerdet. Der Transistor 48 weist einen ersten Kollektor 58, der mit einem zweiten EingahgsanSchluß 60 der bistabilen Einrichtung verbunden
- t3 -
030042/0813
ist, und einen zweiten Kollektor 62 auf, welcher mit einem zweiten Datenausgangsanschluß 64 verbunden ist. Der Emitter des Transistors 48 ist geerdet.
Der Eingangsanschluß 52 ist über eine Verbindungsstelle 66 mit der Basis des Transistors 48 verbunden. In ähnlicher Weise ist der Eingangsanschluß 60 über eine Verbindungsstelle 68 mit der Basis des Transistors 46 verbunden. Die Verbindungsstellen 66 und 68 sind mit der Stromversorgungseinrichtung C verbunden, welche ein Paar lateraler PNP -Injektionstransistoren 70 und 72 aufweist, welche geerdete Basen haben. Die Verbindungsstelle 66 ist mit dem Kollektor des Transistors 70 und die Verbindungsstelle 68 ist mit dem Kollektor des Transistors 72 verbunden. Die Emitter der Transistoren 70 und 72 sind mit einer Leitung 74 verbunden, an welche ein Energieeingangssignal angelegt wird. Bei Vorhandensein des Energieeingangssignals speisen die Transistoren 70 und 72 Strom in die bistabile Einrichtung, um diese zu betreiben. Wenn das Energieeingangssignal nicht anliegt, wird kein Eingangsstrom in die bistabile Einrichtung eingespeist, und die beiden Transistoren 46 und 48 werden nicht leitend.
Die Fühlschaltung gemäß der Erfindung ist in Fig.2 mit zwei gesonderten Injektionstransistoren 70 und 72 für eine Stromversorgung der bistabilen Einrichtung B dargestellt. Selbstverständlich können die Transistoren 70 und 72 auch durch einen einzigen Injektionstransistor ersetzt werden, welcher ein Paar Kollektoren aufweist, die jeweils mit einer der Verbindungsstellen 66 und 68 verbunden sind, unabhängig davon, ob einer oder zwei getrennte Injektionstransistoren vorgesehen sind, ist die Arbeitsweise der erfindungsgemäßen Schaltung die gleiche.
Für eine richtige Arbeitsweise der Fühlschaltung nach der Erfindung muß die bistabile Einrichtung unmittelbar vor jeder Leseoperation rückgesetzt sein. Das Rücksetzen der bistabilen Einrichtung ist durch Abschalten der Energie an der bistabilen Einrichtung erreicht, wodurch die kreuzgekoppelten Transistoren 46 und
- 14 -
030042/0813
48 nichtleitend gemacht werden. Durch das Nichtleitendmachen der Transistoren 46 und 48 wird der vorherige Zustand der bistabilen Einrichtung gelöscht und sie kann in Abhängigkeit von dem Amplitudenunterschied zwischen den Signalen auf den Eingangsleitungen 34 und 40 einen neuen Zustand erreichen.
Das Rücksetzen der bistabilen Einrichtung kann auf zwei Arten erreicht werden. Die bevorzugte Art, die bistabile Einrichtung rückzusetzen,,besteht einfach darin, das an die Leitung 74 angelegte Energieeingangssignal für kurze Zeit abzuschalten, und danach wieder das Eingangssignal anzulegen, um die Schaltung betriebsbereit zu machen. Die zweite Möglichkeit, um dasselbe Ergebnis zu erreichen, ohne den Energiesignaleingang zu pulsen.besteht darin, eine gesonderte Rücksetzeinrichtung D in Form eines Rücksetztransistors 76 (oder vorzugsweise zwei gleiche gesonderte Rücksetztransistoren) vorzusehender (bzw. die) ein Paar Kollektoren aufweist (bzw. aufweisen), die zwischen die Injektionstransistoren und die Verbindungsstellen 66 bzw. 68 geschaltet sind. Der Emitter des Rücksetztransistors 76 ist geerdet und an seiner Basis wird ein Rücksetzbefehl erhalten. Bei Anliegen des Rücksetzbefehls wird der Rücksetztransistor 76 leitend, wodurch die Verbindungsstellen 66 und 68 geerdet werden. Wenn folglich der Rücksetztransistor 76 durch Anlegen des Rücksetzsignals leitend gemacht ist, wird die Stromzufuhr von den Injektionstransistoren 70 und 72 zu der bistabilen Einrichtung abgeschaltet, wodurch eine •Rücksetzung vollzogen ist.
Die Ansteuer- oder Erregungseinrichtung E der bistabilen Schaltung weist ein Paar Transistoren 78 und 80 auf. Der Kollektor des Transistors 78 ist mit dem Eingangsanschluß 52 der bistabilen Schaltung und der Kollektor des Transistors 80 ist mit dem Eingangsanschluß 60 der bistabilen Schaltung verbunden. Die Emitter der beiden Transistoren 78 und 80 sind über einen Schaltungspunkt 82 mit Erde verbunden. Die Basen der beiden Transistoren 78 und 80 sind mit den Eingangsanschlüssen 32 bzw. 38 verbunden.
- 15 -
030QU/0813
ty
Die Transistoren 78 und 80 erfüllen mehrere wichtige Funktionen. Jeder der Transistoren 78 und 80 wirkt als Last für einen der kreuzgekoppelten Transistoren 46 und 48 der bistabilen Schaltung. Wenn einer der Transistoren 46 oder 48 leitend wird, erregt er den ihm zugeordneten Eingang der bistabilen Schaltung in einem Maße, welches deren Leitfähigkeit widerspiegelt. Wegen der Verstärkungskenndaten der Transistoren 78 und 80 (bei denen jeweils ein Ausgangsstrom fließt, der gleich dem Basissignal mal ß ist) dienen diese Transistoren zum Verstärken der Unterschiede zwischen den Amplituden der an die jeweiligen Basen angelegten Eingangssignale. Außerdem verhindern die Transistoren 78 und 80 das der durch die Injektionstransistoren 70 und 72 zugeführte Injektionsstrom an die Eingangsanschlüsse 32 und 38 angelegt wird. Durch diese Trenneigenschaft ist verhindert, daß die Injektionsströme der Transistoren 70 und 72 den Zustand des zu lesenden Elements zerstören.
Vor dem Anlegen eines Lesebefehls an das Speicherelement wird die Empfangseinrichtung gelöscht und die bistabile Schaltung rückgesetzt. Das Löschen wird durch Anlegen eines Löschbefehls . über die Leitung 44 erreicht, wodurch die Eingangsanschlüsse 32 und 38 und die damit verbundenen Eingangsleitungen über die Ausgangsschaltung der Transistoren 36 bzw. 42 geerdet werden. Die bistabile Schaltung wird entweder durch Unterbrechen der Energieeingangssignals auf der Leitung 74 rückgesetzt, welches bewirkt, daß die Injektionstransistoren 70 und 72 aufhören Strom in ihre Kollektoren zu speisen, oder sie wird durch Anlegen eines Rücksetzbefehls an den Transistor 76 rückgesetzt, wodurch die Verbindungsstellen 66 und 68 geerdet werden.
Das Anlegen des Löschbefehls hört zur selben Zeit oder etwas füher auf, als ein Lesebefehl (d.h. ein Stromversorgungssignal mit einer größeren Amplitude an den Eingangssignalanschluß des Speicherelements angelegt wird) an ein adressiertes Speicherelement, beispielsweise das in Fig.1 dargestellte und eingangs beschriebene Speicherelement ,angelegt wird. Unmittelbar danach endet die Rück-
- 16 -
030142/0*13
setzoperation, indem entweder ein Eingangssignal auf der Leitung 74 vorhanden ist oder das Anlegen eines Rücksetzbefehls an der Basis des Transistors 76 aufhört. Die Signale, die an die Datentransferanschlüsse 24 und 26 durch das Lesen des Speicherelements angelegt sind, werden über die Leitungen 34 bzw. 40 an die Eingangsanschlüsse 32 bzw. 38 angelegt. Durch das Anlegen der Signale an den Eingangsanschlüssen 32 und 38 werden die Transistoren 78 bzw. 80 leitend. Die jeweilige Leitfähigkeit der Transistoren 78 und80 hängt unmittelbar von den Stromamplituden der an deren Basen angelegten Eingangssignale ab. Mit anderen Worten, einer der Transistoren 78 und 80 wird leitfähiger gemacht als der andere und zwar in Abhängigkeit davon, welcher der Transistoren ein Eingangssignal mit einer größeren Amplitude erhält.
Wenn die Rücksetzoperation beendet ist, sucht die bistabile Schaltung einen stabilen Zustand entsprechend dem jeweiligen Erregungsgrad der Eingangsanschlüsse 52 bzw. 60. Der Eingangsanschluß 52 wird durch das Erden des Transistors 78 über dessen Ausgangsschaltung in einem Grad erregt, der durch das Eingangssignal am Anschluß 32 festgelegt ist. In ähnlicher Weise wird der Anschluß 60 der bistabilen Schaltung durch das Erden des Transistors 80 über dessen Ausgangsschaltung in einem Grad erregt, der durch die Größe des .Signals am Anschluß 38 festgelegt ist. Folglich hängt der Grad, mit welchem die Eingangsanschlüsse 52 und 60 der bistabilen Schaltung erregt werden davon ab, wie stark die Transistoren 78 bzw. 80 leitend gemacht werden. Die Leitfähigkeit der Transistoren 78 bzw. 80 hängt unmittelbar von den jeweiligen Stromamplituden der an deren Basen angelegten Signale ab.
Wenn folglich ein Signal mit einer höheren Stromamplitude an den Eingangsanschluß 32 angelegt wird, wird der Transistor 78 stärker leitend als der Transistor 80. Dadurch wird der Eingangsanschluß 52 der bistabilen Schaltung in einem stärkeren Maße erregt (geerdet) als der Eingangsanschluß 60. Durch die größere bzw. stärkere Erregung des Eingangsanschlusses 52 im Vergleich zu der Erregung am Eingangsanschluß 60 der bistabilen Schaltung, wird ein
- 17 -
030042/0813
Ungleichgewicht in der bistabilen Schaltung hervorgerufen, wenn diese erregt wird. Durch dieses Ungleichgewicht wird der Transistor 48 abgeschaltet oder er wird nichtleitend und der Transistor 46 bleibt leitend, wodurch dann die bistabile Schaltung in einen stabilen Zustand gebracht ist. Der Zustand der bistabilen Schaltung spiegelt sich an den Datenausgangsanschlüssen 56 und 64 wieder. Folglich liegt, wenn der Transistor 46 leitend ist, der Datenausgang 56 etwa auf Erdpotential, während der Datenausgangsanschluß 64 hoch ist, da der Transistor 48 nichtleitend ist.■
Nachdem die Fühloperation beendet ist und die Ausgangsdaten bekannt sind, wird die Leseoperation abgeschaltet und die Lösch- und RückSetzoperationen werden wieder durchgeführt, um die Fühlschaltung für den nächsten Lesevorgang zu setzen. Hierbei ist wichtig, daß während der Operation der Leseschaltung aufgrund der Trennfunktion der Transistoren 78 und 80 keiner der durch die Injektionstransistoren 70 und 72 der bistabilen Schaltung zugeführten Ströme über die Eingangsanschlüsse 32 und 38 an das angeschlossene Element rückgekoppelt werden kann.
In Fig.3 ist ein typischer Aufbau eines DirektzugriffSpeichers dargestellt, bei welchem eine Anzahl I2L-Speicherelemente der in Fig.1 dargestellten Art und eine Anzahl Fühlschaltungen gemäß der Erfindung verwendet ist. Abgesehen von der erfindungsgemäßen Fühlschaltung sind alle übrigen Elemente des DirektzugriffSpeichers bekannt und sind folglich auch nicht im einzelnen dargestellt.
Der Direktzugriffspeicher weist eine Anzahl Speicherelemente 100 auf, die in Form einer Matrix mit einer Anzahl Zeilen und Spalten angeordnet sind, von welchen nur einige dargestellt sind. Jedes Element 100 in einer Zeile ist mit einer gemeinsamen Stromversorgungsleitung P. Pn verbunden, welche wiederum mit dem Stromsignal-Eingangsanschluß jedes Elements verbunden ist. Jede Speicherelementspalte hat erste und zweite Datentransferleitungen T1,
TJj; T2, T^; Tn, Tn, welche mit den Datentransferanschlüssen
- 18 .
030042/0813
24 bzw. 26 jedes Elements in der Spalte verbunden sind. Am unteren Ende jeder Spalte sind die Datentransferleitungen T und T1 als Ausgänge einerSchreibschaltung geschaltet, die jeweils mit
W1 Wn bezeichnet sind. Am oberen Ende jeder Spalte sind die
Datentransferleitungen T und T1 als Eingänge mit einer gemäß der Erfindung ausgebildeten Fühlschaltung verbunden, die javeils mit S1.... Sn bezeichnet sind. Jede der Schreibschaltungen W1 bis Wn ist mit einem gesonderten Dateneingabeanschluß 102 versehen. Jede der Fühlschaltungen S1 bis S„ ist mit einem Paar Datenausgängen 56 und 64 versehen, welche, wie vorstehend beschrieben, den Zustand eines Leseelements wiederspiegeln.
Eine Zeilenadressen-Dekodierschaltung 104 erhält an Zeilenadresseneingängen 106 einen Zeilenadressenkode. Die Ausgänge der Zeilenadressen-Dekodierschaltung 104 (und zwar einer für jede Zeile) sind mit einer Funktionswählschaltung 108 verbunden, welche ein Befehls-(Lese- oder Schreib-)Signal an einem Befehlssignaleingang 110 und eine Anzahl Stromsignale mit unterschiedlichen Pegeln an den Stromsignaleingängen 112 erhält. Die Funktionswählschaltung weist eine Anzahl Ausgänge auf, die jeweils mit einer der Zeilenleitungen P1 bis P , mit einer Spaltenrücksetzleitung 114 einer Löschbefehlsleitung 116 und einer Befehlssignal-Ausgangsleitung 118 verbunden sind.
Während eines Bereitschaftsbetriebs dient die Funktionswählschaltung dazu,- den Stromsignaleingang, weicher das Bereitschaftssignal erhält, mit allen Zeilenleitungen P- bis P zu verbinden. Hierdurch bleiben dann alle Elemente 100 in dem Bereitschaftszustand. Wenn eine Leseoperation stattfindet, erhält die Zeilenadressen-Dekodierschaltung 104 einen Zeilenadressenkode an den Eingängen 106, welcher die Zeile angibt, in welcher das zu lesende Element zu finden ist. Diese Information wird durch die Schaltung 104 dekodiert und liegt als ein hoher Eingang an der Leitung an, welche die Zeilenadressen-Dekodierschaltung 104 mit der Funktionswählschaltung 108 verbindet, die der ausgewählten Zeile zugeordnet ist. Alle anderen Ausgänge der Zeilenadressen-Dekodier-
- 19 -
0308*2/0*13
schaltung bleiben niedrig. Die Funktionswählschaltung erhält das Schreibbefehlssignal am Eingang 110. Entsprechend diesem Signal verbindet die Funktionswählschaltung 108 den Stromsiganleingang mit einem angelegten, niedrigeren (Schreib-)Signalpegel mit der Zeilenleitung, die der ausgewählten Zeile zugeordnet ist. Mit anderen Worten, bei Anliegen eines Schreibbefehlssignals legt die Funktionswählschaltung 108 ein Energiesignal an die adressierte Zeile an, das eine kleinere Amplitude hat als der Energiesignalpegel, der an die nicht ausgewählten Zeilen angelegt ist.
Eine Spalte wird durch Anlegen eines Dateneingabesignals an den Eingang 102 der entsprechenden Schreibschaltung W-... W„ ausgewählt, die der Spalte zugeordnet ist, in welcher das ausgewählte Element zu finden ist. Die Schreibschaltungen aller übrigen Spalten bleiben unwirksam. Die Funktionswählschaltung erzeugt ein Schreibbefehlssignal auf der Leitung 118 an der entsprechenden Schreibschaltung. Das Dateneingabesignal wird dann an die entsprechende Leitung der Datentransferleitungen T, T1 angelegt, die der ausgewählten Spalte zugeordnet ist. Wenn die Spalte 2 ausgewählt wird und die in das adressierte Element zu schreibende Information eine "1" ist, legt die Schreibschaltung W2 ein hohes Signal an die Datenübertragungsleitung T2 und ein niedriges Signal an die Datenübertragungsleitung T^ an. Wenn andererseits die einzuschreibenden Daten eine Null ("0") sind, dann legt die Schreibschaltung W2 eine Null an die Datentransferleitung T? und eine "1" an die Datentransferleitung Tl an. Auf diese Weise nimmt durch Herabsetzen des Stroms am Eingang des ausgewählten Elements und durch Anlegen der entsprechenden Daten an der Datenübertragungsleitung in der Spalte des ausgewählten Elements das Element den Zustand der Eingangsdaten ein.
Während der Leseoperation wird ein Lesebefehlssignal an dem Befehls signale ingang 110 der Funktionswählschaltung 108 erhalten. Die Funktionswählschaltung 108 erzeugt einen Löschbefehl auf der Leitung 116, welcher alle Eingänge an allen Fühlschaltungen S1
- 20 -
030042/0813
bis Sn löscht. Außerdem erzeugt die Funktionswählschaltung einen Rücksetzbefehl, welcher alle bistabilen Einrichtungen in jeder der Fühlschaltungen S1 bis S rücksetzt. Die Zeilenadressen-Dekodierschaltung erhält den Zeilenadressen-Eingangskode, der die Zeile des ausgewählten Elementes darstellt, das zu lesen ist. Die Zeilenadressen-Dekodierschaltung 104 dekodiert den Zeilenadressenkode und erzeugt ein hohes Signal an der Funktionswählschaltung an dem Ausgang, welcher die Zeile des ausgewählten Elements darstellt. Wenn dieser Ausgang von der Funktionswählschaltung erhalten wird, verbindet die Schaltung den hohen (Lese-) Signalpegel, der an einer der Signaleingänge 112 anliegt, mit der Zeilenleitung P1 ... P der ausgewählten Zeile, so daß alle Elemente in der ausgewählten Zeile ein hohes (Lese-)Signal erhalten.
Das~Rücksetzbefehlssignal ,das der Fühlschaltung in der Spalte zugeordnet ist, welche das ausgewählte Element enthält, wird dann geändert, damit die bistabile Einrichtung in der ausgewählten Fühlschaltung betriebsbereit wird. Wie vorstehend beschrieben, kann dies dadurch erreicht werden, daß ein Eingangssignal an der ausgewählten Fühlschaltung vorgesehen wird, oder das Signal an dem rückgesetzten Transistor beendet wird. Die Elemente in der ausgewählten Zeile legen Ausgangssignale an jede der zugeordneten Transferleitungen T und T' an. Die an die Leitungen T und T1 angelegten Signale haben entsprechend dem Zustand des Elementes unterschiedliche Amplituden. Die Fühlschaltung in der ausgewählten Spalte fühlt dann den Amplitudenunterschied der Signale auf den Transferleitungen T und T1 dieser Spalte und gibt einen Datenausgang an die Datenausgangsanschlüsse 56 und 64, welche kennzeichnend für den Zustand des gelesenenElements sind, in der Weise ab, die vorstehend im einzelnen beschrieben worden ist. Nachdem die Leseoperation beendet ist, wird der Strom Inder ausgewählten Zeilenleitung auf die dem Bereitschaftszustand entsprechende Amplitude zurückgebracht, und der Löschbefehl und der Rücksetzbefehl werden wieder an alle Fühlschaltungen S1 bis S„ angelegt.
- 21 -
0300A2/0813
Die Fühlschaltung gemäß der Erfindung schließt somit alle die Vorteile ein, die normalerweise mit der I2 L-Technologie in Verbindung gebracht werden, nämlich ein geringer Energiebedarf, ein geringer Platzbedarf und eine hohe Arbeitsgeschwindigkeit. Außerdem ist der Leseverstärker gemäß der Erfindung extrem empfindlich und kann unterschiede in der Stromamplitude zwischen zwei Eingangssignalen im Bereich von Nanoampere möglicherweise sogar noch im Pikoamperebereich feststellen. Darüber hinaus findet die Leseoperation mit einer hohen Geschwindigkeit statt und erlaubt ein zerstörungsfreies Lesen.
Ende der Beschreibung
030042/0813

Claims (35)

  1. Anmelderin: General Instrument Corporation, Clifton New Jersey / USA
    Patentansprüche
    /i3 I2L-Schaltung zum Fühlen von verhältnismäßig kleinen Unterschieden der Signalamplituden von ersten und zweiten Eingangssignalen, gekennzeichnet durch eine erste und zweite Einrichtung (A), die die ersteibzw. zweiten Eingangssignale aufnehmen; durch eine bistabile Einrichtung (B) mit zwei Eingängen zum Erzeugen eines Ausgangs, der kennzeichnend für den jeweiligen Erregungsgrad des Eingangs der bistabilen Einrichtung im Anschluß an das Rücksetzen der bistabilen Einrichtung ist; durch eine Einrichtung (C) zum Zuführen von Strom an die bistabile Einrichtung, um diese zu erregen; durch eine Einrichtung (D) zum Rücksetzen der bistabilen Einrichtung (B), und durch eine Einrichtung (E), die betriebsmäßig mit den Eingängen der bistabilen Einrichtung (B) und der Empfangseinrichtung (A) verbunden ist, um die Eingänge der bistabilen Schaltung in dem Grad zu erregen, der von den jeweiligen Amplituden der Signale abhängt, die an die ersten und zweiten Empfangseinrichtungen (A) angelegt sind.
    030042/0813
    3012331
  2. 2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Empfangseinrichtung (A) eine Einrichtung (44) zum Löschen der Schaltungseingänge aufweist.
  3. 3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Rücksetzeinrichtung (D) eine Einrichtung (76) zum Entregen der bistabilen Einrichtung (B) aufweist.
  4. 4. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Stromversorgungseinrichtung (C) eine Strominjektionseinrichtung (70, 72) und eine Energiequelle (74) zum Einspeisen von Energie aufweist.
  5. 5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Rücksetzeinrichtung (D) eine Einrichtung (76) zum Sperren der Energiequelle (C) aufweist.
  6. 6. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Strominjektionseinrichtung (70, 72) einen Injektionstransistor aufweist.
  7. 7. Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß der Injektionstransistor (70, 72) erste und zweite Injektionsanschlüsse aufweist, die mit der bistabilen Einrichtung (B) verbunden sind.
  8. 8. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Rücksetzeinrichtung (76) eine Einrichtung zum Sperren der Stromversorgungseinrichtung (C) aufweist.
  9. 9. Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß die Stromversorgungseinrichtung (C) eine Injektionseinrichtung (70, 72) und eine Energiequelle (74) zum Zuführen der Energie aufweist. .
  10. 10. Schaltung nach Anspruch 9, dadurch gekennzeich-
    030042/0813
    ORIGINAL INSPECTED
    net, daß die Sperreinrichtung (76) eine Einrichtung zum Erden des Ausgangs der Injektionseinrichtung (70, 72) aufweist.
  11. 11. Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß die Strominjektionseinrichtung (70, 72) einen Injektionstransistor aufweist.
  12. 12. Schaltung * nach Anspruch 11, dadurch gekennzeichnet, daß der Injektionstransistor (70, 72) erste und zweite Injektionsanschlüsse aufweist, die betriebsmäßig mit der bistabilen Einrichtung (B) verbunden sind.
  13. 13. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Erregungseinrichtung (E) Einrichtungen (78, 80) zum Trennen der Empfangseinrichtung (A) von der bistabilen Einrichtung (B) aufweist.
  14. 14. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Erregungseinrichtung (E) erste (78) und zweite
    (80) Lasttransistoren aufweist, die jeweils einen Steueranschluß und eine Ausgangsschaltung haben, wobei jeder der Steueranschlüsse betriebsmäßig mit einer anderen Empfangseinrichtung (A) verbunden ist, und wobei jede der Ausgangsschaltungen betriebsmäßig zwischen Erde und einen anderen Eingang der Eingänge der bistabilen Einrichtungen (B) geschaltet ist.
  15. 15. Schaltung nach Anspruch 14, dadurch gekennzeich-
    030042/0813 "4"
    -Ατι e t, daß jeder der Steueranschlüsse (32, 38) jeweils ein anderes Eingangssignal erhält.
  16. 16. Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß die Erregungseinrichtung (E) erste (78) und zweite (80) Lasttransistoren aufweist, die jeweils einen Steueranschluß und eine Ausgangsschaltung haben, wobei jeder der Steueranschlüsse wirksam mit einer der Empfangseinrichtungen (A) verbunden ist, und jede der Ausgangsschaltungen wirksam zwischen Erde und einen anderen Eingang der Eingänge der bistabilen Einrichtungen (B) geschaltet ist.
  17. 17. Schaltung nach Anspruch 16, dadurch gekennzeichnet, daß jeder der Steueranschlüsse (32, 38) ein anderes der Eingangssignale erhält.
  18. 18. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Rücksetzeinrichtung (D) auf ein Rücksetzbefehlssignal anspricht, und daß die Löscheinrichtung (44) auf ein Löschbefehlssignal anspricht, und daß eine Einrichtung (108) zum Erzeugen der Lösch- und der Rücksetz-Befehlssignale vorgesehen ist, wobei das Löschbefehlssignal vor dem Rücksetzbefehlssignal endet.
  19. 19. Schaltung nach Anspruch 4, dadurch gekennz eichn e t, daß die bistabile Einrichtung (B) erste (46) und zweite (48) kreuzgekoppelte Speichertransistoren aufweist.
  20. 20. Schaltung nach Anspruch 19, dadurch gekennzeichnet, daß jeder der Speichertransistoren (46, 48) mit der Strominjektionseinrichtung (C) verbunden und durch diese (C) erregt wird.
  21. 21. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die bistabile Einrichtung (B) erste (46) und zweite
    (48) kreuzgekoppelte Speichertransistoren aufweist, und daß die Stromversorgungseinrichtung (C) die Speichertransistoren (46,
    030042/0813
    - 5 48) erregt.
  22. 22. Schaltung nach Anspruch 21, dadurch gekennzeichn e t, daß einer der Speichertransistoren (46, 48) mehrere Ausgangsanschlüsse (50, 54, 58, 62) aufweist, und daß der Ausgang an einem der Ausgangsanschlüsse (56, 64 ) anliegt.
  23. 23. Schaltung nach Anspruch 19, dadurch gekennzeichnet, daß die Speichertransistoren (46, 48) vertikale NPN-Transistoren sind, und daß die Stromversorgungseinrichtung (C) einen lateralen PNP-Injektionstransistor (70, 72) aufweist.
  24. 24. I2L-Schaltung zum Fühlen von verhältnismäßig kleinen Stromunterschieden in Signalen, die an zwei Eingangsanschlüsse angelegt sind, insbesondere nach Anspruch 1, gekennzeichnet durch erste (46) und zweite (48) Speichertransistoren, die jeweils einen Steueranschluß und eine Ausgangsschaltung aufweisen, durch erste (60) und zweite Verbindungsstellen (52), wobei der Steueranschluß des ersten Transistors (46) mit der ersten Verbindungsstelle (60) und der Steueranschluß des zweiten Transistors (48) mit der zweiten Verbindungsstelle (52) verbunden ist, und wobei die Ausgangsschaltung des ersten Transistors (46) zwischen die zweite Verbindungsstelle und Erde geschaltet ist, und die Ausgangsschaltung des zweiten Transistors (48) zwischen die erste Verbindungsstelle (60) und Erde geschaltet ist, durch eine Injektion se inr ich tung (C) zum Zuführen von Strom an die ersten und zweiten Speichertransistoren (46, 48 ), um diese zu betreiben; durch eine Einrichtung (D) zumSperren der Injektionseinrichtung und durch erste (78} und zweite Lasttransistoren (80), die jeweils einen Steueranschluß, der mit dem anderen Eingangsanschluß (32, 38) verbunden 1st, und eine Ausgangsschaltung aufweisen,die zwischen Erde und die andere Verbindungsstelle (52, 60) geschaltet ist.
  25. 25» Schaltung nach Anspruch 24, dadurch gekennzeichn e t, daß die Lasttransistoren (78, 80) Einrichtungen (E) auf-
    030042/0813
    3Q12831
    weisen, um die Eingangsanschlüsse (32, 38) von der Injektionseinrichtung (C) zu trennen.
  26. 26. I2L-Schaltung zum Fühlen von verhältnismäßig kleinen Unterschieden in der Stromamplitude von an zwei Schaltungseingänge angelegten Eingangssignalen, insbesondere nach Anspruch 1, gekennzeichnet durch eine bistabile Einrichtung (B) mit ersten und zweiten Eingängen (60, 52) zum Erzeugen eines Ausgangs, welcher eine Funktion des Zustands der bistabilen Einrichtung (B) ist; durch eine Einrichtung (C) zum Erregen der bistabilen Einrichtung, und durch eine Einrichtung (E), die betriebsmäßig zwischen die Schaltungseingänge (32, 38) und die Eingänge (52, 60) der bistabilen Einrichtung (B) geschaltet ist, um unausgeglichene erste und zweite Erregungssignale an den Eingängen (52, 60) der bistabilen Einrichtung (B) zu erzeugen, wobei die Erregungssignale in einer Weise unausgeglichen sind, welche die jeweiligen Stromamplituden der Eingangssignale widerspiegeln, und um den Zustand der bistabilen Einrichtung (B) zu setzen, um die Unausgeglichenheit zwischen den ErregungsSignalen widerzuspiegeln, wenn die Erregungseinrichtung (C) betätigt ist.
  27. 27. Schaltung nach Anspruch 26, dadurch gekennze ichn e t, daß die das Erregungssignal erzeugende und den Zustand setzende Einrichtung (E) Einrichtungen (78, 80) aufweist, um die Schaltungseingänge (32# 38) von der bistabilen Einrichtung (B) zu trennen.
  28. 28. IaL-Speicher, gekennzeichnet durch ein I2L-Speicherelement (100) mit ersten und zweiten Datentransferausgängen (T, T1), welche, wenn das Element (100) freigegeben ist, erste bzw. zweite Datensignale von dem Element (100) erhalten können, deren jeweilige Amplituden den Zustand des Elements (100) darstellen; durch eine Einrichtung (108) zum Freigeben des Elements, um die ersten und zweiten Datensignale an die Ausgänge (T, T1) zu übertragen; durch eine Einrichtung (116) zum Löschen der ersten und zweiten Datenausgänge (T, T'); durch I2L-Einrich-
    — 7 -
    030042/0813
    -τ-
    tungen (S), die mit den Ausgängen (T, T1) verbunden sind, um die jeweiligen Amplituden der Eingangssignale zu fühlen und um ein Ausgangssignal zu erzeugen, das eine Funktion davon ist, wobei die Fühleinrichtung (S) eine bistabile Einrichtung (E), eine Einrichtung (C.) zum Erregen der bistabilen Einrichtung und eine Einrichtung (E) zum Trennen der Erregungseinrichtung von den ersten und zweiten Datentransferausgängen (T, t1) aufweist.
  29. 29. Speicher nach Anspruch 28, gekennzeichnet durch eine Einrichtung (D) zum Rücksetzen der bistabilen Einrichtungen (B) .
  30. 30. Speicher nach Anspruch 29, dadurch gekennzeichnet, daß die Löscheinrichtung (44) vor der Erregung des Elements betätigt wird.
  31. 31. Speicher nach Anspruch 30, dadurch gekennzeichnet, diß die bistabile Einrichtung (B) im Anschluß an das Entregen der Löscheinrichtung (44) rückgesetzt wird.
  32. 32. Speicher nach Anspruch 29, dadurch gekennzeichnet, daß die Rücksetzeinrichtung (D) eine Einrichtung (76) aufweist, um dieErregungseinrichtung (C) zu sperren.
  33. 33. Speicher nach Anspruch 29, dadurch gekennzeichn e t, daß die Trenneinrichtung (E) eine Einrichtung (78, 80) aufweist, um den Unterschied in den Amplituden der ersten und zweiten Datensignale (T, T1) zu verstärken und um den Zustand der bistabilen Einrichtung (B) dementsprechend zu setzen.
  34. 34-. Speicher nach Anspruch 29, dadurch gekennzeichnet, daß die bistabile Einrichtung (B) erste und zweite Eingänge (56, 60) aufweist, und daß deren Zustand, nachdem er durch die Rücksetzeinrichtung (D) rückgesetzt ist, durch den jeweiligen Grad festgelegt ist, mit welchem die Eingänge (52, 60) durch
    030042/0813
    - 8 die Trenneinrichtung (E) betätigt werden.
  35. 35. Speicher nach Anspruch 34, dadurch gekennzeichnet, daß die Trenneinrichtung (E) Einrichtungen (78, 80) aufweist, um erste und zweite Signale an den Eingängen der bistabilen Einrichtungen (B) zu erzeugen, wobei die Amplituden derSignale durch die jeweiligen Amplituden der Datensignale festgelegt sind.
    030042/0813
DE3012831A 1979-04-05 1980-04-02 Schaltung zum Nachweis kleiner Unterschiede zwischen der Größe erster und zweiter Eingangssignale Expired DE3012831C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/027,507 US4297598A (en) 1979-04-05 1979-04-05 I2 L Sensing circuit with increased sensitivity

Publications (2)

Publication Number Publication Date
DE3012831A1 true DE3012831A1 (de) 1980-10-16
DE3012831C2 DE3012831C2 (de) 1984-08-02

Family

ID=21838117

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3012831A Expired DE3012831C2 (de) 1979-04-05 1980-04-02 Schaltung zum Nachweis kleiner Unterschiede zwischen der Größe erster und zweiter Eingangssignale

Country Status (6)

Country Link
US (1) US4297598A (de)
JP (1) JPS55135391A (de)
CA (1) CA1134464A (de)
DE (1) DE3012831C2 (de)
FR (1) FR2453414A1 (de)
GB (1) GB2047497B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4121445A1 (de) * 1990-06-29 1992-01-23 Digital Equipment Corp Speicherzelle mit bipolaren transistoren und verfahren

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59914B2 (ja) * 1979-08-23 1984-01-09 富士通株式会社 半導体記憶装置
US4393473A (en) * 1981-07-13 1983-07-12 Fairchild Camera & Instrument Corp. Random access memory preset circuitry
US8780657B2 (en) * 2012-03-01 2014-07-15 Apple Inc. Memory with bit line current injection
US9021328B2 (en) 2013-01-15 2015-04-28 International Business Machines Corporation Shared error protection for register banks
US9041428B2 (en) * 2013-01-15 2015-05-26 International Business Machines Corporation Placement of storage cells on an integrated circuit
US9201727B2 (en) 2013-01-15 2015-12-01 International Business Machines Corporation Error protection for a data bus
US9043683B2 (en) 2013-01-23 2015-05-26 International Business Machines Corporation Error protection for integrated circuits

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2260389A1 (de) * 1972-01-31 1973-08-09 Advanced Memory Syst Abtastverstaerker
DE2649309A1 (de) * 1976-02-09 1977-08-18 Rockwell International Corp Detektorkreis

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3487376A (en) * 1965-12-29 1969-12-30 Honeywell Inc Plural emitter semiconductive storage device
GB1162109A (en) * 1966-12-22 1969-08-20 Ibm Semi Conductor Data and Storage Devices and Data Stores Employing Such Devices
DE1524873B2 (de) * 1967-10-05 1970-12-23 Ibm Deutschland Monolithische integrierte Speicherzelle mit kleiner Ruheleistung
US3986178A (en) * 1975-07-28 1976-10-12 Texas Instruments Integrated injection logic random access memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2260389A1 (de) * 1972-01-31 1973-08-09 Advanced Memory Syst Abtastverstaerker
DE2649309A1 (de) * 1976-02-09 1977-08-18 Rockwell International Corp Detektorkreis

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Electronics, 1978 1976, S.99-102 *
Elektronik 1977, H.6, S.71-76 *
IEEE J.S.S.C., 1973, Bd. Sc-8, No.5, S.332-337 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4121445A1 (de) * 1990-06-29 1992-01-23 Digital Equipment Corp Speicherzelle mit bipolaren transistoren und verfahren
US5289409A (en) * 1990-06-29 1994-02-22 Digital Equipment Corporation Bipolar transistor memory cell and method

Also Published As

Publication number Publication date
GB2047497A (en) 1980-11-26
DE3012831C2 (de) 1984-08-02
GB2047497B (en) 1983-03-30
FR2453414B1 (de) 1983-04-08
FR2453414A1 (fr) 1980-10-31
JPS55135391A (en) 1980-10-22
US4297598A (en) 1981-10-27
CA1134464A (en) 1982-10-26

Similar Documents

Publication Publication Date Title
DE3037315C2 (de)
DE3908723C2 (de)
DE3841944C2 (de)
DE2256118C3 (de) Pseudohierarchisches Speichersystem
DE3525575A1 (de) Halbleiterspeichereinrichtung
DE2840578A1 (de) Abtast-verstaerker
DE2156805C3 (de) Monolithischer Halbleiterspeicher
DE2556831A1 (de) Matrixspeicher und verfahren zu seinem betrieb
DE2101431A1 (de) Speicherzellenanordnung zur Informationsspeicherung
DE2925925C2 (de) Informationsspeicher
DE2327733A1 (de) Monolithischer speicher mit direktem zugriff
DE3012831A1 (de) I hoch 2 l-schaltung
DE4205044A1 (de) Masken-rom mit tunnelstromerfassung zum speichern von daten und herstellungsverfahren dafuer
DE2855866C3 (de) Verfahren und Schaltungsanordnung zum Betreiben eines integrierten Halbleiterspeichers
DE2738678A1 (de) Monolithisch integrierte speicherzelle
EP0020995B1 (de) Verfahren und Schaltungsanordnung zur Selektion und Entladung der Bitleitungskapazitäten für einen hochintegrierten MTL Halbleiterspeicher
DE2839549A1 (de) Statische i hoch 2 l-speicherzelle mit vier bipolartransistoren
DE4138102A1 (de) Halbleiterspeichereinrichtung mit zwei speicherfeldern, zwischen denen eine uebertragung und entgegennahme von daten ausgefuehrt wird
DE2456708A1 (de) Assoziativspeicheranordnung
DE1960598A1 (de) MOS-Schnellesespeicher
DE4434117C2 (de) Halbleiterschaltung
EP1153394B1 (de) Verfahren zum betrieb einer speicherzellenanordnung mit selbstverstärkenden dynamischen speicherzellen
DE2612666C2 (de) Integrierte, invertierende logische Schaltung
EP0031001B1 (de) Verfahren zur kapazitiven Lesesignalverstärkung in einem integrierten Halbleiterspeicher mit Speicherzellen in MTL-Technik
DE2816949A1 (de) Monolithisch integrierte halbleiteranordnung und deren verwendung zum aufbau einer speicheranordnung

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee