DE2541686A1 - Regenerierschaltung fuer ladungsgekoppelte elemente - Google Patents

Regenerierschaltung fuer ladungsgekoppelte elemente

Info

Publication number
DE2541686A1
DE2541686A1 DE19752541686 DE2541686A DE2541686A1 DE 2541686 A1 DE2541686 A1 DE 2541686A1 DE 19752541686 DE19752541686 DE 19752541686 DE 2541686 A DE2541686 A DE 2541686A DE 2541686 A1 DE2541686 A1 DE 2541686A1
Authority
DE
Germany
Prior art keywords
capacitance
binary
output
capacitor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19752541686
Other languages
English (en)
Inventor
Kurt Dipl Ing Hoffmann
Guenther Dipl Ing Meusburger
Gottfried Dipl Ing Wotruba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19752541686 priority Critical patent/DE2541686A1/de
Priority to US05/717,705 priority patent/US4048519A/en
Priority to FR7626500A priority patent/FR2325152A1/fr
Priority to JP10867976A priority patent/JPS52147933A/ja
Priority to GB37799/76A priority patent/GB1565666A/en
Publication of DE2541686A1 publication Critical patent/DE2541686A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H03K5/023—Shaping pulses by amplifying using field effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76825—Structures for regeneration, refreshing, leakage compensation or the like
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/30—Time-delay networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Manipulation Of Pulses (AREA)
  • Networks Using Active Elements (AREA)

Description

Regenerierschaltung für ladungsgekoppelte Elemente
Die Erfindung bezieht sich auf eine Regenerierschaltung für ladungsgekoppelte Elemente nach dem Charge-Coupled-Device-Prinzip nach dem Oberbegriff des Patentanspruches 1.
Ladungsgekoppelte Elemente finden im Zusammenhang mit integrierten Speicherschaltungen immer mehr Bedeutung, da mit ihnen hohe Bit-Dichten erreicht werden können. Je hochintegrierter die Schaltung bei gleichbleibender Gesamtfläche ist, umso kleiner sind die Abmessungen der Ladungsverschiebeanordnungen. Gleichzeitig wird aber auch jene Ladungsmenge kleiner die die Information repräsentiert, so daß die Signalerkennung schwieriger wird. Dies hat zur Folge, daß hochempfindlichere Verstärkerschaltungen benötigt werden.
Wie beispielsweise bei W.F. Kosonocky und I.E. Carnes, "Charge-Coupled Digital Circuits", IEEE Journ. of Solid-state Circuits, Vol. SC-6, Nr. 5, Oct. 1971, S. 314 - 322 und bei N.G. Vogl und T.U. Marroun, "Operating Memory Systems using Charge-Coupled-Devices11, Digest of ISSCC 1972, S. 246 beschrieben ist, wird bei bekannten Regenerierschaltungen das Prinzip eines Inverters angewendet. Dabei entsteht ein Nachteil dadurch, daß die Arbeitsfrequenz der gesamten CCD-Anordnung bereits durch die relativ niedrige Arbeitsfrequenz der Inverter-Regenerierschaltung begrenzt wird. Dadurch bedingt können die CCD-Anordnungen hinsichtlich ihrer Gesamtfrequenz nicht ausgenützt werden. Ein weiterer Nachteil solcher bekannter Regenerierschaltungen besteht in ihrer geringen Verstärkung.
Die Aufgabe der vorliegenden Erfindung besteht demgemäß darin,
VPA 75 E 7054-vP 17 Htr
709812/0575
eine Regenerier schaltung für ladungsgekoppelte Elementenach dem Charge-Coupled-Device-Prinzip anzugeben, deren Grenzfrequenz und deren Verstärkungsfaktor höher als Grenzfrequenz bzw. Verstärkungsfaktor der bekannten Schaltungen sind.
Ein wesentlicher Vorteil der vorliegenden Erfindung besteht darin, daß mit ihr ein Verstärkungsfaktor k von 5 bis 10 erreichbar ist.
Ein weiterer Vorteil der Erfindung liegt darin, daß durch sie eine Grenzfrequenz der Ge samt schaltung von etwa 1 MHz erreicht werden kann.
Vorteilhafterweise eignen sich die erfindungsgemäßen Regenerierschaltungen sowohl für den digitalen als auch für den analogen Betrieb von CCD-Anordnungen.
Weitere Erläuterungen zur Erfindung gehen aus der Beschreibung und den Figuren hervor.
Figur 1 zeigt ein Ersatzschaltbild zur Erklärung des erfindungsgemäßen Verstärkungsprinzips.
Figuren 2 und 3 zeigen die Kennlinien von erfindungsgemäßen Regenerierschaltungen.
Figur 4 zeigt in schematischer Darstellung den Anschluß einer erfindungsgemäßen Regenerierschaltung an eine Ausgangs-CCD-Stufe .
Figur 5 zeigt das Taktprogramm für eine Schaltung nach Figur 4.
Figur 6 zeigt die Anordnung einer erfindungsgemäßen Regenerierschaltung zwischen einer CCD-Ausgangsstufe und einer CCD-Eingangsstufe.
VPA 75 E 7054
709812/0575
-Jp-
Zunächst soll das erfindungsgemäße Verstärkungsprinzip anhand der Figuren 1 bis 3 näher erläutert werden. In Figur 1 ist eine Reihenschaltung aus einem MOS-Kondensator 1 und einem zweiten Kondensator 2 dargestellt. Dabei soll der Kondensator 2 eine konstante Kapazität haben. Der Kondensator °. ist an seinem freien Ende vorzugsweise mit Massepotential verbunden. An die freie Elektrode des Kondensators 1 kann das Potential 0ß angelegt werden. Die an dem Kondensator 1 anliegende Spannung ist mit Uß und die an dem Kondensator 2 anliegende Spannung ist mit Ug bezeichnet.
Zum Zeitpunkt tQ (Figur 2a) sei der Kondensator 2 auf ein Potential Ug0 vorgeladen, wobei diese Spannung Ug0 zum Zeitpunkt t größer ist als die Spannung Um1♦ Dabei ist Um.« die Einsatzspannung des MOS-Kondensators 1. Zu einem nachfolgenden Zeitpunkt t^ wird der Takt 0„ eingeschaltet und es entsteht infolge der .kapazitiven
Kopplung über den Kondensator 1 eine Spannungserhöhung am Kondensator 2. Im Verlauf des Anstieges des Taktes 0B sinkt die am Kondensator 1 abfallende Spannung UR. Wenn die Spannung UR den Wert der Einsatzspannung Um1 (^ 0B) des MOS-Kondensators 1 erreicht bzw. unterschreitet, so verschwindet die Inversionsschicht am MOS-Kondensator und die kapazitive Kopplung ist beendet, wenn die parasitären Überlappungskapazitäten vernachlässigt werden. In Figur 2 ist das Beenden der kapazitiven Kopplung zum Zeitpunkt t dargestellt, wobei der Takt 0_. (Figur 2b) bis zum Erreichen der Amplitude 0ß am Kondensator 2 eine Spannung UE erzeugt hat (Figur 2a). Dieser Vorgang ist von R.E. Joynson, I.L, Mundy, I.F. Bungess, C. Neugebaur "Eleminating Threshold Losses in MOS-Circuits by Bootstrapping using varaktor coupling" in IEEE Journ. of Solid-state Circuits, Vol.SC-7, Nr. 3, Juni 1972, S. 217 bis 224 beschrieben.
Gemäß der Erfindung wird dieser Vorgang nun zur Verstärkung von Signalen verwendet. Es wird hierzu die Tatsache ausgenützt, daß bei Vorliegen z.B. einer gegenüber der Spannung UEQ höheren Vorladespannung UEO f bei Anlegen des Taktes 0ß eine wesentlich höhere
VPA 75 E 7054
7098 12/057 5
Maximalspannung UEmax* > UEmax erreicht wird. Der Zustand der Schaltung nach der Figur 2a zum Zeitpunkt t2 wird durch die Gleichungen
'*+ UE0
beschrieben. In diesen Gleichungen bedeutet der Audruck <&. 0ß dabei jene Amplitude des Taktes 0ß, bis zu der ein Kanal im MOS- Kondensator vorhanden ist. Mit tL·.. (Δ0Ώ) ist die Einsatz spannung des
j C ■ MOS-Kondensators 1 bezeichnet und cxS ist der Quotient _J
C1 + C2
Bei Vernachlässigung des von R.M. Crawford, "MOSFET in Circuit Design", in McGraw Hill, 1967, S. 39 beschriebenen Substrat-Steuereffektes ist die Einsatzspannung des MOS-Kondensators eine konstante UT1 und es ergibt sich der Verstärkungsfaktor zu
V I UT=const
In Figur 3 sind die unter Einbezug des Substrat-Steuereffektes nach den Gleichungen (1) und (2) errechneten Maximal spannungen Up in Abhängigkeit von verschiedenen Vorlade spannungen UEQ für verschiedene Quotienten £<= C1/P1 + C_) dargestellt. Dabei ist eine Einsatz spannung mit einem Nominalwert von UT1 = 2V angenommen. Aus den Kennlinien ist zu entnehmen, daß z.B. bei einem Quotienten k = 0,8 ein Verstärkungsfaktor ν = 3<v| nr-.^^^ er~ zielt wird.
Im folgenden soll nun die Funktion der neuen Regenerierschaltung für CCD-Anordnungen anhand der in Figur 4 dargestellten Schaltung erläutert werden. Dabei ist mit 3 die Ausgangsstufe eines an sich bekannten CCDs beschrieben. Die bereits im Zusammenhang mit den vorangehenden Figuren erwähnten Kondensatoren tragen die entsprechenden Bezugszeichen. Das Ausgangsdiffusionsgebiet 31 der Ausgangsstufe 1, die in herkömmlicher bekannter Weise aufgebaut ist, ist über eine Leitung 32 mit dem Gate-Anschluß 41 eines
VPA 75 E 7054
7098127 0575
-Jf-
Transistors 4 verbunden. Der Transistor 4 ist einerseits mit einem Anschluß 42 und andererseits mit der einen Elektrode des MOS-Kondensators 1 verbunden. Die andere Elektrode dieses Kondensators ist andererseits mit dem Anschluß 11, an den das Potential 0τ>' anlegbar ist, verbunden. Ebenfalls mit der einen Elektrode des MOS-Kondensators 1 ist der Ausgangsanschluß 21 der erfindungsgemäßen Regenerierschaltung, die mit 5 bezeichnet ist, verbunden. Der Kondensator 2 besteht dabei aus der Eingangskapazität der an den Anschluß 21 angeschlossenen Schaltung, die beispielsweise eine Ausleseschaltung oder eine weitere CCD-Schaltung sein kann.
Im folgenden soll die Funktionsweise der Schaltung nach Figur 4 im Zusammenhang mit dem in Figur 5 dargestellten Taktprogramm beschrieben werden. Im Zeitintervall zwischen t^ und tg wird die Ausgangskapazität 33 der Ausgangsstufe 3 auf das Referenzpotential U f vorgeladen. Die Ausgangskapazität 33 wird dabei aus der Gesamtkapazität des Diffusionsgebietes 31, der Gatekapazität des Transistors 4 und der Kapazität der Verbindungsleitung 32 gebildet. Zum Aufladen der Kapazität 33 auf das Referenzpotential U *· wird das Potential U^ über den Anschluß 51 an das Diffusionsgebiet 52 angelegt. Zusammen mit der Gateelektrode 53 und dem Ausgangsdiffusionsgebiet 31 der CCD-Ausgangsstufe 3 stellt das Diffusionsgebiet 52 einen Feldeffekttransistor dar. Während der Zeitpunkte t^ bis X^ wird an den Gateanschluß 53 dieses Transistors ein Potential 0R angelegt, das den Transistor in den leitenden Zustand versetzt. Zum nachfolgenden Zeitpunkt t, gelangt infolge des Abschaltens des Taktes 0, der beispielweise an dem letzten Verschiebe-Elektrodenpaar 34 und 35 eines Zwei-Phasen-CCDs anliegt, beispielsweise eine einer binären W1W entsprechende Ladungsmenge an das Diffusionsgebiet 31. Auf diese Weise wird am Kondensator 33 eine Spannungsänderung ^U.1 verursacht.
Zum Zeitpunkt t^ wird anschließend der Takt 0V, der an dem Anschluß 42 des Transistors 4 anliegt, eingeschaltet; über den
VPA 75 E 7054
709812/0.57 5
leitenden Transistor 4 wird dann die Kapazität 2 auf das Potential Uref "^1V " UT4 = 11E1M''1 vorgeladen» wobei die Spannung V^ die Einsatz spannung des Transistors 4 ist. Die Spannung Ug,,^,,1 am Kondensator 2 entspricht der Vorladespannung Ug0 des Kondensators 2 in Figur 1.
Nachfolgend wird zum Zeitpunkt t^ der Takt 0β' an dem Anschluß 11 eingeschaltet und die Spannung Ug1 durch kapazitive Kopplung bis zur Höchstgrenze Ug ' angehoben. ......
In der Figur sind zusätzlich die Spannungsverläufe für den Falleingezeichnet, in dem zum Zeitpunkt t-, keine Ladung an das Diffusionsgebiet 31 gelangt, wie es beispielsweise einer binären "0" entspricht. In diesem Fall bleibt die Vorladespannung Ure^ am Kondensator 33 erhalten und der Kondensator 2 wird zum Zeitpunkt t^ auf die Spannung Uref - U^ = Ug110,,1 vorgeladen.
Für eine einwandfreie Funktion der Schaltung ist wesentlich, daß UE„0„ ·> UT1' (-d0B) ist, wobei UT1» (A 0ß) die Einsatz spannung des MOS-Kondensators 1 ist.
Zum Zeitpunkt t^ erfolgt wieder das Einschalten des Taktes 0B'» wobei die Spannung UL1 am Kondensator 2 infolge der Vorladespannung Ug110,, ·> Ug111n 1 auf den Betrag Ugmax' + k« .^Ug1 angehoben wird. Damit ist nach dem Zeitpunkt t,- das mit dem Verstärkungsfaktor C1 + C0 verstärkte Lesesignal
« k« . /\UA' - k' . 4Ug' am Kondensator 2 zur Weiterverarbeitung bereit.
In Figur 6 ist eine bevorzugte Ausführungsform der erfindungsgemäßen Regenerierschaltung, die zwischen der bereits im Zusammenhang mit Figur 4 dargestellten CCD-Ausgangsstufe 3 und einer CCD-Eingangsstufe 6 angeordnet ist, dargestellt. Einzelheiten der Figur 6, die bereits im Zusammenhang mit Figur 4 beschrieben wurden, tragen die entsprechenden Bezugszeichen. Das am Anschluß 21 an-
VPA 75 E. 7054
709812/0575
liegende, in der erfindungsgemäßen Regenerierschaltung 5 verstärkte Signal <^U„ wird an die zweite Elektrode 61, die beispielsweise bei einer Ausführung der erfindungsgemäßen Schaltung und der GCD-Stufen 3 und 6 in einer Silizium-Aluminium-Technologie eine Aluminium-Gate-Elektrode der zweiten Ebene ist, angelegt. Da die Einsatζspannung der Aluminiura-Gate-Transistoren im allgemeinen höher liegt als jene der Silizium-Gate-Transistoren, wird der Arbeitsbereich der Regenerierschaltung auch besser ausgenützt. Der Arbeitsbereich der CCD-Eingangsschaltung wird dabei mit den zwei Potentialen UEin'f und Up1' eingesieLlt. Dabei liegt
die Spannung U_. lf an dem Eingangsdiffusionsgebiet 63 der Einjiiin
gangsstufe 6 an, die Spannung Up11 liegt an der neben diesem Diffusionsgebiet 63 angeordneten Silizium-Elektrode 62 der ersten Ebene an.
5 Patentansprüche
6 Figuren
VPA 75 E 7054
709812/0578

Claims (5)

Patentansprüche
1. Regenerierschaltung für ladurjgsgekoppelte Elemente, dadurch gekennzeichnet , daß eine erste MOS-Kapazität (1) und eine zweite Kapazität (2) zueinander in Reihe geschaltet sind, daß der Punkt, in dem beide Kondensatoren zueinander in Reihe geschaltet sind, den Ausgang (21) der Regenerierschaltung darstellt und mit einer Eingangselektrode (61) eines Eingangs-CCDs (6) verbunden ist, daß ein Transistor (4) einerseits mit dem Punkt und andererseits mit einem Anschluß (42), an den ein Potential
0 anlegbar ist, verbunden ist, und daß die Gateelektrode (41) dieses Transistors über eine Leitung (32) mit einem Ausgangsdiffusionsgebiet (31) einer Ausgangs-CCD-Stufe (3) verbunden ist,
2. Regenerierschaltung nach Anspruch 1, dadurch g e k e η η zeichnet , daß die erste Kapazität (2) aus der Ein« gangskapazität der angeschlossenen CCD-Schaltung (6) besteht.
3. Regenerierschaltung nach Anspruch 1 oder 2, dadurch ge kennzeichnet , daß sie in einer MOS-Aluminium-Silicon-Gate-Feldeffekt-Technologie aufgebaut ist.
4. Regenerierschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet , daß sie in einer Massiv-Silizium-Technik oder in einer SOS-Technik aufgebaut ist.
5. Verfahren zum Betrieb einer Schaltung nach einem der Ansprüche
1 bis 4, dadurch gekennzeichnet , daß die Ausgangskapazität (33) der Ausgangsstufe (3) auf ein Referenzpotential Uref vorgeladen wird (Zeitpunkt t^ und tp), wobei die Ausgangskapazität (33) aus der Gesamtkapazität des Diffusionsgebietes (31), der Gatekapazität des Transistors (4) und der Kapazität der Verbindungsleitung (32) gebildet wird, und daß zum Aufladen der Ausgangskapazität (33) auf das Referenzpotential U
dieses an ein Diffusionsgebiet (52) angelegt wird, das zusammen mit dem Ausgangsdiffusionsgebiet (31) und einer Gateelektrode (53)
VPA 75 E 7054 ORIGINAL INSPECTED
709812/0575
-Jf-
einen Feldeffekttransistor bildet, wobei dieser Feldeffekt- . transistor durch Anlegen eines Potentials 0n an seine Gateelektrode (53) leitend geschaltet wird, daß aus dem CCD eine einer binären "1" oder einer binären "0" entsprechende Ladungsmenge an das Ausgangsdiffusionsgebiet (31) getaktet wird (Zeitpunkt t,), daß die einer binären "1" entsprechende Ladungsmenge am Kondensator (33) eine Spannungsänderung IL·1 bewirkt und daß eine einer binären "0" entsprechende Ladungsmenge am Kondensator (33) keine Spannungsänderung bewirkt, daß der Transistor (4) durch das Potential 0 an seinem Anschluß (42) leitend geschaltet wird (Zeitpunkt tt), wobei dadurch die Kapazität (2) im Fälle einer.. binären "1" auf das Potential Uref -^pJ - υτ4 1^10 im Falle einer binären "0" auf das Potential Uf, - Um^ vorgeladen wird, daß der Takt 0ß an der Elektrode (11) des MOS-Kondensators (1) eingeschaltet wird (Zeitpunkt te), wodurch die Spannung am Kondensator (2) durch kapazitive Kopplung im Falle der binären "1" bis zur Höchstgrenze IL,max' λχα^- im Falle der binären "O" bis zur Höchstgrenze UEmax' + k . 4 U. angehoben wird, und daß im Falle einer binären "0" die Spannung U - - UL/ größer als die Einsatzspannung des MOS-Kondensators (1) ist.
VPA 75 E 7054
709 812/0575
DE19752541686 1975-09-18 1975-09-18 Regenerierschaltung fuer ladungsgekoppelte elemente Withdrawn DE2541686A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19752541686 DE2541686A1 (de) 1975-09-18 1975-09-18 Regenerierschaltung fuer ladungsgekoppelte elemente
US05/717,705 US4048519A (en) 1975-09-18 1976-08-25 Regenerator circuit for CCD elements
FR7626500A FR2325152A1 (fr) 1975-09-18 1976-09-02 Circuit de regeneration pour des elements utilisant le couplage direct de charge
JP10867976A JPS52147933A (en) 1975-09-18 1976-09-10 Regenerative circuit for charge coupled element and method of driving same
GB37799/76A GB1565666A (en) 1975-09-18 1976-09-13 Charged coupled devies incorporating a regenerator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752541686 DE2541686A1 (de) 1975-09-18 1975-09-18 Regenerierschaltung fuer ladungsgekoppelte elemente

Publications (1)

Publication Number Publication Date
DE2541686A1 true DE2541686A1 (de) 1977-03-24

Family

ID=5956824

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752541686 Withdrawn DE2541686A1 (de) 1975-09-18 1975-09-18 Regenerierschaltung fuer ladungsgekoppelte elemente

Country Status (5)

Country Link
US (1) US4048519A (de)
JP (1) JPS52147933A (de)
DE (1) DE2541686A1 (de)
FR (1) FR2325152A1 (de)
GB (1) GB1565666A (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2258783B1 (de) * 1974-01-25 1977-09-16 Valentin Camille
DE2721039C2 (de) * 1977-05-10 1986-10-23 Siemens AG, 1000 Berlin und 8000 München Digitale Ladungsverschiebeanordnung
DE2721812C2 (de) * 1977-05-13 1986-09-18 Siemens AG, 1000 Berlin und 8000 München Auswerteschaltung für eine Ladungsverschiebeanordnung
FR2392392A1 (fr) * 1977-05-27 1978-12-22 Commissariat Energie Atomique Circuit de mesure de charge stockee dans un d.t.c.
US4135104A (en) * 1977-12-02 1979-01-16 Trw, Inc. Regenerator circuit
DE2839834A1 (de) * 1978-09-13 1980-03-27 Siemens Ag Lineare ausgangsstufe fuer ladungsgekoppelte schaltungen
NL8600185A (nl) * 1986-01-28 1987-08-17 Philips Nv Ladingsgekoppelde inrichting.
US8450827B2 (en) * 2011-01-25 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. MOS varactor structure and methods
WO2013002762A1 (en) * 2011-06-27 2013-01-03 Hewlett-Packard Development Company, L.P. Ink level sensor and related methods

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3623132A (en) * 1970-12-14 1971-11-23 North American Rockwell Charge sensing circuit
AU461729B2 (en) * 1971-01-14 1975-06-05 Rca Corporation Charge coupled circuits
FR2154395B1 (de) * 1971-05-03 1974-06-28 Ibm
JPS5214944B1 (de) * 1971-06-04 1977-04-25
US3760381A (en) * 1972-06-30 1973-09-18 Ibm Stored charge memory detection circuit
GB1435708A (en) * 1972-09-25 1976-05-12 Rca Corp Charge amplifier defibrillators
US3949381A (en) * 1974-07-23 1976-04-06 International Business Machines Corporation Differential charge transfer sense amplifier
US3949245A (en) * 1974-10-24 1976-04-06 Texas Instruments Incorporated Method and system for sensing charges at distributed points on a charge coupled device
US3986059A (en) * 1975-04-18 1976-10-12 Bell Telephone Laboratories, Incorporated Electrically pulsed charge regenerator for semiconductor charge coupled devices
US3969634A (en) * 1975-07-31 1976-07-13 Hughes Aircraft Company Bucket background subtraction circuit for charge-coupled devices

Also Published As

Publication number Publication date
FR2325152A1 (fr) 1977-04-15
US4048519A (en) 1977-09-13
GB1565666A (en) 1980-04-23
FR2325152B1 (de) 1979-09-28
JPS52147933A (en) 1977-12-08

Similar Documents

Publication Publication Date Title
DE2409058A1 (de) Regenerierschaltung fuer binaersignale nach art eines getasteten flipflops und verfahren zu deren betrieb
DE2553517B2 (de) Verzögerungsschaltung mit Feldeffekttransistoren
DE2628383C2 (de) Monolithisch integrierter dynamischer Halbleiterspeicher
DE4336907A1 (de) Substratpotential-Erzeugungsschaltung zum Erzeugen eines Substratpotentials mit einem niedrigen Pegel und Halbleitervorrichtung mit einer solchen Schaltung
DE2233286B2 (de) Datenübertragungsstufe
DE2143093C2 (de) Mehrphasenfeldeffekttransistor- Steuerungsschaltung
EP0107073B1 (de) Zweidimensionaler Halbleiter-Bildsensor mit einer Anordnung zur Reduzierung des Überstrahlens
DE1959870C3 (de) Kapazitive Speicherschaltung
DE2541686A1 (de) Regenerierschaltung fuer ladungsgekoppelte elemente
DE3634637A1 (de) Differentiell geschalteter kondensator-integrator mit einem einzelnen integrationskondensator
DE3643546C2 (de)
DE2818783C3 (de) Datenspeicherzelle
DE2622307A1 (de) Elektrische speichervorrichtung
DE2445455A1 (de) Bipolare speicherschaltung
DE2314015C3 (de) Signalverstärker
DE3031197C2 (de) Treiberschaltung mit Feldeffekttransistoren
DE2247937C3 (de) Verfahren zur Messung einer kleinen gespeicherten Ladung
EP0058243B1 (de) Integrierte digitale Halbleiterschaltung
DE3430144A1 (de) Halbleiter-speichereinrichtung
DE2543615A1 (de) Regenerierstufe fuer ladungsverschiebeanordnungen
DE2025857A1 (de) Datenspeicherschaltung in der Form einer zweiphasigen Schieberegisterzelle sehr hoher Arbeitsgeschwindigkeit und geringer Leistungsaufnahme
DE2602520C3 (de)
DE2255210B2 (de) Datenspeicherschaltung
DE2721812C2 (de) Auswerteschaltung für eine Ladungsverschiebeanordnung
DE3323799C2 (de)

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee