DE2233286B2 - Datenübertragungsstufe - Google Patents
DatenübertragungsstufeInfo
- Publication number
- DE2233286B2 DE2233286B2 DE2233286A DE2233286A DE2233286B2 DE 2233286 B2 DE2233286 B2 DE 2233286B2 DE 2233286 A DE2233286 A DE 2233286A DE 2233286 A DE2233286 A DE 2233286A DE 2233286 B2 DE2233286 B2 DE 2233286B2
- Authority
- DE
- Germany
- Prior art keywords
- terminal
- transistor
- diode
- low
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
- H03K19/0963—Synchronous circuits, i.e. using clock signals using transistors of complementary type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Shift Register Type Memory (AREA)
Description
führbar ist, um den einen Stromkanal in einen eo
relativ niederohmigen Zustand und den anderen
Stromkana» in einen relativ hochohmigen Zustand zu versetzen; und daß den beiden gc- Die Erfindung betrifft eine Datenübertragung sonderten Klemmen (10, 12) Taktsignale (</>, Ψ,) stufe, bestehend aus zwei aktiven Elementen, deren zuführbar sind, die während eines ersten Zeit- 25 jedes einen Stromkanal und eine Steuerelektrode /m Intervalls so gepoit sind, daß der ein im nieder- Steuerung der Leitfähigkeit dieses Stromkanals :iuiohmigen Zustand befindliches aktives Element
enthaltende Strompfad leiicnd wird, und die
während eines folgenden Zeitintervalls so gepolt
sind, daß ein Stromfluß durch beide Strompfade 30
verhindert wird.
relativ niederohmigen Zustand und den anderen
Stromkana» in einen relativ hochohmigen Zustand zu versetzen; und daß den beiden gc- Die Erfindung betrifft eine Datenübertragung sonderten Klemmen (10, 12) Taktsignale (</>, Ψ,) stufe, bestehend aus zwei aktiven Elementen, deren zuführbar sind, die während eines ersten Zeit- 25 jedes einen Stromkanal und eine Steuerelektrode /m Intervalls so gepoit sind, daß der ein im nieder- Steuerung der Leitfähigkeit dieses Stromkanals :iuiohmigen Zustand befindliches aktives Element
enthaltende Strompfad leiicnd wird, und die
während eines folgenden Zeitintervalls so gepolt
sind, daß ein Stromfluß durch beide Strompfade 30
verhindert wird.
2. Datcuäbertragungsstufe nach Anspruch 1,
dadurch gekennzeichnet, daß jedes aktive Element (22, 24) ein Feldeffekttransistor ist, dessen
Emitter- und Kollektoreiekt öden die Enden je- 35 Inverter (/, und /.,) und zwei komplementäre Ti
weils eines Stromkanals bilden und dessen Gatt- schaltungen (7"G1, TG2). Jeder Inverter und jede Tci
elektrcde jeweils die Steuerelektrode bildet; und schaltung enthält zwei Transistoren unterschiedliche
daß jedes der asymmetrisch leitenden Elemente Leitungstyps. Die erste Torschaltung 7G1 liegt z\\
(D1, D.,) eine Diode ist; und daß die Kathode der sehen dem Punkt für den Dateneingang und der fm
im ersten Strompfad liegenden Diode (D1) ge- 40 gangsklemme des ersten Inverters /,, und die zweit,
meinsam mit der Anode der im zweiten Strom- Torschaltung TG., liegt zwischen der Ausgang
pfad liegenden Diode (D.,) am Knotenpunkt (28)
liegt; und daß der Stromkanal des im ersten
Strompfad liegenden Transistors (22) zwischen
der Anode der im ersten Strompfad liegenden 45
Diode und der ersten Taktsignalklemme (10)
liegt; und daß der Stromkanal des im zweiten
Strompfad liegenden Transistors (24) zwischen
liegt; und daß der Stromkanal des im ersten
Strompfad liegenden Transistors (22) zwischen
der Anode der im ersten Strompfad liegenden 45
Diode und der ersten Taktsignalklemme (10)
liegt; und daß der Stromkanal des im zweiten
Strompfad liegenden Transistors (24) zwischen
der Kathode der im zweiten Strompfad liegenden D , a o ,
Diode und der zweiten Taktsignalklemme (12) 50 umgekehrte Eingangssignal. Wenn 7"G1 durchliegt;
und daß_das der zweiten Klemme zugeführte geschaltet ist, ist TG., gesperrt. Hierdurch wird vcr-Taktsignal
('/>,) das Komplement des der ersten
Klemme zugeführten Taktsignals ('/',) ist.
Klemme zugeführten Taktsignals ('/',) ist.
3. Datenübertragungsstufe nach Anspruch 1, dadurch gekennzeichnet, daß jedes der aktiven
Elemente (42, 44) ein Feldeffekttransistor ist, dessen Emitter- und Kollektorelektroden die
Enden jeweils eines Stromkanals bilden und
weist, und aus zwei Strompfaden, deren jeder z\si
sehen einem kapazitiven Knotenpunkt und einer gesonderten Klemme liegt.
Fig. 1 zeigt eine Stufe eines bekannten dynamischen Schieberegisters, welches mit komplemcp
tärcn Metalloxyd-Halbleiterelementen (Komplernentär-MOS-Schaltungen
oder »CMOS-Schaltungcn ; aufgebaut ist. Die Stufe enthält zwei komplementü:
klemme des Inverters /, und der Eingangsklemme dt.
zweiten Inverters /.,. Die Torschaltungen werden abwechselnd von Taktsignalen '/', und Φ., gesteuert.
Wenn 7"G1 durchgeschaltet wird, wird der Konden
satorC,, der ein diskretes Element oder eine verteilte
Kapazität sein kann, auf den Spannungswert (»hoch oder »niedrig«) des Signals am Dateneingang aufgeladen,
und der Ausgang des Inverters /, liefert das
dessen Gattclektrode jeweils die Steuerelektrode
hindert, daß die Spannung am Kondensator C\„ der
ein diskretes Element oder eine verteilte Kapazität sein kann, vom Dateneingangssignal beeinflußt wird.
Wenn 7"G1 gesperrt wird, wird der Kondensator C1
vom Dateneingang abgetrennt, und die an ihm liegende Spannung bleibt relativ konstant. Wenn die
Torschaltung TG2 durchgeschaltet wird, wird das
Ausgangssignal des Inverters /, von dieser Torschal-
bildet; und daß die Gattclektroden der im ersten 60 tung weitergegeben, so daß es den Kondensator C,
und zweiten Strompfad liegenden Transistoren auflädt. Bei abwechselnder Aktivierung der Torzusammcngeschaltet
sind; und daß die Kollektor- schaltungen laufen die Datenbits längs des Schicbeelektrodcn
der in beiden Strompfaden liegenden registers.
Transistoren gemeinsam mit dem Knotenpunkt Bei der bekannten Schaltung befinden sich am Ein-
(68) verbunden sind; und daß jedes der asym- 65 gang und am Ausgang jedes Inverters kapazitive
metrisch leitenden Elemente (D1,,, D2,,) eine Knotenpunkte. Somit werden vier Knotenpunkte in
Diode ist; und daß die Emitterelektrode des im jeder Stufe während eines jeden Zyklus aufgeladen
ersten Strompfad liegenden Transistors (42) mit und entladen. Außerdem wird beispielsweise bei der
bekannten Schaltung der Kondensator C1 über die
Torschaltung TGx aufgeladen (oder entladen), und
\der Inverter/, spricht dann auf das am KondenfgatorC,
liegende Signal an. Die Verzögerung zwisehen dem Anlegen eines Signals an die Datenpingangsklemmc
und der Erzeugung eines Signals am d It/ it kli di
pingg g g
IAusgang des Inverters/, ist kumulativ die Summe der durch C1 und durch /, hervorgerufenen Verzögerungen.
Obwohl das bekannte Schieberegister verhältnismäßig einfach ist, werden bei ihm acht
von Φχ) zugeführt. Die Klemme 14 erhalt ein Taktsignal Φ3 und die Klemme 16 dew*n Komplement <Fy
Die Taktsignal Φ,, TF1, Φ., und Φ3 können zwischen
zwei Werten -f V111, und Vss schwanken. Der Wert
( V„„ ist beispielsweise (-K)VoIt und wird mit
»hoch« bezeichnet, und der Wert VSs »t beispielsweise O Volt und wird mit »niedrig« bezeichnet. Für
den korrekten Betrieb der Schaltung nach F i g. 2 als „. ... Schieberegisterstufe dürfen Φ, und Φ», wie in Fig. 5
I verhältnismäßig einfach ist, werden bei ihm acht in gezeigt, nicht beide gleichzeitig »hoch« (ί-VMl) sein.
1 Transistoren je Stufe benötigt. Mit der Entwicklung Nachstehend sei erläutert, wie die taktgesteuerten
I hochintegrierter Schaltungen (LSl-Schaltungen) wird Inverter arbeiten, um Daten vom Eingang 26 der
I es immer wichtiger, daß die Schaltungen einfacher Stufe zum Ausgang 38 der Stufe zu übertragen. Da
I sind, mit höheren Geschwindigkeiten arbeiten, die Inverter 20 und 30 einander gleich sind und nur
\ weniger Leistung verbrauchen und, sofern möglich, 15 von verschiedenen Taktsignalen gesteuert werden,
I weniger Komponenten enthalten. wird im einzelnen nur die Arbeitsweise eines Inverters
gehenden Erfüllung dieser Forderungen. Sie wird Es sei angenommen, daß während eines ersten
durch die im Anspruch 1 angegebenen Merkmale ge- Zeitintervalls (;, bis 1.,) der taktgesteuerte Inverter
löst. Weiterbildungen der Erfindung sind in ülmi 20
Untcransprüchen beschrieben. Die Erfindung ist im
folgenden an Hand der Darstellungen von Aasführungsbeispielen näher erläutert. Es zeigt
Fi g. 1 das Schaltbild einer bekannten Schaltung tür
eine Stufe eine; dynamischen Schieberegisters mit 25 plementö-'er Inverter.
30 nicht beaufschlagt" ist (d. h. '!>., ist »niedrig«
und Φ~, ist »hoch«) und der zweite taktgesteuerte
Inverter 20 beaufschlagt ist (d.h. ^1 ist »hoch«
und Φ, ist »niedrig«). Mit '/',-»hoch« und '/',-»niedrig-;
arbeitet der Inverter 20 wie ein herkömmlicher kom-
komplementären Mctalloxyd-Halbleiterbauelementen,
Fig. 2 das Schaltbild einer erfindungsgemäßen Datenübertragungsstufe.
F i g. 3 das Schaltbild einer anderen erfindungsgemäßen Datenübertragungsstufe,
Fig. 4 das Schaltbild einer wiederum anderen erfindungsgemäßen
Datcnübertragungsslufe.
F i g. 5 in einem Diagramm die Beziehung zwischen den Taktinipulsen Φ, und Φ.,.
Wenn das Daieneingangssignal E1, welches an die
Klemme 26 gelegt wird, »hoch« ist, ist der Transistor 22 gesperrt (der Kanal zwischen seinem Emitter und
seinem Kollektor ist äußerst hochohmig), während der Transistor 24 \ oll durchlässig ist (der Kanal zwischen
seinem Emitter und seinem Kollektor ist relativ niederohmig). Das Signal E., am Knotenpunkt 28
wird wegen der Durchlässigkeit der Diode D., und wegen der niedrigen »Durchlaße-Impedanz des Tran-
Die in F i g. 2 gezeigte Signalübertragungsstiife be- 35 sistors 24 auf das Potential der Klemme 12 geklemmt,
steht aus taktgesteuerten Invertcrn oder Umkehrstufen 20 und 30. Der Inverter 20 enthält einen Feldeffekttransistor
vom P-Typ mit isolierter Steuerelektrode (IG-FET) 22, dessen Emitterelektrode mit
Da Φ, an der Klemme 12 »niedrig« ist, wird der Ausgangsknotenpunkt 28 auf »niedriges« Potcnial
geklemmt. Wegen des Durchla^spannungsabfalls (V,i}) der Diode D., liegt der Minimalwcrt des
der Klemme 10 und dessen Kollektorelektrode mit 40 Potentials am Knotenpunkt 28 in Wirklichkeit um
der Anode der Diode D1 und dessen Galtclcktrode
mit der Gattelektrode eines IG-FET 24 vom n-Typ und mit der Datene<ngangsklemme 26 verbunden ist.
Der Transistor 24 liegt mit seinem Emitter an der Klemme 12 und mit seinem Kollektor an der
Kathode der Diode D.,. Die Anode der Diode /λ, und die Kathode der Diode D, sind mit dem Knotenpunkt
28 verbunden. Der am Knotenpunkt 28 dargestellte Kondensator C1 hat die Aufgabe, die ihm
V;j/ Volt über dem Wert !''„•^.".,-»niedrig« ist daher
in Wirklichkeit Vn, Volt (V ss -0 Volt).
Wenn das an der Klemme 26 zugeführte Signal »niedrig« ist. wird der N-Typ-Transistor 24 gcsperrt
und der P-Typ-Transistor 22 durchgcschaltet. Der Transistor 22 und die in Reihe mit ihm geschaltete
durchlässige Diode /), bilden einen Stromweg zwischen der Klemme 10 und dem Ausgangsknotenp'.mkt
28. so daß der Kondensator C1 auf einen
während eines gegebenen Taktintervalls zugeführte 50 »hohen« Spannungswert aufgeladen wird. Wegen des
Ladung zu speichern, und stellt die am Knotenpunkt 28 wirksame gesamte Knotenpunktkapazität dar. ob
es sich nun dabei um eine diskrete oder um eine verteilte
Kapazität handelt.
Durchlnßspanndngsabfalls (Vm) der Diode D1 ist die
maximale Spannung an C, gleich V,,n minus der Spannung V111- der Diode Dx. Somit liegt E2-»hoch«
Die Gattclektroden der Transistoren 32 und 34 55 gefaßt wiai
sind mit dem Knotenpunkt 28 verbunden. Der ~
P-Typ-Transistor 32 liegt mit seiner Emitterelektrode
an der Klemme 14 und mit seiner Kollektorclektrode an der Anode der Diode D.,. Der N-Typ-Transistor
P-Typ-Transistor 32 liegt mit seiner Emitterelektrode
an der Klemme 14 und mit seiner Kollektorclektrode an der Anode der Diode D.,. Der N-Typ-Transistor
Wirklichkeit bei (V111, V111) Volt. Zusammcn-
für die Bedingung '/»,-»hoch« und
<?V»nicdrig« d.is Dateneingangssignal E1 an der
Klemme 26 durch dien Inverter 20 umgekehrt und um einen Diodenspannungsabfall vermindert oder er-
höht zum Knotenpunkt 28 übertragen. Das Aus-
28 bä
34 liegt mit setner Emitterelektrode an der Klemme 6° gangssignal E., am Knotenpunkt 28 beträgt entweder
16 und mit seiner Kollektorelektrode an der Kathode "+ Vmi Volt öde- (+V11n-Vn,) Volt und wird in
der Diode D1. Die Kathode der Diode D., und die der durch den Kondensator C1 dargestellten Ka-
Anode der Diode Dx sind mit der Ausgangsklemme pazität im Eingangskreis des Inverters 30 gespeichert,
38 verbunden. Der die getarnte Knoteiipunktkapazität bis Φ, zum nächsten Mal »hoch« wird.
liegt zwischen der 6S ---....—
darstellende Kondensator C1
Klemme 38 und Masse.
Klemme 38 und Masse.
Der Klemme 10 wird ein Taktsignal </', und der Klemme 12 ein Taktsignal ^7 (das Komplement
Der Umstand, daß durch die Dioden D, und D.,
die Spannung am Knetenpunkt 28 um einen dem Spannungsabfall an einer Diode entsprechenden
Wert vermindert wird, ist für die Arbeitsweise de'
Schaltung nicht problematisch. Die am Knotenpunkt richtung gespannte Diode bleibt die Spannung an C1
28 verfügbare Spannung (Vn,,- V111. «der Vss '·- V111) auf dem angenommenen Wert, solange Ψ, = »hoch« ist.
ist immer noch viel höher, als es zum Durchschalten . . .
des richtigen Transistors der folgenden Stufe er- B- *'i *« »hoch« 110^Jh sei »niedrig«
forderlich ist. 5 ('/',-»niedrig«, '/',-»hoch«)
Es sei nun angenommen, daß während eines Zeil- Bei E,-»hoch« und ^-»niedrig« ist Transistor 22
Intervalls (Λ, bis i4) der taktgestciicrtcjnvertcr 30 be- gesperrt, während der Transistor 24 durchgcschaltct
aufschlagt ist (<l>i ist »hoch« und '/»._, ist »niedrig«) ist. Selbst wenn der Transistor 22 leiten könnte, ist
und der taktgesteuerte Inverter_20 nicht beaufschlagt die Diode D immer noch in Sperrichtung gespannt,
ist (Φ, ist »niedrig« und «/', ist »hoch")· Mit io weil ihre Anode an »niedrig« (0 Volt) liegt, während
»/>2-»hoch« und »/»!-»niedrig« wird der Inverter 30 wie ihre Kathode mit dem Punkt 28 verbunden ist,
ein gewöhnlicher "komplementärer Inverter betrieben, dessen Minimalpotential mindestens Vn, Volt beträgt,
wobei er das am Knotenpunkt 28 erscheinende Si- Der durchgcschaltete Transistor 24 legt + V,w Volt
gnal E., unter Umkehrung weitergibt, um an der Aus- an die Kathode der Diode I).,, deren Anode auf
gangsklcmme 38 ein Ausgangssignal E1 zu erzeugen. 15 Vn, Volt liegt. Die Diode D2 ist "daher in Sperrichtung
Dieses Datenausgangssigna! E3 hat einen hohen gespannt und verhindert jeden Stromfluß (abgesehen
Pegel \on (V,(/, V,„) Volt und einen niedrigen von Leckströmen), der die Spannung am Konden-
Pegel von VB,: Volt phasengleich mit dem Daten- satorC, ändern könnte. Somit wird der kapazitive
eingangssignal E1, jedoch diesem gegenüber um die- Knotenpunkt gemeinsam durch die Dioden D1
jenige Zeit verzögert, die nach dem Übergang 10 und D2 und die Transistoren isoliert,
von '/», auf »hoch« verstreicht, bis '/»., auf »hoch« . .
übergegangen ist [I1 bis /,). " C E<s,ei »n'cdng« und E2 sei »hoch«
Die erfindungsgemäße Datenübertragungsstufe er- ('/',-»niedrig«, «/-,-»hoch«)
füllt somit die gleiche Funktion wie eine Stufe eines Mit E,-»niedrig« ist der Transistor 24 gesperrt,
herkömmlichen dynamischen Schieberegisters, wo- 25 und av-gcsehen von Leckströmen fließt durch ihn kein
bei im vorliegenden Fall jedoch nur vier Transistoren Strom. Durch E,-»nicdrig« wird der Transistor 22
und vier Dioden an Stelle von acht Transistoren bc- durchgcschaltct, und an die Anode der Diode D1
nötigt werden. Es ist einzusehen, daß viele Stufen wird '/»,-»niedrig« gelegt. Ua jedoch E.,-»hoch«
des in Fig. 2 gezeigten Typs in Kaskade geschaltet gleich [V1111 K,,,) Volt ist und diese Spannung an
werden können, um ein Schieberegister beliebiger 30 die Kathode der Diode D1 gclect wird, ist diese Diode
Länge zu bilden. in Sperrichtung gespannt, so daß sie einen Stromfluß
Es sei nun gezeigt, daß, wenn die Inverter nicht durch den Transistor 22 verhindert,
bcaufschlaet sind, (d. h.. wenn für den In-
bcaufschlaet sind, (d. h.. wenn für den In-
vertcr20 <7», »niedrig« und Φ, »hoch« und für den ü· fci sei »niedrig« und_E2 sei »niedrig«
Inverter 30 </'s »niedrig« und Φ., »hoch« ist), die 35 ('/',-»niedrig«, '/»,-»hoch«)
Dioden gemeinsam mit den Transistoren unabhängig Mit E,-»niedrig« ist der Transistor 24 gesperrt, so
vom Wert des Eingangs- oder Ausgangssignals ver- daß durch ihn kein Strom fließt. Der Transistor 22 ist
hindern, daß die in den Ausgangs- oder Speicher- jedoch durchgcschaltet und das Signal '/»,-»niedrig«
kondensatoren (C, oder C2) gespeicherte Information gelangt zur Anode der Diode D . Da das an dei
gelöscht wird. Da die Inverter 20 und 30 einander 40 Kathode der Diode D1 liegende Potential mindestens
gleich sind, wird nachstehend im einzelnen nur die Vm: Volt beträgt, ist die Diode D, in Sperrichtung gc-
Speichcroperation eines Inverters, nämlich des In- spannt, so daß sie keinen Stromfluß zuläßt. Die
vertcrs 20. beschrieben. Spannung am Kondensator C, bleibt daher un-
. ^- . τ- ■ u u verändert.
A. Es sei angenommen. E1 sei »hoch« ., Pc · ,
und E, sei »hoch« («/.,-»niedrig«, ^-»hoch«) 45 W(fr f «»mit nachgewiesen, daß unabhängig von
2 v ' ' ^"t lurt, und £., der Ausganesknotenpun^t 28 vor
£,-»hoch« hat eine ausreichende Amplitude, um den Taktanschlüssen 10 und" 12 abgetrennt ist
den Transistor 22 zu sperren und einen Stromfluß wenn Φ. »niedrig« und 0^ »hoch« ist. Die Dioden D
durch ihn zu verhindern, selbst wenn der Inverter und D2 erfüllen somit im wesentlichen die gleich!
mit Eingangsleistung beaufschlagt wird. Selbst wenn 50 Aufgabe wie die komplementäre Torschaltung bein
der Transistor 22 leiten könnte, wäre die Diode D1 Stand der Technik. Bei den Dioden handelt es siel
in Sperrichtung vorgespannt, weil ihre Anode auf um zweipolige Bauelemente, während Transistorer
'/',-»niedrig« (0 Volt) liegt, während ihre Kathode Bauelemente mit drei Anschlüssen sind Durch di<
auf <ynit-VBF) Volt liegt. Bei E,-»hoch« ist der Verwendung von Dioden kann die Anordnung somi
Transistor 24 durchgeschaltet, und seine mit der 55 einfacher und kleiner gemacht werden.
Klemme 12 verbundene Elektrode wirkt nun als Die Schaltung nach Fig. 2 enthält im Gegensat;
Kollektor, während seine mit der Kathode der zu der bekannten Schaltung zwei Knotenpunkte (28
DiocteD., verbundene Elektrode als Emitter wirkt. 38). die in jedem Zyklus aufgeladen und entladei
Da 0, »hoch« und E, »hoch« ist, leitet der Tran- werden. Somit ist bei erfindungsoemäß ausgebildetei
sistor 24, bis an die Kathode der Diode D2 -»- Vn,, Volt 60 Schaltungen die Verlustleistung geringer als bei de
gelegt werden. Da diese Spannung ( J V11n) positiver bekannten Schaltung. Auch fällt bei der in Fig.:
als die Spannung E, -= Vn,, - Vnr an der Anode gezeigten Schaltung die Verzögerung fort die voi
der Diode D2 ist, ist diese Diode in Sperrichtung den Torschaltungen der bekannten Anordnung ver
vorgespannt. Daher bleibt für die Bedingung ursacht wurde. Bei der Schaltung nach F i c 2 werde;
'/.,-»niedrig« und '/',-»hoch« die im Kondensator C1 65 die Signale direkt an die Stcuerelektroden des In
gespeicherte Information unverändert, wenn E1 vertcrs gelegt. Somit wird die maximale Betriebs
und E1, beide »hoch» sind. Abgesehen von dem gc- geschwindigkeit nur durch die Ansprechzeit der In
ringen Finfluß von I eckslrömen durch die in Sperr- verier begrenzt. Außerdem ist die Schaltung nacl
Fig. 2 weniger störungsempfindlich gegenüber den einer geraden Anzahl von Stufen sind die Ausgangsvon
dem pulsierenden Taktsignal verursachten über- signale vom gleichen binären Wert wie die Eingangserscheinungen,
weil die Knotenpunkte 28 und gangssignalc. Auch benötigt die Schaltung nach
38 durch die Serienschaltung eines Transistors mit Fig. 3 wesentlich weniger Leistung als die bekannte
einer Diode von den Taktanschlüssen getrennt sind. 5 Schaltung nach Fig. 1. Bei jedem Zyklus werden pro
F; g. 3 zeigt eine Stufe eines Schieberegisters, bei Stufe zwei Knotenpunkte (48, 58) entladen, was im
welcher die Daten ähnlich wie im Fall der Fig. 2 Vergleich zum Stand der Technik günstig ist. Jcdcszum
Zeitpunkt Φ,-shoch« in die Stufe hincingescho- mal, wenn ein komplementärer Inverter geschaltet
bcn werden und zum Zeitpunkt Φ.,-shoch« aus der wird, existiert ein Zeitintervall, wenn beide Bau-Stufe
herausgeschoben werden. Im Gegensatz zur io elemente durchgeschaltet werden. Dies trägt wcsent-Anordnung
nach F i g. 2 ist jedoch hier das von jeder lieh zur Verlustleistung bei. In der Schaltung nach
Schieberegisterstufe (vier Transistoren und zwei F i g. 3 ist nur ein Inverter je Stufe vorgesehen, was
Dioden) abgegebene Ausgangssignal das Komplement ein deutlicher Vorteil ist. des Eingangssignals dieser Stufe. Was die Geschwindigkeit anbetrifft, so ist die Schal-
Das Datensignal E1 wird an der Eingangsklemme 15 tung nach Fig. 3 schneller als die bekannte Schal-46
zugeführt. Das Eingangssignal wird zum Knoten- tung, weil die Gesamtverzögerung einer Stufe aus
punkt 48 mittels einer Torschaltung 50 übertragen, dem Beitrag eines Inverters und einer Torschaltung
die aus komplementären Feldeffekttransistoren 51 besteht und nicht, wie bei der bekannten Schaltung,
und 53 besteht, deren Stromkanäle parallel zwischen^ aus zwei Invertern und zwei Torschaltungcn.
den Punkten 46 und 48 liegen. Das Taktsignal Φ, 20 Bei beiden vorstehend beschriebenen Schaltungen
wird auf die Gattelcktrodc des P-Typ-Transistors sind die Dioden mit den Kollektoren der Transistoren
51 und das Taktsignal Φ, wird auf die Gattelektrode verbunden. Die Dioden können jedoch auch, wie in
des N-Typ-Transistors 53 gegeben. Das Datensignal F i g. 4 gezeigt, zwischen den Emitterelektroden der
wird vom Knotenpunkt 48 zur Ausgangsklemmc 58 Transistoren und den Taktanschlüssen liegen,
mittels des taktgesteuerten Inverters 20α übertragen, 25 Es sei daran erinnert, daß der Ausgangspegcl der
der genauso aufgebaut ist wie die Inverter 20 und 30 taktgestcuerten Inverter bei den Schaltungen nach
in Fig. 2. Der_lnverter 20a wird durch Takt- den Fig. 2 und 3 entweder (V„„ V111) Volt oder
signale Φ2 und TC beaufschlagt. Die zeitliche Be- Vn, Volt beträgt. Wie oben erwähnt, kann dies
/ichung zwischen Φ, und Φο kann sehr verschieden problematisch sein, weil der gesperrte Transistor des
sein, wie es im Zusammenhang mit Fig. 2 be- 30 Inverters eine kleine Vorspannung in Durchlaßschrieben
wurde, jedoch dürfen die Signale Φ, und Φ.1 richtung erhält. Bei der Schaltung nach F i g. 4 ist der
wie im vorangegangenen Fall nicht beide gleich- Spannungsabfall Vn,-an den Ausgangsknotenpunkten
zeitig positiv sein, wenn die Schaltung als Schiebe- (68, 78) noch vorhanden, jedoch ist nun die Gatticgistcrstufe
arbeiten soll. Emitter-Spannung (Kas) des gesperrten Transistors
Wenn beim Betrieb der in Fi g._3_gezeigten Schal- 35 faktisch gleich 0. Bei »hohem« Taktsignal Φ,
tung Φ, »hoch« ist (Φ.,-sniedrig«, Φ,-shoch«), ist die (Φ,-Änicdrig«) hat das Ausgangssignal E2, welches
Torschaltung 50 durchlässig, und das an der Klemme am Kondensator C1 als Antwort auf ein Datcn-
46 vorhandene Datensignal E1 wird ohne Vorzeichen- eingangssignal E1 erzeugt wird, in Wirklichkeit ent-
ändcrung zum Knotenpunkt 48 übertragen, an weder den Wert (Vn,, -_Vm) Voll oder V11, Volt,
welchem der Kondensator C1 liegt. Zum Zeitpunkt 40 Wenn Φ2 »hoch« wird ^-»niedrig«), ergibt sich für
/',-»hoch« wird daher der Kondensator C1 auf den die Klemme 14a ein Potential von f K„„ und für
!'esel des Datcneingangssignals aufgeladen. die Klemme 16a ein Potential von 0 Volt. Wegen des
Während der Zeitspanne, in welcher die Tor- Spannungsabfalls an den Dioden hat die Emitterschaltung
50 aktiviert ist, ist der Inverter 20a ge- elektrode des Transistors 52 ein Potential von
-pem, und die Ausganeskleinme 58 ist vom Knotejv 45 (V„„ V111.)1 Volt und die Emitterelektrode des Tranpiinkt48
abgetrennt. Wenn Φ, »niedrig« wird (Φ, sistors54 ein Potential von Vn, Volt über Masse,
wird »hoch«), dann sperrt die Torschaltung 50, und Wenn E2 gleich (VIW - VttF) Volt ist, ist daher die
der Kondensator C1 bleibt auf dem Wert aufgeladen, Gatt-Emitter-Spannung [V GS) des Transistors 52
den das Dateneingangssignal bei »hohem« Φ, hatte. gleich 0, und der Transistor 52 ist ohne Zweifel geWenn
anschließend Φ., »hoch« wird (Φ.,-sniedrig«), 50 sperrt. In ähnlicher Weise ist die Spannung VGS des
dann arbeitet der taktgesteuerte Inverter"20« wie ein Transistors 54 gleich 0, und der Transistor 52 isl
herkömmlicher komplementärer Inverter. Das am gesperrt, wenn das Signal E2-»niedrig« gleich
Knotenpunkt 48 vorhandene Datensignal wird dann Vnr Volt ist.
in invertierter Form zur Ausgangsklemme 58 über- Bei der Schaltung nach F i g. 4 wird somit der un-
tragen. 55 erwünschte Effekt einer durch den Diodenspannungs
Bei dieser Ausführungsform ist wesentlich, daß abfall hervorgerufenen Potentialverschiebung ver
nur sechs Bauelemente zur Bildung einer Über- mieden. Daher kennen in der Schaltung nach Fig.-;
tragungsstufe notwendig sind, und nicht acht Bau- ohne Gefahr Bauelemente verwendet werden, di<
elemente wie bei herkömmlichen Schaltungen. Dies relativ niedrige Schwellenspannungen haben,
bedeutet eine Einsparung von zwei Bauelementen pro 6o In den Ausführungsformen nach den Fig. 2, '.
Stufe. Beispielsweise ergibt sich bei Schieberegistern und 4 wird die unipolare Leitfähigkeit beider Pfadi
mit hundert oder mehr Stufen durch die neue Schal- eines jeden Inverters mit Hilfe von Dioden erzielt
tung eine beträchtliche Einsparung (200 Dioden für Natürlich können statt dessen auch andere asym
ein hundertstufiges Register) in der Anzahl der Korn- metrisch leitende Elemente verwendet werden, die ii
ponenten. Für ein Register mit einer ungeraden An- 65 einer Richtung eine verhältnismäßig hohe Impedan
zahl von Stufen sind die Ausgangssignale Komple- und in der anderen Richtung eine verhältnismäßi;
mcnte der Eingangssignale, und für ein Register mit niedrige Impedanz darstellen.
Hierzu 2 Blatt Zeichnungen 4O9 535/35
Claims (4)
- 233
- Patentansprüche:
- der Kathode der im ersten Strompfad liegendei Diode (ö.J verbunden ist, deren Anode mit de ersten Taktsignnlklemme verbunden ist; und dal die Emitterelektrode des im zweiten Strompfat liegenden Transistors (44) mit der Anode der in zweiten Strorapfad Hegenden Diode (/J3 fc) ver bunden ist, deren Kathode mit der zweiten Takt signaJktemme verbunden ist; und daß das de zweiten Klemme zugeführte Taktsignal das Korn plement des der ersten Klemme zugeführten Takt signals ist.
- 4. Datenübertragungsstufe nach Anspruch 2 dadurch gekennzeichnet, daß der im ersten Strom pfad liegende Transistor (24) vom entgegen gesetzten I citungstyp wie der im zweiten Strom pfad liegende Transistor (22) ist.I. Datenübertragungsstufe, bestehend aus zwei aktiven Elementen, deren jedes einen Stromkanal δ und eine Steuerelektrode zur Steuerung der Leitfähigkeit dieses Stromkanals aufweist, und aus zwei Strompfaden, deren jeder zwischen einem kapazitiven Knotenpunkt und einer gesonderten Klemme liegt, dadurch gekennzeichnet, to daß jede Stufe zwei asymmetrisch leitende Elemente (P1, £>,) enthalt und daß jeder Strompfad den Stromkarial eines der aktiven Elemente (22, 24) in Reihe mit einem der asymmetrisch leitenden Elemente enthält, die so gepolt sind, daß der Knotenpunkt (28) über eines von ihnen aufgeladen und über das andere entladen werden kann; und daß den Steuerclektroden der beiden aktiven
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15849671A | 1971-06-30 | 1971-06-30 | |
US15977971A | 1971-07-06 | 1971-07-06 | |
US00310527A US3808462A (en) | 1971-06-30 | 1972-11-29 | Inverter incorporating complementary field effect transistors |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2233286A1 DE2233286A1 (de) | 1973-01-25 |
DE2233286B2 true DE2233286B2 (de) | 1974-08-29 |
DE2233286C3 DE2233286C3 (de) | 1975-04-24 |
Family
ID=27388188
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2225428A Expired DE2225428C3 (de) | 1971-06-30 | 1972-05-25 | Inverterstufe mit einem Paar komplementärer Feldeffekttransistoren und damit aufgebautes Schieberegister |
DE2233286A Expired DE2233286C3 (de) | 1971-06-30 | 1972-07-06 | Datenübertragungsstufe |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2225428A Expired DE2225428C3 (de) | 1971-06-30 | 1972-05-25 | Inverterstufe mit einem Paar komplementärer Feldeffekttransistoren und damit aufgebautes Schieberegister |
Country Status (4)
Country | Link |
---|---|
US (3) | US3716724A (de) |
DE (2) | DE2225428C3 (de) |
FR (1) | FR2143732B1 (de) |
GB (1) | GB1366772A (de) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4114049A (en) * | 1972-02-25 | 1978-09-12 | Tokyo Shibaura Electric Co., Ltd. | Counter provided with complementary field effect transistor inverters |
NL7212151A (de) * | 1972-09-07 | 1974-03-11 | ||
JPS4963371A (de) * | 1972-10-19 | 1974-06-19 | ||
US3864582A (en) * | 1973-01-22 | 1975-02-04 | Timex Corp | Mosfet dynamic circuit |
US3845295A (en) * | 1973-05-02 | 1974-10-29 | Rca Corp | Charge-coupled radiation sensing circuit with charge skim-off and reset |
US3973139A (en) * | 1973-05-23 | 1976-08-03 | Rca Corporation | Low power counting circuits |
GB1460194A (en) * | 1974-05-17 | 1976-12-31 | Rca Corp | Circuits exhibiting hysteresis |
JPS50152648A (de) * | 1974-05-27 | 1975-12-08 | ||
US4109163A (en) * | 1977-03-11 | 1978-08-22 | Westinghouse Electric Corp. | High speed, radiation hard complementary mos capacitive voltage level shift circuit |
JPS5585135A (en) * | 1978-12-21 | 1980-06-26 | Sony Corp | Mos-fet switching circuit |
US4321491A (en) * | 1979-06-06 | 1982-03-23 | Rca Corporation | Level shift circuit |
US4456837A (en) * | 1981-10-15 | 1984-06-26 | Rca Corporation | Circuitry for generating non-overlapping pulse trains |
US4408136A (en) * | 1981-12-07 | 1983-10-04 | Mostek Corporation | MOS Bootstrapped buffer for voltage level conversion with fast output rise time |
US4521695A (en) * | 1983-03-23 | 1985-06-04 | General Electric Company | CMOS D-type latch employing six transistors and four diodes |
US4484087A (en) * | 1983-03-23 | 1984-11-20 | General Electric Company | CMOS latch cell including five transistors, and static flip-flops employing the cell |
JPH0681029B2 (ja) * | 1985-12-27 | 1994-10-12 | 株式会社東芝 | 出力回路装置 |
US5422582A (en) * | 1993-12-30 | 1995-06-06 | At&T Corp. | Diode coupled CMOS logic design for quasi-static resistive dissipation with multi-output capability |
CA2151850A1 (en) * | 1994-07-18 | 1996-01-19 | Thaddeus John Gabara | Hot-clock adiabatic gate using multiple clock signals with different phases |
TWI229341B (en) * | 2003-08-13 | 2005-03-11 | Toppoly Optoelectronics Corp | Shift register circuit and a signal-triggered circuit for low temperature poly silicon (LTPS) liquid crystal display |
JP5299730B2 (ja) | 2006-10-13 | 2013-09-25 | Nltテクノロジー株式会社 | 表示装置 |
TWI511442B (zh) * | 2012-12-24 | 2015-12-01 | Novatek Microelectronics Corp | 資料控制電路 |
US9985611B2 (en) * | 2015-10-23 | 2018-05-29 | Intel Corporation | Tunnel field-effect transistor (TFET) based high-density and low-power sequential |
US11901006B2 (en) | 2019-05-16 | 2024-02-13 | Xenergic Ab | Shiftable memory and method of operating a shiftable memory |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2910597A (en) * | 1956-09-04 | 1959-10-27 | Ibm | Switching apparatus |
US3031585A (en) * | 1956-11-01 | 1962-04-24 | Thompson Ramo Wooldridge Inc | Gating circuits for electronic computers |
US3130326A (en) * | 1961-02-23 | 1964-04-21 | Itt | Electronic bistable gate circuit |
GB1113111A (en) * | 1964-05-29 | 1968-05-08 | Nat Res Dev | Digital storage devices |
US3454785A (en) * | 1964-07-27 | 1969-07-08 | Philco Ford Corp | Shift register employing insulated gate field effect transistors |
US3322974A (en) * | 1966-03-14 | 1967-05-30 | Rca Corp | Flip-flop adaptable for counter comprising inverters and inhibitable gates and in cooperation with overlapping clocks for temporarily maintaining complementary outputs at same digital level |
US3573498A (en) * | 1967-11-24 | 1971-04-06 | Rca Corp | Counter or shift register stage having both static and dynamic storage circuits |
US3577166A (en) * | 1968-09-17 | 1971-05-04 | Rca Corp | C-mos dynamic binary counter |
US3588527A (en) * | 1969-04-04 | 1971-06-28 | Westinghouse Electric Corp | Shift register using complementary induced channel field effect semiconductor devices |
US3588528A (en) * | 1969-06-30 | 1971-06-28 | Ibm | A four phase diode-fet shift register |
-
1971
- 1971-06-30 US US00158496A patent/US3716724A/en not_active Expired - Lifetime
- 1971-07-06 US US00159779A patent/US3716723A/en not_active Expired - Lifetime
-
1972
- 1972-05-25 DE DE2225428A patent/DE2225428C3/de not_active Expired
- 1972-06-20 FR FR727222676A patent/FR2143732B1/fr not_active Expired
- 1972-06-23 GB GB2941672A patent/GB1366772A/en not_active Expired
- 1972-07-06 DE DE2233286A patent/DE2233286C3/de not_active Expired
- 1972-11-29 US US00310527A patent/US3808462A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
GB1366772A (en) | 1974-09-11 |
FR2143732B1 (de) | 1973-07-13 |
DE2233286C3 (de) | 1975-04-24 |
DE2225428A1 (de) | 1973-01-11 |
FR2143732A1 (de) | 1973-02-09 |
US3716724A (en) | 1973-02-13 |
DE2225428B2 (de) | 1980-12-11 |
US3716723A (en) | 1973-02-13 |
DE2225428C3 (de) | 1981-11-19 |
DE2233286A1 (de) | 1973-01-25 |
US3808462A (en) | 1974-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2233286C3 (de) | Datenübertragungsstufe | |
DE2544974C3 (de) | Schaltkreis zur Realisierung logischer Funktionen | |
DE2909388C3 (de) | Spannungspegelverschiebeschaltung | |
DE1462952B2 (de) | Schaltungsanordnung zur realisierung logischer funktionen | |
DE1947059A1 (de) | Schaltungsanordnung mit zwei Invertierstufen | |
DE3237778A1 (de) | Dynamisches schieberegister | |
DE2362170A1 (de) | Nichtlineare integrierte schaltung | |
DE2929383A1 (de) | Schaltungsanordnung zur spannungspegelumsetzung und zugehoeriges verfahren | |
DE2435454A1 (de) | Dynamischer binaerzaehler | |
DE2824727A1 (de) | Schaltung zum nachladen der ausgangsknoten von feldeffekt-transistorschaltungen | |
DE69825646T2 (de) | Pufferverstärker für Bussteuerung | |
DE1807105B2 (de) | Treiberschaltung für Flip-Flops | |
DE2255210B2 (de) | Datenspeicherschaltung | |
DE2161010B2 (de) | Asynchrone Addier-Subtrahieranordnung | |
DE4237001A1 (en) | CMOS logic input buffer threshold circuit e.g. for DRAM or microcomputer IC - has CMOS inverter comprising two series FETs of different conductivity and third FET in parallel having conductivity controlled w.r.t. supply voltage | |
DE2303157A1 (de) | Flip-flop-schaltung | |
DE4231178C2 (de) | Speicherelement | |
DE4011937A1 (de) | Eingangspufferschaltkreis fuer integrierte halbleiterschaltkreise | |
DE2332507A1 (de) | Flip-flop | |
DE2657281C3 (de) | MIS-Inverterschaltung | |
DE2513209A1 (de) | Cmos-flipflop-schaltung | |
DE2315202A1 (de) | Flip-flop-schaltung | |
DE1462952C (de) | Schaltungsanordnung zur Realisierung logischer Funktionen | |
DE2042783A1 (de) | Logische Schaltung | |
DE2250893C3 (de) | Frequenzteilerschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |