DE2909388C3

DE2909388C3 - Spannungspegelverschiebeschaltung

Info

Publication number: DE2909388C3
Application number: DE2909388A
Authority: DE
Inventors: Miguel Angel Anaheim Calif. Martinez
Original assignee: Rockwell International Corp
Current assignee: Boeing North American Inc
Priority date: 1978-03-10
Filing date: 1979-03-09
Publication date: 1983-06-16
Also published as: DE2909388A1; JPS5915216B2; GB2016234B; GB2016234A; US4161663A; JPS54124964A; DE2909388B2

Description

Die Erfindung bezieht sich auf eine Spannungspegelverschiebeschaltung mit ersten und zweiten Versorgungsspannungsquellen, ersten und zweiten Transistorvorrichtungen mit entsprechenden Leitungspfaden und Steuerelektroden, ersten und zweiten Paaren von in Serie geschalteten Transistorvorrichtungen mit entsprechenden Leitungspfaden und Steuerelektroden, ersten und zweiten Eingangsklemmen zum Empfang entsprechender Eingangssignale, und mit ersten und zweiten Ausgangsklemmen zur Erzeugung von Ausgangsspannungsignalen, wobei das erste Paar von in Serie geschalteten Transistorvorrichtungen zwischen die erste Ausgangsklemme und die zweite Versorgungsspannungsquelle geschaltet ist, während das zweite Paar von in Serie schalteten Transistorvorrichtungen zwischen die zweite Ausgangsklemme und die zweite Versorgungsspanrtcingsquelle geschaltet ist, und wobei außerdem eine Rückkopplung von der ersten Ausgangsklemme zum zweiten Paar von in Serie geschalteten Transistorvorrichtungen und eine Rückkopplung von der zweiten Ausgangsklemme zum ersten Paar von in Serie geschalteten Transistorvorrichtungen vorgesehen ist.

Eine Spannungspegelverschiebeschaltung der in eingangs genannten Art ist beispielsweise in US-PS 40 39 862 beschrieben. Auch in der ÜS-PS 39 42 043 ist bereits eine Spannungspegelverscbiebeschaltung offenbart bei der eine CMOS-Elektronikschaltung verwendet wird, um sowohl eine relativ niedrige Spannung von beispielsweise 1,5 V wie auch eine relativ hohe Spannung von beispielsweise annährend 15 V für verschiedene Schaltungskomponenten zur Verfügung zu stellen.

Die bekannten Spannungspegelverschiebeschaltungen, und zwar insbesondere die auf CMOS-Basis, sind, bei Anwendung auf dem Gebiet relativ hoher Spannungen verhältnismäßig unzuverlässig. Bei den bekannten Schaltungen kann es dann, wenn relativ niedrige Eingangsspannungen beispielsweise in der Größenordnung von 15 V überschritten werden, dazu kommen, daß die Diodensperrschicht insbesondere bei CMOS-Transistoren (beispielsweise n-Kanal-FET's) in Sperrichtung vorgespannt wird, was den Transistordurchbruch und dessen Ausfall zur Folge hat.

Diese hohe Empfindlichkeit hinsichtlich eines Transistordurchbruchs begrenzt den Ausgangsspannungsbereich der bekannten Spannungspegelverschiebeschal· tungen in unerwünschter Weise.

Der Erfindung liegt die Aufgabe zugrunde, eine Spannungsverschiebeschaltung der eingangs genannten Art derart auszubilden, daß ein großer Ausgangsspannungsbereich erhalten wird.

Zur Lösung dieser Aufgabe sieht die Erfindung bei der eingangs genannten Spannungspegelverschiebeschaltung die Maßnahmen gemäß dem Kennzeichen des

Anspruchs 1 vor.

Bevorzugte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.

Die erfindungsgemäße Spannungspegelverschiebeschaltung arbeitet zuverlässig und ist für die Anwendung bei höheren Spannungen geeignet, und zwar insbesondere auch bei der Ausbildung in CMOS-Technik.

Im folgenden wird an Hand der Zeichnung zunächst ein Beispiel des Standes Technik und sodann ein ι ο Ausführungsbeispiel der Erfindung beschrieben; in der Zeichnung zeigt

F i g. 1 eine schematische Schaltung einer bekannten CMOS-Spannungspegelverschiebeschaltung;

F i g. 2 eine schematische Schaltung einer erfmdungsgemäßen Hochspannungs-CMGS-Pegelverschiebeschaltung.

F i g. 1 zeigt ein Beispiel einer schematischen Schaltung eines CMOS-Spannungspegelschiebers 1. Dieser Spannungspegelschieber 1 weist erste und zweite Eingangsklemmen 2 und 4 auf. Die Eingangsklemme 2 dient zum Empfang eines ersten Eingangssignal V_1n. Die Eingangsklemme 4_dient zum Empfang eines zweiten Eingangssignals V,_m wobei dessen Signalpegel bezüglich des Signalpegels des ersten Eingangssignals V_m invertiert ist Der Leitungspfad eines ersten p-Kanal-Feldeffekttransistors (FET) Q] liegt zwischen einer Quelle relativ positiver Spannungsversorgung Vdd und einer elektrischen Verbindung 6. Die zweite Spannungspegelschieber-Eingangsklemme 4 ist mit der Steuer- oder Gateelektrode von FET Q₁ verbunden. Der Leitungspfad eines zweiten p-Kanal-Feldeffekttransistors (FFT) Q2 liegt zwischen der Spannungsversorgung Vdd und einer elektrischen Verbindung 8. Die erste Pegelschiebereingangsklemme 2 ist mit der Gatelektrode von FET Q₂ verbunden. Die elektrischen Verbindungen 6 und 8 bilden erste und zweite Pegelschieberausgangssignale K₀,,, bzw. V_mt. Der Leitungspfad eines ersten n-Kanal-FET Q₃ liegt zwischen der elekvrischen Vebindung 6 und einer Quelle relativ negativer Spannungsversorgung Vt Der Leitungspfad eines zweiten n-Kanal-FET Q^ liegt zwischen der elektrischen Verbindung 8 und der Quelle der Verrsorgungsspannung Vs. Die Gateelektroden der FET'S Qs und Q₄ sind bezüglich einander kreuzweise verbunden. Das hießt, die Gateelektrode von FET Q3 ist mit dem elektrischen Verbindungspunkt 8 verbunden und die Gateelektrode des FET Q* ist mit der elektrischen Verbindung 6 verbunden.

Es sei nunmehr kurz die Arbeitsweise dieses so Spannungspegelschiebers beschrieben. Wenn beispielsweise ein Eingangsspannungssignal V,„ mit einem relativ hohen Signalpegel (beispielsweise Vdd) an die zweite Eingangsklemme 4 angelegt wird, so wird der FET Q₁ abgeschaltet infolge des Fehlens einer an die Gate-zu-Source-Grenzschicht angelegten hinreichenden Schwellenspannung. Der FET Q_f wird dadurch nichtleitend gemacht. Da das an die erste Emgangsklemme 2 angelegte Eingangsspannungssignal V_in einen relativ niedrigen Signalpegel (beispielsweise Erdpotential) *>o besitzt, wird eine hinreichende Schwellenspannung an die Gate-zu-Source-Grenzschicht von FET Qi angelegt, und der FET Q₂ wird dadurch leitend gemacht. Infolgedessen wird die elektrische Verbindung 8 zum Signalpegel der Quelle positiver Spannungsversorgung f>5 Von hin getrieben, und zwar über den Leitungspfad der FET Qi. Wenn die Syinnung der elektrischen Verbindung 8 den VWSpannungspegel annähert, wird FET Qi leitend gemacht, da die Gateelektrod*· desselben mit der elektrischen Verbindung S verbunden ist. Pie elektrische Verbindung 6 wird dadurch zur Quelle negativer Spannungsversorgung Vi- hin getrieben, und zwar über den Leitungspfad von FET Qj. Wenn die Spannung an der elektrischen Verbindung 6 diejenige der Quelle der Versorgungsspannung Vs annähert, so wird der FET Q» nichtleitend gemacht, da dessen Gateelektrode mit der elektrischen Verbindung 6 verbunden ist Daher erreicht das Spannungsschieberausgangssignal V_om, welches an die elektrische Verbindung 6 angelegt ist den vollen Vs-Spannungspegel über den Leitungspfad von FET Qi. Das Pegelschieberausgangssignal V₀₁,,, das an die elektrische Verbindung 8 angelegt ist, erreicht den vollen Vbo-Spannungspegel über den Leitungspfad von FET Qz.

Infolge der Scnaltungsanordnung für den Spannungspegelschieber 1 der F i g. 1 absorbiert jeder der beiden Feldeffekttransistoren den vollen Ausgangsspannungsausschlag (d.h. von Vs bis Vdd)- trüber hinaus absorbiert im oben beschriebener. Beispiel jeder der FET's Q: und Qa den vollen Ausgangsspannungsausschlag über den entsprechenden Source-zu-Drain-Leitungspfad. Es ist bekannt daß auf diese Weise relativ niedrige E;ngangsspannungssignale (typischerweise in der Größenordnung von 15 Volt) Draindurchbrüche bei bestimmten Feldeffekttransistor-Vorrichtungen (beispielsweise den n-Kanal-FET's Qz und Qa) bewirken können, wie sie in den erwähnten Spannun^spegelschiebern vorkommen. Infolge der hohen Empfänglichkeit für Durchbruchvorgänge ist der Bereich des Ausgangsspannungsausschlags, der bei den oben beschriebenen Spannungspegelschiebern erreicht werden kann, in unerwünschter Weise beschränkt

In Übereinstimmung mit der Erfindung stellt F i g. 2 die schematische Schaltung für einen verbesserten Hochspannungs-CMOS-Pegelschieber 20 dar. Der CMOS-Pegelschieber 20 weist erste und zweite Eingangsklemmen 22 und 24 auf. Die Eingangsklemme 22 dient zum Empfang eines ersten Eingangssignals Vi_n. Die Eingangsklemme 24_dient zum Empfang eines zweiten Eingangssignals V_1n, wobei dessen Signalpegel bezüglich des Signalpegels des ersten Eingangssignals V;„ invertiert ist Der Leitungspfad eines ersten p-Kanal-Feldeffekttransistors (FET) Q_s liegt zwischen der ersten Pegelschiebereingangsklemme 22 und einer elektrischen Verbindung 26. Der Leitungspfad eines zweiten p-Kanal-Feldeffekttransistors (FET) liegt zwischen der zweiten Pegelschiebereingangsklemme 24 und einer elektrischen Verbindung 28. Die Steuer- und Gateelektroden der FET's Qs und Qb sind miteinander verbunden und mit einer Quelle einer relativ positiven Versorgunjrsspannung, wie beispielsweise Erde. Die elektrischen Verbindungen 26 und 28 liefern erste und zweite Pegelschieberausgangssignale V₀,,, bzw. V_oul. Die Leitungspfade eines ersten Paars von n-Kar.al-FET's Qj und Qi liegen elektrisch in Serie geschaltet zwischen der elektrischen Verbindung 26 und einer elektrischen Verbindung .30. Die >.iektrische Verbindung 30 ist mit einer Quelle einer relativ negativen Versorgungsspannung (typischerweise -15 Volt Gleichspannung) V₅ verbunden. Die Leitungspfade eines zweiten Paars von n-Kanal-FET's Q> und Q_]n liegen elektrisch in Serie zwischen elektrischen Verbindungen 28 und 30. Die Steuer- oder Gateelekti cden der FET's Qj und Qs sowie der FET's Q, und <?₎₀ sind bezüglich einander kreuzweise verbunden. Das heißt, die Gateelektroden eines jeden der FET's Qj und Q# sind miteinander und

mit der elektrischen Verbindung 28 verbunden. Die Gateelektroden eines jeden der FET's (λ> und Cm sind miteinander und mit der elektrischen Verbindung 26 verbunden.

Im folgenden wird nun die Arbeitsweise des erfindungsgemäßen CMOS-Spanniingspegelschiebers 20 beschrieben. Wenn ein Eingangsspannungssignal V_1n mit einem relativ niedrigen Signalpegel (beispielsweise Erde) an die erste Eingangsklemme 22 angelegt wird, so wird der p-Kanal-FET Qi abgetrennt, und zwar infolge des Fehlens einer hinreichenden an die Gate-zu-Source-Sperrsehicht angelegten Schwellenspannung. Der FKR Q-, wird dadurch nichtleitend gemacht. Da das an die /weite Eingangsklemme 24 angelegte Eingangsspannungssignal V_1n einen relativ hohen Signalpegel, wie beispielsweise Vn_n (typischerweise +6 VdIt Gleichspannung), aufweist, wird eine hinreichende Schwcllensparinung an die Gate-zu-Souree-Grenzschicht des p-Kanal-FET Q₁, angelegt, und der Ft; I Q_h wird dadurch leitend gemacht. Infolgedessen wird_die elektrische Verbindung 28 zum VWPegel des V^-Eingangsspannungssignals über den Leitungspfad des FET Q, getrieben. Wenn sich die Spannung des elektrischen Vcrbini.lungspunkts 28 dem VWrSpannungspegel annähen, so wird jeder der p-Kanal-FET's Q; und Qf leitend gemacht, da die Gateelektroden davon miteinander verbunden sind, um die positive Spannung der elektrischen Verbindung 28 zu empfangen. Die elektri sehe Verbindung 26 wird dadurch zur Quelle der Spannungsversorgung Vs hin getrieben, und zwar über die in Serie geschalteten Leitungspfade der FHTs Q₇ und Q». Wenn die Spannung an der elektrischen Verbindung 26 die der Quelle der Versorgungsspannung Vs annähen, so werden die n-Kanal-FET's Q> und Q_w nichtleitend macht, da die Gateelektroden der FETs ζλ und Q]O miteinander verbunden sind, um die negative Spannung des elektrischen Verbindungspunkts 26 zu empfangen. Daher erreicht das Pegelschic-berausgangssignal Y^,, das an den elektrischen Verbindungspunkt 28 angelegt ist. den '-oilen V'wrSpannungspegel über den Leitungspfad von FET Qf₁. Darüber hinaus erreicht das an den elektrischen Verbindungspunkt 26 angelegte Pegelschieberausganessignal V_ou, den vollen .Spannungspegel der Quelle der Versorgungsspannung Ks über die Leitungspfade der FET's Qi und Qg.

Sollten die Eingangsspannungssignale Vj_n und V_1n. die an die l'egelschiebercingangsklemmen 22 und 24 angelegt sind, in anderer Weise relativ hohe bzw. niedrige Signalpegel aufweisen, so ist die Arbeitsweise des Spanriungspegelschiebers 20 ähnlich wie oben beschrieben. |edoeh erreicht das Pegelschieberausgangssignal V',,,,·. das an den elektrischen Verbindungspunkt 28 angelegt ist, die volle Ks-Versorgungsspannung über die Leitungspfade der FET's Qo und Qw. Darüber hinaus erreicht das an den elektrischen Verbindungspunkt 26 angelegte PegelschieberausgangSMgn.il V₀₁₁, den vollen V'n/rSpnnniingspcgel über den Leitungspfad \ η I-'LT ζ)> Somit werden durch den beschriebenen Spanruingspegelschieber 20 die F.ingangsspannungssignale V,., und V',„, die einen Spannungsausschlag von annährend 6 Volt zwischen Erde und V/>/> besitzen, pegelverschoben auf Ausgangsspan· nungssignalc V.... und V„„... welche demgemäß einen entsprechenden Spannungsaussehlag ran annährend 21 Voit zwischen V^ und v'nn aiii'weisen. Ais ein vorteilhaftes Ergebnis der Schaltungsanordnung des beschriebenen CMOS-Spannungspegelschiebers 20 absorbiert kein einziger Feldeffekttransistor de ■ vollen Ausgangs spannungsaiisschlag (d.h. \on VV zu \'nt>) über den entsprechenden Leitungspfad desselben hinweg. Somit wird im Gegensatz zu dem Spannungspegelschieber gemäß F" i g. I beim erfindungsgemiißen Pegelschieber 20 sowohl Zuverlässigkeit als auch relativ e I ncmpfänghchkeit .Iir NiederspannungstratiMStordurchbruch erreicht. Darüber hinaus wird der große Bereich des Ausgangsspannungsausschlags beim erfindungsgemäßen Pegeldetektor maximiert. Der erfindungsgemäße Pegelschieber 20 ist somit für Hochspannungs-Anwendungsfälle (beispielsweise typischerweise in der Größenordnung von 20 bis 30 Volt) geeignet.

Abwandlungen des beschriebenen Ausführungsbeispiels sind im Rahmen der Erfindung möglich.

Zusammenfassend sieht die Erfindung somit eine zuverlässige Spannungspegelschiebeschaltung vor, die aus komplementären MetaMoxid-HaibleiterFeldeffekttransistorvorrichtungen (MOS-FET) besteht, wobei diese Schaltung für Hochspannungs-Anwendungsfälle geeignet ist. Die beschriebene Schaltung ist gegenüber einem Niederspannungstransistordurchbruch relativ umempfindlich und es wird ein großer Ausgangsspannungsüberstreichungsbereich erreicht.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Spannungspegelverschiebeschaltung mit ersten und zweiten Versorgungsspannungsquellen, ersten , und zweiten Transistorvorrichtungen mit entsprechenden Leitungspfaden und Steuerelektroden, ersten und zweiten Paaren von in Serie geschalteten Transistorvorrichtungen mit entsprechenden Leitungspfaden und Steuerelektroden, ersten und ι ο zweiten Eingangsklemmen zum Empfang entsprechender Eingangsspannungssignale, und mit

ersten und zweiten Ausgangsklemmen zur Erzeugung von Ausgangsspannungssignalen, wobei das erste Paar von in Serie geschalteten Transistorvor-15 richtungen zwischen die erste Ausgangsklemme und die Versorgungsspannungsquelle geschaltet ist, während das zweite Paar von in Serie geschalteten Transistorvorrichtungen zwischen die zweite Ausgangskleraroe und die zweite Versorgungsspannungsquelle geschaltet ist, und wobei
außerdem eine Rückkopplung von der ersten Ausgangsklemme zum zweiten Paar von in Serie geschalteten Transistorvorrichtungen und eine Rückkopplung von der zweiten Ausgangsklemme zum ersten Paar von in Serie geschalteten Transistorvorrichtungen vorgesehen ist, dadurch gekennzeichnet, daß

die erste Transistorvorrichtung (Qs) zwischen der ersten Eingangsklemme (V_1n) und in der ersten Ausgangsklfc.nme (Vom) liegt,
die zweite TransistoROirichi^ng (Qi) zwischen der zweiten Eingangsklemrae (Vi_n) und der zweiten Ausgangsklemme (V₀₁,,) liegt,

die entsprechenden Steuerelektroden der ersten und zweiten Transistorvorrichtungen (Qs, Qi) miteinander und mit der ersten Versorgungsspannungsquelle verbunden sind,

das erste Paar von in Serie geschalteten Transistorvorrichtungen (Qj Qg) zwischen die erste Ausgangsklemme (V_mt) und die zweite Versorgungsspannungsquelle geschaltet ist,

das zweite Paar von in Serie geschalteten Transistorvorrichtungen (Qj₁ <?io) zwischen die zweite Ausgangsklemme (V_ou$ und die zweite Versorgungsspannungsquelle geschaltet ist, die entsprechenden Steuerelektroden jeder des ersten Paares von Transistorvorrichtungen (Qi, Qg) mit einander und mit der zweiten Ausgangsklemme verbunden sind, und daß schließlich die entsprechenden Steuerelektroden jedes Transistors des zweiten Paares von Transistorvorrichtungen (Q₉, (?io) miteinander und mit der ersten Ausgangsklemme verbunden sind.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die ersten und zweiten Transistorvorrichtungen (Qs, Qi) zu einer ersten Leitfähigkeitstype gehören, und daß jedes der ersten und zweiten Paare von in Serie geschalteten Transistorvorrichtungen (Qi, Qg, Qi, Q\ä) zu einer zweiten Leitfähig» eo keitstype gehört.

3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß jede der ersten und zweiten Transistorvorrichtungen (Qs, Qf₁) und jedes der ersten und zweiten Paare von in Serie geschalteten Transistorvorrichtungen (Qj, Qg, Qf, Qm) ein Feldeffekttransistor ist.

4. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß jede der ersten und zweiten Transistorvorrichtungen (Qs, Qi) ein p-Kanal-Feldeffekttransistor ist, und daß jedes der ersten und zweiten Paare von in Serie geschalteten Transistorvorrichtungen ein n-Kanal-Feldeffekttransistor ist

5. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Versorgungsspannungsquelle positiv bezüglich der zweiten Versorgvngsspannungsquelle ist