TWI511442B - 資料控制電路 - Google Patents

資料控制電路 Download PDF

Info

Publication number
TWI511442B
TWI511442B TW101149597A TW101149597A TWI511442B TW I511442 B TWI511442 B TW I511442B TW 101149597 A TW101149597 A TW 101149597A TW 101149597 A TW101149597 A TW 101149597A TW I511442 B TWI511442 B TW I511442B
Authority
TW
Taiwan
Prior art keywords
type transistor
circuit
coupled
terminal
output
Prior art date
Application number
TW101149597A
Other languages
English (en)
Other versions
TW201427272A (zh
Inventor
Tse Hung Wu
Chao Kai Tu
Chia Wei Su
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to TW101149597A priority Critical patent/TWI511442B/zh
Priority to US13/938,225 priority patent/US20140176227A1/en
Publication of TW201427272A publication Critical patent/TW201427272A/zh
Priority to US14/582,201 priority patent/US9537487B2/en
Application granted granted Critical
Publication of TWI511442B publication Critical patent/TWI511442B/zh
Priority to US16/221,618 priority patent/USRE47977E1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

資料控制電路
本發明是有關於一種電子電路，且特別是有關於一種可減少開關雜訊的資料控制電路。
在許多資料傳輸應用上，為了控制電路中資料訊息的傳遞，會外加開關元件或開關電路於傳輸路徑之間。然而，耦接開關電路的前級電路會因為開關電路本身產生的雜訊，造成前級電路受到干擾使前級電路的資料無法被正確的處理。因此，資料控制電路如何有效消除或抑制開關上之雜訊，使此雜訊不致於影響訊號之正確傳遞成為一項值得討論的課題。
本發明提供一種資料控制電路，用以降低從開關電路竄流至輸出級電路(前級電路)之雜訊，以避免干擾前級電路之運作。
本發明實施例提供一種資料控電路，包括一輸出級電路、一開關電路以及一阻抗模組。輸出級電路輸出一資料訊號。開關電路的輸入端耦接至輸出級電路的輸出端，而開關電路的輸出端耦接至一後級電路，其中，開關電路依據一控制訊號之控制而決定是否將輸出級電路的資料訊號傳送至後級電路。阻抗模組配置於輸出級電路中，或配置 於輸出級電路與開關電路之間，或配置於開關電路中，其中阻抗模組降低從開關電路竄流至輸出級電路的雜訊。
本發明提供一種實施例中，上述輸出級電路包括一第一反相電路，第一反相電路的輸入端耦接至輸出級電路的輸入端，而第一反相電路的輸出端耦接至輸出級電路的輸出端。
本發明提供一種實施例中，上述第一反相電路包括一第一N型電晶體以及一第一P型電晶體。第一N型電晶體之源極端耦接一第一接地電壓，第一N型電晶體之汲極端耦接至輸出級電路的輸出端，第一N型電晶體之閘極端耦接至輸出級電路的輸入端。第一P型電晶體之閘極端耦接至第一N型電晶體之閘極端，第一P型電晶體之汲極端耦接至第一N型電晶體之汲極端，第一P型電晶體之源極端耦接至一第一系統電壓。
本發明提供一種實施例中，上述阻抗模組耦接於第一N型電晶體之源極端與第一接地電壓之間。
本發明提供一種實施例中，上述阻抗模組耦接於第一P型電晶體之源極端與第一系統電壓之間。
本發明提供一種實施例中，上述阻抗模組耦接於第一N型電晶體之汲極端與輸出級電路之輸出端之間。
本發明提供一種實施例中，上述阻抗模組耦接於第一P型電晶體之汲極端與輸出級電路之輸出端之間。
本發明提供另一種實施例中，上述輸出級電路更包括一第二反相電路，第二反相電路的輸入端耦接至第一反相 電路的輸出端，而第二反相電路的輸出端耦接至第一反相電路的輸入端。
本發明提供另一種實施例中，上述第二反相電路包括一第二P型電晶體以及一第二N型電晶體。第二P型電晶體之源極端耦接至一第一系統電壓，第二P型電晶體之閘極端耦接至第二反相電路之輸入端，第二P型電晶體之汲極端耦接至第二反相電路之輸出端。第二N型電晶體之汲極端耦接至第二P型電晶體之汲極端，第二N型電晶體之源極端耦接至一第一接地電壓，第二N型電晶體之閘極端耦接至第二反相電路之輸入端。
本發明提供另一種實施例中，上述反相電路包括一第二P型電晶體、一第三P型電晶體、一第二N型電晶體以及一第三N型電晶體。第二P型電晶體之源極端耦接至一第一系統電壓，第二P型電晶體之閘極端耦接至第二反相電路之輸入端。第三P型電晶體之源極端耦接至第二P型電晶體之汲極端，第三P型電晶體之汲極端耦接至第二反相電路之輸出端，第三P型電晶體之閘極端受控於一時脈訊號。第二N型電晶體之汲極端耦接至第三P型電晶體之汲極端，第二N型電晶體之閘極端受控於時脈訊號的反相訊號。第三N型電晶體之汲極端耦接至第二N型電晶體之源極端，第三N型電晶體之源極端耦接至第一接地電壓，第三N型電晶體之閘極端耦接至第二反相電路之輸入端。
本發明提供一種實施例中，上述開關電路包括一第二N型電晶體。第二N型電晶體之源極端耦接至開關電路的 輸出端，第二N型電晶體之汲極端耦接至開關電路的輸入端，第二N型電晶體之閘極端受控於控制訊號。
本發明提供一種實施例中，上述阻抗模組耦接於第二N型電晶體之汲極端與開關電路之輸入端之間。
本發明提供一種實施例中，上述開關電路更包括一第二P型電晶體。第二P型電晶體之源極端耦接至開關電路的輸入端，第二P型電晶體之汲極端耦接至開關電路的輸出端，第二P型電晶體之閘極端受控於控制訊號的反相訊號。
本發明提供一種實施例中，上述阻抗模組耦接於第二P型電晶體之源極端與開關電路之輸入端之間。
本發明提供一種實施例中，上述阻抗模組耦接於輸出級電路之輸出端與開關電路之輸入端之間。
本發明提供一種實施例中，上述阻抗模組為至少一電阻、N型電晶體或P型電晶體。
基於上述，本發明透過在雜訊的竄流路徑上外加一阻抗模組，以有效減少資料控制電路中開關電路所產生的雜訊干擾。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1繪示本發明實施例之資料控制電路方塊示意圖。請參照圖1，資料控制電路100包括一輸出級電路60以及 一開關電路80。輸出級電路60的輸出端耦接至開關電路80之輸入端，以輸出資料訊號。開關電路80的輸出端耦接至後級電路10。其中，在不同的實施例中，輸出級電路60可能包括反相電路、閂鎖器、緩衝器或其他訊號輸出電路。開關電路80依據一控制訊號之控制而決定是否將輸出級電路60的資料訊號傳送至後級電路10。
在本實施例中，資料控制電路100更包括一阻抗模組(未繪示於圖1，容後詳述)。阻抗模組配置於輸出級電路60中，或配置於輸出級電路60與開關電路80之間，或配置於開關電路80中。藉由在雜訊的竄流路徑上配置阻抗模組，因此阻抗模組可有效降低從開關電路80竄流至該輸出級電路60的雜訊。其中，阻抗模組可以是一或多個電阻、N型電晶體(或稱N通道電晶體)、P型電晶體(或稱P通道電晶體)、或其組合、或是其他提供阻抗的電路。
圖2繪示本發明第一實施例之資料控制電路示意圖。請同時參照圖1與圖2，資料控制電路100包括一輸出級電路60、一開關電路80以及一阻抗模組110。在本實施例中，輸出級電路60包括第一反相電路。該第一反相電路的輸入端耦接至輸出級電路60的輸入端，而該第一反相電路的輸出端耦接至輸出級電路60的輸出端。在不同的實施例中，所述第一反相電路可以任何方式實現。例如，所述第一反相電路包括一N型電晶體N1與一P型電晶體P1。如圖2所示，N型電晶體N1之源極端透過阻抗模組110耦接至接地電壓Vss，N型電晶體N1之汲極端耦接至P型電 晶體P1之汲極端，N型電晶體N1之閘極端耦接至P型電晶體P1之閘極端。P型電晶體P1之閘極端耦接至輸出級電路60的輸入端，P型電晶體P1之汲極端耦接至輸出級電路60的輸出端，而P型電晶體P1之源極端耦接至系統電壓Vdd。
開關電路80包括一N型電晶體N2與一P型電晶體P2。如圖2所示，N型電晶體N2之源極端耦接至開關電路80的輸出端，N型電晶體N2之汲極端耦接至開關電路80的輸入端，N型電晶體N2之閘極端受控於控制訊號V4。P型電晶體P2之源極端耦接至開關電路80的輸入端，P型電晶體P2之汲極端耦接至開關電路80的輸出端，P型電晶體P2之閘極端受控於控制訊號V3，其中控制訊號V3與控制訊號V4互為反相訊號。
於本實施例中，資料控制電路100是配置在積體電路的P型基底(substrate)中。由於N型電晶體N2是配置在P型基底中，因此開關雜訊(或基底雜訊)會經由N型電晶體N2的汲極、N型電晶體N1的汲極、N型電晶體N1的基極(bulk)、N型電晶體N1的源極而竄流至接地電壓Vss。因此，所有耦接接地電壓Vss的電路均會被開關電路80的雜訊所干擾。由於阻抗模組110配置於N型電晶體N1之源極端與接地電壓Vss之間，也就是配置在雜訊的竄流路徑上，使得竄流至接地電壓Vss的雜訊能量可以大幅減少。其中，阻抗模組110可以例如是N型電晶體，此N型電晶體之汲極端耦接至N型電晶體N1之源極端， 而此N型電晶體之源極端耦接至接地電壓Vss，此N型電晶體之閘極端則可耦接例如一固定的控制電壓，進而達到降低雜訊能量之效果。因此，資料控制電路100可以有效減少開關電路80所產生的雜訊干擾。
然而，圖1所示資料控制電路100的實現方式不應受限於圖2所示實施例。例如，圖3繪示本發明第二實施例之資料控制電路示意圖。請同時參照圖1與圖3，資料控制電路100包括一輸出級電路60、一開關電路80以及一阻抗模組110。圖3所示實施例可以參照圖2的相關說明而類推之。不同於圖2所示實施例之處，在於圖3所示實施例將阻抗模組110配置於P型電晶體P1之源極端與系統電壓Vdd之間。
於本實施例中，資料控制電路100是配置在積體電路的N型基底中。由於P型電晶體P2是配置在N型基底中，因此開關雜訊(或基底雜訊)會經由P型電晶體P2的源極、P型電晶體P1的汲極、P型電晶體P1的基極、P型電晶體P1的源極而竄流至系統電壓Vdd。因此，所有耦接系統電壓Vdd的電路均會被開關電路80的雜訊所干擾。由於阻抗模組110配置於P型電晶體P1之源極端與系統電壓Vdd之間，也就是配置在雜訊的竄流路徑上，使得竄流至系統電壓Vdd的雜訊能量可以大幅減少。因此，資料控制電路100可以有效減少開關電路80所產生的雜訊干擾。
圖4繪示本發明第三實施例之資料控制電路示意圖。 請同時參照圖1與圖4，資料控制電路100包括一輸出級電路60、一開關電路80以及一阻抗模組110。圖4所示實施例可以參照圖2的相關說明而類推之。不同於圖2所示實施例之處，在於圖4所示實施例將阻抗模組110配置於N型電晶體N1之汲極端與輸出級電路60之輸出端之間。
於本實施例中，資料控制電路100是配置在積體電路的P型基底中。由於N型電晶體N2是配置在P型基底中，因此開關雜訊(或基底雜訊)會經由N型電晶體N2的汲極、N型電晶體N1的汲極、N型電晶體N1的基極、N型電晶體N1的源極而竄流至接地電壓Vss。由於阻抗模組110配置於N型電晶體N1之汲極端與輸出級電路60之輸出端之間，也就是配置在雜訊的竄流路徑上，使得竄流至接地電壓Vss的雜訊能量可以大幅減少。其中，阻抗模組110可以例如是P型電晶體，此P型電晶體之汲極端耦接至P型電晶體P1之源極端，而此P型電晶體之源極端耦接至系統電壓Vdd，此N型電晶體之閘極端則可耦接例如一固定的控制電壓，進而達到降低雜訊能量之效果。因此，資料控制電路100可以有效減少開關電路80所產生的雜訊干擾。
圖5繪示本發明第四實施例之資料控制電路示意圖。請同時參照圖1與圖5，資料控制電路100包括一輸出級電路60、一開關電路80以及一阻抗模組110。圖5所示實施例可以參照圖3的相關說明而類推之。不同於圖3所示實施例之處，在於圖5所示實施例將阻抗模組110配置於 P型電晶體P1之汲極端與輸出級電路60之輸出端之間。
於本實施例中，資料控制電路100是配置在積體電路的N型基底中。由於P型電晶體P2是配置在N型基底中，因此開關雜訊(或基底雜訊)會經由P型電晶體P2的源極、P型電晶體P1的汲極、P型電晶體P1的基極、P型電晶體P1的源極而竄流至系統電壓Vdd。由於阻抗模組110配置於P型電晶體P1之汲極端與輸出級電路60之輸出端之間，也就是配置在雜訊的竄流路徑上，使得竄流至系統電壓Vdd的雜訊能量可以大幅減少。因此，資料控制電路100可以有效減少開關電路80所產生的雜訊干擾。
圖6繪示本發明第五實施例之資料控制電路示意圖。請同時參照圖1與圖6，資料控制電路100包括一輸出級電路60、一開關電路80以及一阻抗模組110。圖6所示實施例可以參照圖2至圖5的相關說明而類推之。不同於圖2至圖5所示實施例之處，在於圖6所示實施例將阻抗模組110耦接於輸出級電路60之輸出端與開關電路80之輸入端之間的傳輸路徑上。
在一些實施例中，開關雜訊(或基底雜訊)會經由P型電晶體P2的源極、P型電晶體P1的汲極、P型電晶體P1的基極、P型電晶體P1的源極而竄流至系統電壓Vdd。在另一些實施例中，開關雜訊(或基底雜訊)會經由N型電晶體N2的汲極、N型電晶體N1的汲極、N型電晶體N1的基極、N型電晶體N1的源極而竄流至接地電壓Vss。由於阻抗模組110配置於輸出級電路60之輸出端與開關電 路80之輸入端之間，也就是配置在雜訊的竄流路徑上，使得竄流至系統電壓Vdd的雜訊能量與竄流至接地電壓Vss的雜訊能量可以大幅減少。因此，資料控制電路100可以有效減少開關電路80所產生的雜訊干擾。
圖7繪示本發明第六實施例之資料控制電路示意圖。請同時參照圖1與圖7，資料控制電路100包括一輸出級電路60、一開關電路80以及一阻抗模組110。圖7所示實施例可以參照圖2的相關說明而類推之。不同於圖2所示實施例之處，在於圖7所示實施例將阻抗模組110耦接於開關電路80之輸入端與N型電晶體N2之汲極端之間。
於本實施例中，資料控制電路100是配置在積體電路的P型基底中。由於N型電晶體N2是配置在P型基底中，因此開關雜訊(或基底雜訊)會經由N型電晶體N2的汲極、N型電晶體N1的汲極、N型電晶體N1的基極、N型電晶體N1的源極而竄流至接地電壓Vss。由於阻抗模組110配置於開關電路80之輸入端與N型電晶體N2之汲極端之間，也就是配置在雜訊的竄流路徑上，使得竄流至接地電壓Vss的雜訊能量可以大幅減少。因此，資料控制電路100可以有效減少開關電路80所產生的雜訊干擾。
圖8繪示本發明第七實施例之資料控制電路示意圖。請同時參照圖1與圖7，資料控制電路100包括一輸出級電路60、一開關電路80以及一阻抗模組110。圖8所示實施例可以參照圖3的相關說明而類推之。不同於圖3所示實施例之處，在於圖8所示實施例將阻抗模組110耦接於 開關電路80之輸入端與P型電晶體P2之源極端之間。
於本實施例中，資料控制電路100是配置在積體電路的N型基底中。由於P型電晶體P2是配置在N型基底中，因此開關雜訊(或基底雜訊)會經由P型電晶體P2的源極、P型電晶體P1的汲極、P型電晶體P1的基極、P型電晶體P1的源極而竄流至系統電壓Vdd。由於阻抗模組110配置於開關電路80之輸入端與P型電晶體P2之源極端之間，也就是配置在雜訊的竄流路徑上，使得竄流至系統電壓Vdd的雜訊能量可以大幅減少。因此，資料控制電路100可以有效減少開關電路80所產生的雜訊干擾。
然而，圖1所示輸出級電路60的實現方式不應受限於圖2至圖8所示實施例。例如，圖9繪示本發明第八實施例之資料控制電路示意圖。請同時參照圖1與圖9，圖9所示資料控制電路200可以參照圖1至圖8所示資料控制電路100的相關說明而類推之。資料控制電路200包括一輸出級電路60、一開關電路80以及一阻抗模組110。其中，不同於圖2所示實施例之處，在於圖9所示實施例中的輸出級電路60包括第一反相電路與第二反相電路。該第一反相電路的輸入端耦接至輸出級電路60的輸入端，而該第一反相電路的輸出端耦接至輸出級電路60的輸出端。該第二反相電路的輸入端耦接至該第一反相電路的輸出端，而該第二反相電路的輸出端耦接至該第一反相電路的輸入端。在不同的實施例中，所述第一反相電路與第二反相電路可以任何方式實現。例如，所述第一反相電路包括N型電晶 體N1以及P型電晶體P1，而所述第二反相電路包括N型電晶體N4以及P型電晶體P3。
如圖9所示，N型電晶體N1之源極端透過阻抗模組110耦接至接地電壓Vss，N型電晶體N1之汲極端與P型電晶體P1之汲極端共同耦接至輸出級電路60之輸出端，N型電晶體N1之閘極端與P型電晶體P1之閘極端共同耦接至輸出級電路60之輸入端，而P型電晶體P1之源極端耦接至系統電壓Vdd。此外，P型電晶體P3之源極端耦接至系統電壓Vdd，N型電晶體N4之汲極端與P型電晶體P3之汲極端共同耦接至輸出級電路60之輸入端，N型電晶體N4之閘極端與P型電晶體P3之閘極端共同耦接至輸出級電路60之輸出端，N型電晶體N4之源極端耦接至接地電壓Vss。
於本實施例中，資料控制電路200是配置在積體電路的P型基底中。開關雜訊(或基底雜訊)會經由N型電晶體N2的汲極、N型電晶體N1的汲極、N型電晶體N1的基極(bulk)、N型電晶體N1的源極而竄流至接地電壓Vss。由於阻抗模組110配置於N型電晶體N1之源極端與接地電壓Vss之間，也就是配置在雜訊的竄流路徑上，使得竄流至接地電壓Vss的雜訊能量可以大幅減少。因此，資料控制電路200可以有效減少開關電路80所產生的雜訊干擾。
圖10繪示本發明第九實施例之資料控制電路示意圖。資料控制電路200包括一輸出級電路60、一開關電路 80以及一阻抗模組110。圖10所示實施例可以參照圖3與圖9的相關說明而類推之。不同於圖9所示實施例之處，在於圖10所示實施例將阻抗模組110配置至P型電晶體P1之源極端與系統電壓Vdd之間。
於本實施例中，資料控制電路200是配置在積體電路的N型基底中。開關雜訊(或基底雜訊)會經由P型電晶體P2的源極、P型電晶體P1的汲極、P型電晶體P1的基極、P型電晶體P1的源極而竄流至系統電壓Vdd。由於阻抗模組110配置於P型電晶體P1之源極端與系統電壓Vdd之間，也就是配置在雜訊的竄流路徑上，使得竄流至系統電壓Vdd的雜訊能量可以大幅減少。因此，資料控制電路200可以有效減少開關電路80所產生的雜訊干擾。
圖11繪示本發明第十實施例之資料控制電路示意圖。資料控制電路200包括一輸出級電路60、一開關電路80以及一阻抗模組110。圖11所示實施例可以參照圖4與圖9的相關說明而類推之。不同於圖9所示實施例之處，在於圖11所示實施例將阻抗模組110配置至N型電晶體N1之汲極端與輸出級電路60之輸出端之間。
於本實施例中，資料控制電路200是配置在積體電路的P型基底中。開關雜訊(或基底雜訊)會經由N型電晶體N2的汲極、N型電晶體N1的汲極、N型電晶體N1的基極、N型電晶體N1的源極而竄流至接地電壓Vss。由於阻抗模組110配置於N型電晶體N1之汲極端與輸出級電路60之輸出端之間，也就是配置在雜訊的竄流路徑上，使 得竄流至接地電壓Vss的雜訊能量可以大幅減少。因此，資料控制電路200可以有效減少開關電路80所產生的雜訊干擾。
圖12繪示本發明第十一實施例之資料控制電路示意圖。資料控制電路200包括一輸出級電路60、一開關電路80以及一阻抗模組110。圖12所示實施例可以參照圖5與圖10的相關說明而類推之。不同於圖10所示實施例之處，在於圖12所示實施例將阻抗模組110配置至P型電晶體P1之汲極端與輸出級電路60之輸出端之間。
於本實施例中，資料控制電路200是配置在積體電路的N型基底中。開關雜訊(或基底雜訊)會經由P型電晶體P2的源極、P型電晶體P1的汲極、P型電晶體P1的基極、P型電晶體P1的源極而竄流至系統電壓Vdd。由於阻抗模組110配置於P型電晶體P1之汲極端與輸出級電路60之輸出端之間，也就是配置在雜訊的竄流路徑上，使得竄流至系統電壓Vdd的雜訊能量可以大幅減少。因此，資料控制電路200可以有效減少開關電路80所產生的雜訊干擾。
圖13繪示本發明第十二實施例之資料控制電路示意圖。資料控制電路200包括一輸出級電路60、一開關電路80以及一阻抗模組110。圖13所示實施例可以參照圖6圖9至圖12的相關說明而類推之。不同於圖9至圖12所示實施例之處，在於圖13所示實施例將阻抗模組110配置至輸出級電路60之輸出端與開關電路80之輸入端之間的 傳輸路徑上。
在一些實施例中，開關雜訊(或基底雜訊)會經由P型電晶體P2的源極、P型電晶體P1的汲極、P型電晶體P1的基極、P型電晶體P1的源極而竄流至系統電壓Vdd。在另一些實施例中，開關雜訊(或基底雜訊)會經由N型電晶體N2的汲極、N型電晶體N1的汲極、N型電晶體N1的基極、N型電晶體N1的源極而竄流至接地電壓Vss。由於阻抗模組110配置於輸出級電路60之輸出端與開關電路80之輸入端之間，也就是配置在雜訊的竄流路徑上，使得竄流至系統電壓Vdd的雜訊能量與竄流至接地電壓Vss的雜訊能量可以大幅減少。因此，資料控制電路200可以有效減少開關電路80所產生的雜訊干擾。
圖14繪示本發明第十三實施例之資料控制電路示意圖。資料控制電路200包括一輸出級電路60、一開關電路80以及一阻抗模組110。圖14所示實施例可以參照圖7與圖9的相關說明而類推之。不同於圖9所示實施例之處，在於圖14所示實施例將阻抗模組110配置至N型電晶體N2之汲極端與開關電路80之輸入端之間。
於本實施例中，資料控制電路200是配置在積體電路的P型基底中。開關雜訊(或基底雜訊)會經由N型電晶體N2的汲極、N型電晶體N1的汲極、N型電晶體N1的基極、N型電晶體N1的源極而竄流至接地電壓Vss。由於阻抗模組110配置於開關電路80之輸入端與N型電晶體N2之汲極端之間，也就是配置在雜訊的竄流路徑上，使得 竄流至接地電壓Vss的雜訊能量可以大幅減少。因此，資料控制電路200可以有效減少開關電路80所產生的雜訊干擾。
圖15繪示本發明第十四實施例之資料控制電路示意圖。資料控制電路200包括一輸出級電路60、一開關電路80以及一阻抗模組110。圖15所示實施例可以參照圖8與圖10的相關說明而類推之。不同於圖10所示實施例之處，在於圖15所示實施例將阻抗模組110配置至P型電晶體P2之源極端與開關電路80之輸入端之間。
於本實施例中，資料控制電路200是配置在積體電路的N型基底中。開關雜訊(或基底雜訊)會經由P型電晶體P2的源極、P型電晶體P1的汲極、P型電晶體P1的基極、P型電晶體P1的源極而竄流至系統電壓Vdd。由於阻抗模組110配置於開關電路80之輸入端與P型電晶體P2之源極端之間，也就是配置在雜訊的竄流路徑上，使得竄流至系統電壓Vdd的雜訊能量可以大幅減少。因此，資料控制電路200可以有效減少開關電路80所產生的雜訊干擾。
除了上述第八實施例至第十四實施例中之資料控制電路200中所示輸出級電路60的實現方式之外，在其他實施例中，輸出級電路60亦可外加一N型電晶體N3及一P型電晶體P4，並透過時脈訊號CLK 與反相時脈訊號來控制。
例如，圖16繪示本發明第十五實施例之資料控制電 路示意圖。請參照圖16，資料控制電路200包括一輸出級電路60、一開關電路80。圖16所示實施例可以參照圖9至圖15的相關說明而類推之。不同於圖9至圖15所示實施例之處，在於圖16所示實施例的輸出級電路60尚包括N型電晶體N3以及P型電晶體P4。如圖16所示，P型電晶體P3之源極端耦接至系統電壓Vdd，P型電晶體P3之汲極端耦接至P型電晶體P4之源極端。P型電晶體P4之汲極端與N型電晶體N3之汲極端共同耦接至輸出級電路60之輸入端。N型電晶體N4之閘極端與P型電晶體P3之閘極端共同耦接至輸出級電路60之輸出端。N型電晶體N3之閘極端與P型電晶體P4之閘極端分別耦接至時脈訊號CLK 及反相時脈訊號。N型電晶體N3之源極端耦接至N型電晶體N4之汲極端，N型電晶體N4之源極端耦接至接地電壓Vss。
值得注意的是，圖16所示之資料控制電路200亦可參照上述第八實施例至第十四實施例中關於阻抗模組110的相關說明而類推之，故不再贅述。透過阻抗模組(未繪示於圖16)配置於輸出級電路60中，或配置於輸出級電路60與開關電路80之間，或配置於開關電路80中，阻抗模組可有效降低從開關電路80竄流至該輸出級電路60的雜訊。
綜上所述，本發明透過外加一阻抗模組於資料控制電路中雜訊耦合之傳輸路徑上，例如：輸出級電路中、開關電路中或輸出級電路與開關電路之間，能有效降低後級開關電路所產生的雜訊，以避免前級電路受雜訊干擾，進而 產生錯誤之動作。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
Vdd‧‧‧系統電壓
Vss‧‧‧接地電壓
CLK ‧‧‧時脈訊號
‧‧‧反相時脈訊號
V3、V4‧‧‧控制訊號
N1、N2、N3‧‧‧N型電晶體
P1、P2、P3‧‧‧P型電晶體
10‧‧‧後級電路
60‧‧‧輸出級電路
80‧‧‧開關電路
100‧‧‧資料控制電路
110‧‧‧阻抗模組
200‧‧‧資料控制電路
圖1繪示本發明實施例之資料控制電路方塊示意圖。
圖2繪示本發明第一實施例之資料控制電路示意圖。
圖3繪示本發明第二實施例之資料控制電路示意圖。
圖4繪示本發明第三實施例之資料控制電路示意圖。
圖5繪示本發明第四實施例之資料控制電路示意圖。
圖6繪示本發明第五實施例之資料控制電路示意圖。
圖7繪示本發明第六實施例之資料控制電路示意圖。
圖8繪示本發明第七實施例之資料控制電路示意圖。
圖9繪示本發明第八實施例之資料控制電路示意圖。
圖10繪示本發明第九實施例之資料控制電路示意圖。
圖11繪示本發明第十實施例之資料控制電路示意圖。
圖12繪示本發明第十一實施例之資料控制電路示意圖。
圖13繪示本發明第十二實施例之資料控制電路示意圖。
圖14繪示本發明第十三實施例之資料控制電路示意圖。
圖15繪示本發明第十四實施例之資料控制電路示意圖。
圖16繪示本發明第十五實施例之資料控制電路示意圖。
Vdd‧‧‧系統電壓
Vss‧‧‧接地電壓
V3、V4‧‧‧控制訊號
P1、P2‧‧‧P型電晶體
N1、N2‧‧‧N型電晶體
110‧‧‧阻抗模組
100‧‧‧資料控制電路

Claims (5)

  1. 一種資料控制電路，包括：一輸出級電路，輸出一資料訊號，其中該輸出級電路包括：一第一反相電路，該第一反相電路的輸入端耦接至該輸出級電路的輸入端，而該第一反相電路的輸出端耦接至該輸出級電路的輸出端；以及一第二反相電路，該第二反相電路的輸入端耦接至該第一反相電路的輸出端，而該第二反相電路的輸出端耦接至該第一反相電路的輸入端，其中第一反相電路包括：一第一N型電晶體，該第一N型電晶體之源極端耦接一接地電壓，該第一N型電晶體之汲極端耦接至該輸出級電路的輸出端，該第一N型電晶體之閘極端耦接至該輸出級電路的輸入端；以及一第一P型電晶體，該第一P型電晶體之閘極端耦接至該第一N型電晶體之閘極端，該第一P型電晶體之汲極端耦接至該第一N型電晶體之汲極端，該第一P型電晶體之源極端耦接至一系統電壓，其中第二反相電路包括：一第二P型電晶體，該第二P型電晶體之源極端耦接至一系統電壓，該第二P型電晶體之閘極端耦接至該第二反相電路之輸入端，該第二P型電晶體之汲極端耦接至該第二反相電路之輸出端；以及 一第二N型電晶體，該第二N型電晶體之汲極端耦接至該第二P型電晶體之汲極端，該第二N型電晶體之源極端耦接至一接地電壓，該第二N型電晶體之閘極端耦接至該第二反相電路之輸入端；一開關電路，其輸入端耦接至該輸出級電路的輸出端，而該開關電路的輸出端耦接至一後級電路，其中該開關電路依據一控制訊號之控制而決定是否將該輸出級電路的該資料訊號傳送至該後級電路，其中該開關電路包括：一第二N型電晶體，該第二N型電晶體之源極端耦接至該開關電路的輸出端，該第二N型電晶體之波極端耦接至該開關電路的輸入端，該第二N型電晶體之閘極端受控於該控制訊號；以及一第二P型電晶體，該第二P型電晶體之源極端耦接至該開關電路的輸入端，該第二P型電晶體之汲極端耦接至該開關電路的輸出端；以及一阻抗模組，耦接於該第二N型電晶體之汲極端與該開關電路之輸入端之間，其中該阻抗模組降低從該開關電路竄流至該輸出級電路的雜訊。
  2. 如申請專利範圍第1項所述之資料控制電路，其中該第二P型電晶體之閘極端受控於該控制訊號的反相訊號。
  3. 如申請專利範圍第1項所述之資料控制電路，其中該第二P型電晶體之閘極端受控於該控制訊號。
  4. 如申請專利範圍第1項所述之資料控制電路，其中 阻抗模組為至少一電阻、N型電晶體或P型電晶體。
  5. 一種資料控制電路，包括：一輸出級電路，輸出一資料訊號，其中該輸出級電路包括：一第一反相電路，該第一反相電路的輸入端耦接至該輸出級電路的輸入端，而該第一反相電路的輸出端耦接至該輸出級電路的輸出端；以及一第二反相電路，該第二反相電路的輸入端耦接至該第一反相電路的輸出端，而該第二反相電路的輸出端耦接至該第一反相電路的輸入端，其中第一反相電路包括：一第一N型電晶體，該第一N型電晶體之源極端耦接一接地電壓，該第一N型電晶體之汲極端耦接至該輸出級電路的輸出端，該第一N型電晶體之閘極端耦接至該輸出級電路的輸入端；以及一第一P型電晶體，該第一P型電晶體之閘極端耦接至該第一N型電晶體之閘極端，該第一P型電晶體之汲極端耦接至該第一N型電晶體之汲極端，該第一P型電晶體之源極端耦接至一系統電壓，其中第二反相電路包括：一第二P型電晶體，該第二P型電晶體之源極端耦接至一系統電壓，該第二P型電晶體之閘極端耦接至該第二反相電路之輸入端，該第二P型電晶體之汲極端耦接至該第二反相電路之輸出端；以及 一第二N型電晶體，該第二N型電晶體之汲極端耦接至該第二P型電晶體之汲極端，該第二N型電晶體之源極端耦接至一接地電壓，該第二N型電晶體之閘極端耦接至該第二反相電路之輸入端；一開關電路，其輸入端耦接至該輸出級電路的輸出端，而該開關電路的輸出端耦接至一後級電路，其中該開關電路依據一控制訊號之控制而決定是否將該輸出級電路的該資料訊號傳送至該後級電路，其中該開關電路包括：一第二N型電晶體，該第二N型電晶體之源極端耦接至該開關電路的輸出端，該第二N型電晶體之汲極端耦接至該開關電路的輸入端，該第二N型電晶體之閘極端受控於該控制訊號；以及一第二P型電晶體，該第二P型電晶體之源極端耦接至該開關電路的輸入端，該第二P型電晶體之汲極端耦接至該開關電路的輸出端，該第二P型電晶體之閘極端受控於該控制訊號的反相訊號；以及一阻抗模組，耦接於該第二P型電晶體之源極端與該開關電路之輸入端之間，其中該阻抗模組降低從該開關電路竄流至該輸出級電路的雜訊。
TW101149597A 2012-12-24 2012-12-24 資料控制電路 TWI511442B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW101149597A TWI511442B (zh) 2012-12-24 2012-12-24 資料控制電路
US13/938,225 US20140176227A1 (en) 2012-12-24 2013-07-09 Data control circuit
US14/582,201 US9537487B2 (en) 2012-12-24 2014-12-24 Data control circuit
US16/221,618 USRE47977E1 (en) 2012-12-24 2018-12-17 Data control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101149597A TWI511442B (zh) 2012-12-24 2012-12-24 資料控制電路

Publications (2)

Publication Number Publication Date
TW201427272A TW201427272A (zh) 2014-07-01
TWI511442B true TWI511442B (zh) 2015-12-01

Family

ID=50973957

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101149597A TWI511442B (zh) 2012-12-24 2012-12-24 資料控制電路

Country Status (2)

Country Link
US (3) US20140176227A1 (zh)
TW (1) TWI511442B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI511442B (zh) * 2012-12-24 2015-12-01 Novatek Microelectronics Corp 資料控制電路
CN104702281B (zh) * 2015-03-11 2017-12-05 华为技术有限公司 一种采样时钟产生电路及模数转换器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4209713A (en) * 1975-07-18 1980-06-24 Tokyo Shibaura Electric Co., Ltd. Semiconductor integrated circuit device in which difficulties caused by parasitic transistors are eliminated
US5811992A (en) * 1994-12-16 1998-09-22 Sun Microsystems, Inc. Dynamic clocked inverter latch with reduced charged leakage and reduced body effect
US6144251A (en) * 1998-06-12 2000-11-07 Nec Corporation Semiconductor integrated circuit device having component circuits free from through-current in transition period between active mode and sleep mode
US20110273925A1 (en) * 2007-08-31 2011-11-10 Tokyo Institute Of Technology Nonvolatile sram/latch circuit using current-induced magnetization reversal mtj

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3716724A (en) * 1971-06-30 1973-02-13 Ibm Shift register incorporating complementary field effect transistors
US4749882A (en) * 1986-07-25 1988-06-07 Digital Equipment Corporation Apparatus and method for applying rapid transient signals to components on a printed circuit board
US4800303A (en) * 1987-05-19 1989-01-24 Gazelle Microcircuits, Inc. TTL compatible output buffer
JPH01161916A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 半導体集積回路
JPH05276004A (ja) * 1992-03-30 1993-10-22 Mitsubishi Electric Corp 出力回路
US5319252A (en) * 1992-11-05 1994-06-07 Xilinx, Inc. Load programmable output buffer
US5376848A (en) * 1993-04-05 1994-12-27 Motorola, Inc. Delay matching circuit
US5956008A (en) * 1994-09-06 1999-09-21 Semiconductor Energy Laboratory Co., Driver circuit for active matrix display and method of operating same
US5682123A (en) * 1994-12-30 1997-10-28 Ati Technologies Inc. Voltage controlled ring oscillator having level translator in output
US5920210A (en) * 1996-11-21 1999-07-06 Kaplinsky; Cecil H. Inverter-controlled digital interface circuit with dual switching points for increased speed
US6380781B1 (en) * 1999-11-01 2002-04-30 Intel Corporation Soft error rate tolerant latch
JP2002032988A (ja) * 2000-07-18 2002-01-31 Mitsubishi Electric Corp 内部電圧発生回路
JP3493575B2 (ja) 2000-07-28 2004-02-03 Ｎｅｃエレクトロニクス株式会社 半導体装置、チャージポンプ回路およびｐｌｌ回路
KR100416378B1 (ko) * 2001-09-06 2004-01-31 삼성전자주식회사 위상 분할 회로
US6707324B1 (en) 2002-11-20 2004-03-16 Via Technologies, Inc. Low ground bounce output driver
US7091742B2 (en) * 2002-12-19 2006-08-15 Tellabs Operations, Inc. Fast ring-out digital storage circuit
JP3948621B2 (ja) * 2003-06-30 2007-07-25 株式会社山武 インターフェース回路
US7038513B2 (en) * 2004-06-29 2006-05-02 Intel Corporation Closed-loop independent DLL-controlled rise/fall time control circuit
US7307458B1 (en) * 2005-05-27 2007-12-11 National Semiconductor Corporation Voltage mode serial interface driver with PVT compensated impedance
JP4761973B2 (ja) * 2006-01-10 2011-08-31 株式会社エヌ・ティ・ティ・ドコモ 無線制御装置及び送信電力制御方法
JP4996375B2 (ja) * 2007-07-09 2012-08-08 ルネサスエレクトロニクス株式会社 半導体装置
JP4378405B2 (ja) * 2007-10-26 2009-12-09 シャープ株式会社 走査信号線駆動回路および表示装置
US7671629B2 (en) * 2008-04-08 2010-03-02 Freescale Semiconductor, Inc. Single-supply, single-ended level conversion circuit for an integrated circuit having multiple power supply domains
US8334708B1 (en) * 2011-07-29 2012-12-18 Samsung Electro-Mechanics Systems, methods, and apparatuses for complementary metal oxide semiconductor (CMOS) driver circuits using shared-charge recycling charge pump structures
TWI511442B (zh) * 2012-12-24 2015-12-01 Novatek Microelectronics Corp 資料控制電路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4209713A (en) * 1975-07-18 1980-06-24 Tokyo Shibaura Electric Co., Ltd. Semiconductor integrated circuit device in which difficulties caused by parasitic transistors are eliminated
US5811992A (en) * 1994-12-16 1998-09-22 Sun Microsystems, Inc. Dynamic clocked inverter latch with reduced charged leakage and reduced body effect
US6144251A (en) * 1998-06-12 2000-11-07 Nec Corporation Semiconductor integrated circuit device having component circuits free from through-current in transition period between active mode and sleep mode
US20110273925A1 (en) * 2007-08-31 2011-11-10 Tokyo Institute Of Technology Nonvolatile sram/latch circuit using current-induced magnetization reversal mtj

Also Published As

Publication number Publication date
USRE47977E1 (en) 2020-05-05
TW201427272A (zh) 2014-07-01
US9537487B2 (en) 2017-01-03
US20140176227A1 (en) 2014-06-26
US20150109027A1 (en) 2015-04-23

Similar Documents

Publication Publication Date Title
US7746138B2 (en) Semiconductor integrated circuit with flip-flop circuits mounted thereon
US8667349B2 (en) Scan flip-flop circuit having fast setup time
US8749269B2 (en) CML to CMOS conversion circuit
JP2010283453A5 (zh)
TW201435904A (zh) 包括一位準移位器之感測放大器
US20110316505A1 (en) Output Buffer With Improved Output Signal Quality
TWI786866B (zh) 滯後電路、接收器及芯片
WO2020000120A1 (zh) 动态触发器及电子设备
US7884644B1 (en) Techniques for adjusting level shifted signals
TWI511442B (zh) 資料控制電路
US8525572B2 (en) Level-up shifter circuit
US20180069552A1 (en) Low power general purpose input/output level shifting driver
US20170331464A1 (en) Semiconductor integrated circuit, latch circuit, and flip-flop circuit
TW201141065A (en) Input circuit
US8873213B2 (en) High voltage swing decomposition method and apparatus
US20130335117A1 (en) Pre-driver and differential signal transmitter using the same
JP2006245828A (ja) 低振幅差動出力回路及びシリアル伝送インターフェース
US7928792B2 (en) Apparatus for outputting complementary signals using bootstrapping technology
CN113381734A (zh) 一种带复位且延时少的时钟锁存器电路及芯片
TWI681624B (zh) 時脈傳輸模組與網路傳輸方法
TWI664819B (zh) 動態正反器及電子設備
CN103916107A (zh) 数据控制电路
JP2008054275A (ja) フリップフロップ回路
TW200828787A (en) Switching system for reducing noise of output signal
TWI492542B (zh) 輸入介面電路