TWI664819B - 動態正反器及電子設備 - Google Patents

動態正反器及電子設備 Download PDF

Info

Publication number
TWI664819B
TWI664819B TW107121634A TW107121634A TWI664819B TW I664819 B TWI664819 B TW I664819B TW 107121634 A TW107121634 A TW 107121634A TW 107121634 A TW107121634 A TW 107121634A TW I664819 B TWI664819 B TW I664819B
Authority
TW
Taiwan
Prior art keywords
effect transistor
type
type mos
mos field
node
Prior art date
Application number
TW107121634A
Other languages
English (en)
Other versions
TW202002516A (zh
Inventor
吳敬杰
楊智文
謝文斌
Original Assignee
崛智科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 崛智科技有限公司 filed Critical 崛智科技有限公司
Priority to TW107121634A priority Critical patent/TWI664819B/zh
Application granted granted Critical
Publication of TWI664819B publication Critical patent/TWI664819B/zh
Publication of TW202002516A publication Critical patent/TW202002516A/zh

Links

Landscapes

  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明實施例提供一種動態正反器。所述動態正反器包括傳輸閘、第一反相器、第二反相器、上拉電晶體及下拉電晶體。上拉電晶體及下拉電晶體即組構成一個回授反相器,並且相較於為三態反相器的第一反相器而言,此回授反相器則被配置為一個弱保持電路。因此,所述動態正反器可以是使得主閂鎖器利用三態反相器來進行資料擷取,以減少漏電問題。除此之外,所述動態正反器還可以是使得從屬閂鎖器利用弱保持電路來存儲資料,從而避免浮動點來驅動輸出。

Description

動態正反器及電子設備
本發明是有關於一種正反器(flip flop,FF),且特別是一種動態正反器(dynamic flip flop)及電子設備。
通常,動態正反器用較少的電晶體個數就能達到邏輯函數功能,因此,相比於靜態正反器(static flip flop),動態正反器的電路佈局面積較小,並且連帶降低製作成本。舉例來說,請參閱圖1,圖1是習知動態正反器的電路示意圖。此動態正反器1包括傳輸閘(transmission gate)101、反相器(inverter)102、傳輸閘103及反相器104。首先,傳輸閘101用來接收資料信號D,並且根據時脈信號CLKB及其反相的時脈信號CP輸出資料信號D至反相器102。反相器102用來反相資料信號D,並且輸出已反相的資料信號D。
接著,傳輸閘103用來接收已反相的資料信號D,並且根據時脈信號CP及時脈信號CLKB輸出已反相的資料信號D至反相器104。反相器104用來反相已反相的資料信號D,並且輸出資料信號Q。經由以上內容可知,因為輸入的信號負載減少,所以這類型架構下的動態正反器1更能適合用於高速操作環境,但其缺點為會有突波(glitch)與漏電流(leakage currents)問題,以致於使得輸出錯誤的資料信號Q,或者甚至發生儲存損失(storage loss)。因此,需要設計出一種既能夠解決上述習知問題,同時保有原先面積效率(area efficiency)優點的動態正反器。
本發明實施例提供一種動態正反器。所述動態正反器具有輸入端及輸出端,且其包括傳輸閘、第一反相器、第二反相器 、上拉電晶體(pull-up transistor)及下拉電晶體(pull-down transistor)。傳輸閘耦接於輸入端,並且用來接收第一資料信號,以及根據第一時脈信號及其反相的第二時脈信號輸出第一資料信號至第一節點。第一反相器經由第一節點耦接於傳輸閘,並且用來反相第一資料信號,以及輸出已反相的第一資料信號至第二節點。第二反相器耦接於第二節點與輸出端間,並且用來反相已反相的第一資料信號以產生第二資料信號,以及輸出第二資料信號至輸出端。上拉電晶體耦接於第二節點與電源電壓間,並且用來上拉第二節點的電壓至電源電壓。下拉電晶體則耦接於第二節點與接地電壓間,並且用來下拉第二節點的電壓至接地電壓。
為使能更進一步瞭解本發明之特徵及技術內容,請參閱以下有關本發明之詳細說明與附圖,但是此等說明與所附圖式僅係用來說明本發明,而非對本發明的權利範圍作任何的限制。
在下文中,將藉由圖式說明本發明之各種實施例來詳細描述本發明。然而,本發明概念可能以許多不同形式來體現,且不應解釋為限於本文中所闡述之例示性實施例。此外,在圖式中相同參考數字可用以表示類似的元件。
詳細地說,本發明實施例所提供的動態正反器,可以是適用於任何具有計算功能的電子設備中,例如智慧型手機、遊戲機、路由器或平板電腦等。總而言之,本發明並不限制該電子設備所包括本實施例的動態正反器的具體實現方式,本技術領域中具有通常知識者應可依據實際需求或應用來進行相關設計。請參閱圖2,圖2是本發明實施例所提供的動態正反器的電路示意圖。動態正反器2主要具有輸入端IN及輸出端OUT,且其包括傳輸閘201、反相器202、反相器203、上拉電晶體204及下拉電晶體205。在本實施例中,傳輸閘201耦接於輸入端IN,並且用來接收資料信號D,以及根據時脈信號CLKB及其反相的時脈信號CP輸出資料信號D至節點T1。反相器202經由節點T1耦接於傳輸閘201,並且用來反相資料信號D,以及輸出已反相的資料信號D至節點T2。可以理解的是,本實施例的「節點T1」即能指的是傳輸閘201與反相器202相連接的節點,且「節點T2」也就指的是反相器202與反相器203相連接的節點。
另外,反相器202為第一反相器,反相器203為第二反相器。在本實施例中,反相器203耦接於節點T2與輸出端OUT間,並且用來反相已反相的資料信號D以產生資料信號Q,以及輸出資料信號Q至輸出端OUT。上拉電晶體204耦接於節點T2與電源電壓VDD間,並且用來上拉節點T2的電壓至電源電壓VDD,以及閂鎖(latch)資料信號Q。而下拉電晶體205則耦接於節點T2與接地電壓VSS間,並且用來下拉節點T2的電壓至接地電壓VSS,以及閂鎖資料信號Q。根據以上內容的教示,本技術領域中具有通常知識者應可理解到,本發明實施例所提供的動態正反器2是採用完全不同於習知動態正反器1的電路設計架構。
必須瞭解的是,這裡所謂的「時脈信號CLKB」即就指的是由原先時脈信號CLK(未繪示)所經反相而產生的時脈信號,且所謂的「時脈信號CP」也就指的是由時脈信號CLKB所經再次反相而產生的時脈信號。總而言之,「時脈信號CP」即相當於原先時脈信號CLK。但本發明並不限制時脈信號CLKB及時脈信號CP的具體實現方式,本技術領域中具有通常知識者應可依據實際需求或應用來進行相關設計。然而,由於動態正反器2所用到時脈信號CLKB及時脈信號CP的原理已為本技術領域中具有通常知識者所習知,因此有關上述時脈信號CLKB與時脈信號CP的細部內容於此就不再多加贅述。
具體來說,如圖2所示,傳輸閘201包括相互並聯的N型金氧半場效電晶體(NMOSFET)N1及P型金氧半場效電晶體(PMOSFET)P1,但本發明並不以此連接關係及電晶體類型為限。在本實施例中,N型金氧半場效電晶體N1的汲極及P型金氧半場效電晶體P1的汲極共同經由節點T3耦接於動態正反器2的輸入端IN,N型金氧半場效電晶體N1的源極及P型金氧半場效電晶體P1的源極共同經由節點T4耦接於節點T1,N型金氧半場效電晶體N1的閘極則用來接收時脈信號CLKB,P型金氧半場效電晶體P1的閘極則用來接收時脈信號CP。可以理解的是,本實施例的「節點T3」即能指的是N型金氧半場效電晶體N1的汲極與P型金氧半場效電晶體P1的汲極相連接的節點,且「節點T4」也就指的是N型金氧半場效電晶體N1的源極與P型金氧半場效電晶體P1的源極相連接的節點。
另外,反相器202包括相互串聯的兩個P型金氧半場效電晶體P2、P3及兩個N型金氧半場效電晶體N2、N3。在本實施例中,P型金氧半場效電晶體P2的源極耦接於電源電壓VDD,N型金氧半場效電晶體N3的源極耦接於接地電壓VSS,P型金氧半場效電晶體P2的閘極及N型金氧半場效電晶體N3的閘極均分別耦接於節點T1,以用來接收資料信號D,P型金氧半場效電晶體P3的源極耦接於P型金氧半場效電晶體P2的汲極,N型金氧半場效電晶體N2的源極耦接於N型金氧半場效電晶體N3的汲極,P型金氧半場效電晶體P3的汲極及N型金氧半場效電晶體N2的汲極共同經由節點T5耦接於節點T2,P型金氧半場效電晶體P3的閘極則用來接收時脈信號CLKB,N型金氧半場效電晶體N2的閘極則用來接收時脈信號CP。可以理解的是,本實施例的「節點T5」也就指的是P型金氧半場效電晶體P3的汲極與N型金氧半場效電晶體N2的汲極相連接的節點。
因此,相較於圖1的反相器102,圖2的反相器202增加了P型金氧半場效電晶體P3及N型金氧半場效電晶體N2的電路設計,而且在本實施例中,反相器202即可被視作為一個三態(tri-state )反相器。另外,圖2的傳輸閘201及反相器202還可被整體視作為一個主閂鎖器(master latch)。根據以上內容的教示,本技術領域中具有通常知識者應可理解到,本發明的主要精神之一即在於,使得主閂鎖器利用這三態反相器來進行資料擷取,以避免受到其輸入端改變態樣時的衝擊。除此之外,本發明可利用這三態反相器來取代作為主閂鎖器的輸出端,從而減少漏電流問題,並且保持適用在高速操作環境下。
舉例來說,假設在反相器202為不具有P型金氧半場效電晶體P3及N型金氧半場效電晶體N2的情況下,反相器202內則容易會有來自電源電壓VDD至接地電壓VSS間的漏電流問題,以致於使得節點T2受到漏電衝擊(leakage attack)。因此,本實施例會是藉由加入受控於時脈信號CLKB及時脈信號CP的P型金氧半場效電晶體P3及N型金氧半場效電晶體N2,來導通或截止反相器202內電源電壓VDD至接地電壓VSS間的電流路徑,從而減少節點T2受到該漏電衝擊。
值得一提的是,在這樣的電路設計架構下,此主閂鎖器也就相應為一個邊緣觸發型閂鎖器(edge triggered latch)。然而,由於P型金氧半場效電晶體P1、P2、P3及N型金氧半場效電晶體N1、N2、N3的運作原理已皆為本技術領域中具有通常知識者所習知,因此有關上述主閂鎖器,即傳輸閘201及反相器202的細部內容於此就不再多加贅述。需要說明的是,圖2中的反相器202的具體實現方式在此也僅只是舉例,其並非用以限制本發明。舉例來說,請參閱圖3,圖3是本發明另一實施例所提供的動態正反器的電路示意圖。其中,圖3中部分與圖2相同或相似之元件以相同或相似之圖號標示,故於此不再多加詳述其細節。
在其他實施例中,如圖3所示,P型金氧半場效電晶體P3可改為耦接於接近電源電壓VDD,且N型金氧半場效電晶體N2可改為耦接於接近接地電壓VSS。也就是說,在圖3的實施例中,P型金氧半場效電晶體P3的源極耦接於電源電壓VDD,N型金氧半場效電晶體N2的源極耦接於接地電壓VSS,P型金氧半場效電晶體P3的汲極耦接於P型金氧半場效電晶體P2的源極,N型金氧半場效電晶體N2的汲極耦接於N型金氧半場效電晶體N3的源極,P型金氧半場效電晶體P2的汲極及N型金氧半場效電晶體N3的汲極則共同經由節點T5耦接於節點T2。可以理解的是,圖3實施例的「節點T5」也就改指的是P型金氧半場效電晶體P2的汲極與N型金氧半場效電晶體N3的汲極相連接的節點。總而言之,本發明並不限制反相器202的具體實現方式,本技術領域中具有通常知識者應可依據實際需求或應用來進行相關設計。
另外,復請參閱回圖2,反相器203包括相互串聯的P型金氧半場效電晶體P4及N型金氧半場效電晶體N4,但本發明亦不以此連接關係及電晶體類型為限。在本實施例中,P型金氧半場效電晶體P4的源極耦接於電源電壓VDD,N型金氧半場效電晶體N4的源極耦接於接地電壓VSS,P型金氧半場效電晶體P4的汲極及N型金氧半場效電晶體N4的汲極共同經由節點T6耦接於輸出端OUT,P型金氧半場效電晶體P4的閘極及N型金氧半場效電晶體N4的閘極則共同經由節點T7耦接於節點T2,以用來接收已反相的資料信號D。可以理解的是,本實施例的「節點T6」即能指的是P型金氧半場效電晶體P4的汲極與N型金氧半場效電晶體N4的汲極相連接的節點,且「節點T7」也就指的是P型金氧半場效電晶體P4的閘極與N型金氧半場效電晶體N4的閘極相連接的節點。由於反相器203的運作原理亦已為本技術領域中具有通常知識者所習知,因此有關上述反相器203的細部內容於此就不再多加贅述。
另一方面,如圖2所示,上拉電晶體204可為P型金氧半場效電晶體P5,且下拉電晶體205可為N型金氧半場效電晶體N5,但本發明亦不以此電晶體類型為限。在本實施例中,P型金氧半場效電晶體P5的源極耦接於電源電壓VDD,N型金氧半場效電晶體N5的源極耦接於接地電壓VSS,P型金氧半場效電晶體P5的汲極及N型金氧半場效電晶體N5的汲極均分別耦接於節點T2,P型金氧半場效電晶體P5的閘極及N型金氧半場效電晶體N5的閘極則均分別耦接於輸出端OUT,以用來接收資料信號Q。
也就是說,在本實施例中,上拉電晶體204及下拉電晶體205即可組構成一個回授反相器(feedback inverter)206。可以理解的是,圖2的回授反相器206及反相器203還可被整體視作為一個從屬閂鎖器(slave latch),且在本實施例中,相較於反相器202,此回授反相器206則必須被配置為一個弱保持電路(weak keeper circuit)。具體來說,當下一筆新的資料要寫入時,反相器202和反相器206會容易在節點T2上發生資料衝突,所以反相器202的信號輸出能力要必須比反相器206的信號輸出能力來得較強,這樣才能強制更新節點T2上的資料。因此,相較於反相器202,反相器206必須被配置為弱保持電路。
一般而言,通常是藉由設計不同的臨界電壓(threshold voltage)或通道長度(channel length)來區分強保持電路及弱保持電路。因此,假如當反相器202為一個短通道元件(short channel device)時,本實施例的回授反相器206也就應相對被設計為一個長通道元件(long channel device);又或者是,假如當反相器202為一個低臨界電壓元件時,本實施例的回授反相器206也就應相對被設計為一個高臨界電壓元件。總而言之,本發明並不限制此強/弱保持電路的具體實現方式,本技術領域中具有通常知識者應可依據實際需求或應用來進行相關設計。
顯然地,根據以上內容的教示,本技術領域中具有通常知識者應亦可理解到,本發明的主要精神之二即在於,使得從屬閂鎖器利用這弱保持電路來存儲資料,以避免浮動點來驅動輸出,並且確保從屬閂鎖器能夠工作在低頻率下。除此之外,本發明也就是會利用這弱保持電路來保持節點T2的狀態。舉例來說,假如當輸出端OUT的電壓位於某邏輯低位準時,P型金氧半場效電晶體P5(即,上拉電晶體204)也就被開啟來將節點T2的電壓上拉至電源電壓VDD。
反之,假如當輸出端OUT的電壓位於某邏輯高位準時,N型金氧半場效電晶體N5(即,下拉電晶體205)也就被開啟來將節點T2的電壓下拉至接地電壓VSS。然而,由於P型金氧半場效電晶體P4、P5及N型金氧半場效電晶體N4、N5的運作原理已皆為本技術領域中具有通常知識者所習知,因此有關上述從屬閂鎖器,即反相器203、上拉電晶體204及下拉電晶體205的細部內容於此就不再多加贅述。
需要說明的是,若考量到將強保持電路的設計理念更直接延伸到輸出端OUT中,因此,在其他實施例中(圖未繪示),從屬閂鎖器也可以是不需要使用回授反相器206,而是利用反相器202的三態(tri-state)特性,整合反相器203配置為一個強保持電路。這樣的設計方式也能同樣有助於達到保持節點T2的狀態。由於詳盡細節亦如同前述實施例所述,故於此就不再多加贅述。另外,請參閱圖4,圖4是本發明另一實施例所提供的動態正反器的電路示意圖。其中,圖4中部分與圖2相同或相似之元件以相同或相似之圖號標示,故於此不再多加詳述其細節。
相較於圖2的動態正反器2,圖4的動態正反器4更包括串聯於P型金氧半場效電晶體P5及N型金氧半場效電晶體N5間的P型金氧半場效電晶體P6及N型金氧半場效電晶體N6。在本實施例中,P型金氧半場效電晶體P6的源極耦接於P型金氧半場效電晶體P5的汲極,N型金氧半場效電晶體N6的源極耦接於N型金氧半場效電晶體N5的汲極,P型金氧半場效電晶體P6的汲極及N型金氧半場效電晶體N6的汲極均分別耦接於節點T2,P型金氧半場效電晶體P6的閘極則用來接收時脈信號CP,N型金氧半場效電晶體N6的閘極則用來接收時脈信號CLKB。
也就是說,在本實施例中,P型金氧半場效電晶體P5、P6及N型金氧半場效電晶體N5、N6即可被整體視作為一個回授閂鎖器(feedback latch)406。由於此回授閂鎖器406採用近似於反相器202的設計方式,因此本實施例將能夠使得動態正反器4的佈局架構變得更加友善,從而減少製程變異(process variation)。除此之外,本實施例也就是會利用這回授閂鎖器中的P型金氧半場效電晶體P6及N型金氧半場效電晶體N6來再次防止節點T2受到漏電衝擊。由於詳盡細節亦如同前述實施例所述,故於此就不再多加贅述。
另一方面,若考量到讓圖2中的動態正反器2也能夠具有保持時間(hold time)功能,且不需要額外增加電晶體個數的話,本發明是會使得傳輸閘201被配置為一個弱保持電路,並且相較於傳輸閘201,時脈訊號的產生路徑則應當被配置為一個強保持電路。舉例來說,這裡的時脈信號CLKB也就能夠指的是直接由時脈信號CP所經另一反相器(未繪示)而產生,且此另一反相器會相較於傳輸閘201而被配置為強保持電路。由於強保持電路及弱保持電路的運作原理已為本技術領域中具有通常知識者所習知,因此有關上述細部內容於此就不再多加贅述。
再者,若考量到讓動態正反器2更能夠具有掃瞄功能(scan function)的話,因此,請一併參閱圖5,圖5是本發明另一實施例所提供的動態正反器的電路示意圖。其中,圖5中部分與圖2相同或相似之元件以相同或相似之圖號標示,故於此不再多加詳述其細節。
如圖5所示,動態正反器5更可包括耦接於輸入端IN及節點T3間的電晶體串501及電晶體串502。在本實施例中,電晶體串501包括相互串聯的P型金氧半場效電晶體P7及N型金氧半場效電晶體N7。其中,P型金氧半場效電晶體P7的源極及N型金氧半場效電晶體N7的源極均分別耦接於輸入端IN,以用來接收資料信號D,P型金氧半場效電晶體P7的汲極及N型金氧半場效電晶體N7的汲極則共同經由子節點A1耦接於節點T3,P型金氧半場效電晶體P7的閘極用來接收掃描致能信號SE,N型金氧半場效電晶體N7的閘極則用來接收與掃描致能信號SE反相的掃描致能信號SEB。
另外,在本實施例中,電晶體串502包括相互串聯的P型金氧半場效電晶體P8及N型金氧半場效電晶體N8。其中,P型金氧半場效電晶體P8的源極及N型金氧半場效電晶體N8的源極均分別耦接於掃描端SCAN,以用來接收掃描信號SI,P型金氧半場效電晶體P8的汲極及N型金氧半場效電晶體N8的汲極則共同經由子節點A2耦接於節點T3,P型金氧半場效電晶體P8的閘極用來接收掃描致能信號SEB,N型金氧半場效電晶體N8的閘極則用來接收掃描致能信號SE。可以理解的是,本實施例的「子節點A1」及「子節點A2」即能指的是同一子節點,且該子節點也就指的是輸入端IN與節點T3相連接的節點。
也就是說,在本實施例中,電晶體串501、502及傳輸閘201即可被整體視作為一個數據多工器(multiplexer,MUX)503,並且應當理解的是,本實施例是利用傳輸閘201來作為此數據多工器503的控制端,使得此數據多工器503將能擇一選擇輸出資料信號D或掃描信號SI至反相器202。根據以上內容的教示,本技術領域中具有通常知識者應可理解到,圖5中的動態正反器5能具有了優於習知動態正反器1的功耗(power consumption)。由於具有掃瞄功能的正反器的運作原理亦已為本技術領域中具有通常知識者所習知,因此有關上述細部內容於此就不再多加贅述。
又或者,若考量到讓動態正反器2更能夠具有重置(reset)功能的話,因此,請一併參閱圖6,圖6是本發明另一實施例所提供的動態正反器的電路示意圖。其中,圖6中部分與圖2相同或相似之元件以相同或相似之圖號標示,故於此不再多加詳述其細節。如圖6所示,動態正反器6更可包括P型金氧半場效電晶體P9及N型金氧半場效電晶體N9。在本實施例中,P型金氧半場效電晶體P9耦接於節點T2及節點T7間。其中,P型金氧半場效電晶體P9的源極耦接於電源電壓VDD,P型金氧半場效電晶體P9的汲極耦接於節點T2及節點T7間的子節點A3,P型金氧半場效電晶體P9的閘極則用來接收重置信號RB。
另外,在本實施例中,N型金氧半場效電晶體N9串聯於N型金氧半場效電晶體N3及接地電壓VSS間。其中,N型金氧半場效電晶體N9的源極耦接於接地電壓VSS,N型金氧半場效電晶體N9的汲極耦接於N型金氧半場效電晶體N3的源極,N型金氧半場效電晶體N9的閘極則用來接收重置信號RB。也就是說,相比於習知動態正反器1,圖6的動態正反器6只需要加入少量的電晶體個數就能達到具有重置功能,且圖6的動態正反器6仍可採用了解決前述漏電流問題的電路設計。由於具有重置功能的正反器的運作原理亦已為本技術領域中具有通常知識者所習知,因此有關上述細部內容於此就不再多加贅述。
類似地,若考量到讓動態正反器2更能夠具有設置(set)功能的話,因此,請一併參閱圖7,圖7是本發明另一實施例所提供的動態正反器的電路示意圖。其中,圖7中部分與圖2相同或相似之元件以相同或相似之圖號標示,故於此不再多加詳述其細節。如圖7所示,動態正反器7更可包括P型金氧半場效電晶體P10及N型金氧半場效電晶體N10。在本實施例中,P型金氧半場效電晶體P10串聯於電源電壓VDD及P型金氧半場效電晶體P2間。其中,P型金氧半場效電晶體P10的源極耦接於電源電壓VDD,P型金氧半場效電晶體P10的汲極耦接於P型金氧半場效電晶體P2的源極,P型金氧半場效電晶體P10的閘極則用來接收設置信號S。
另外,在本實施例中,N型金氧半場效電晶體N10耦接於節點T2及節點T7間。其中,N型金氧半場效電晶體N10的源極耦接於接地電壓VSS,N型金氧半場效電晶體N10的汲極耦接於節點T2及節點T7間的子節點A3,N型金氧半場效電晶體N10的閘極則用來接收設置信號S。然而,由於動態正反器7的優點,以及具有設置功能的正反器的運作原理亦已為本技術領域中具有通常知識者所習知,因此有關上述細部內容於此就不再多加贅述。
另一方面,若考量到讓動態正反器2更能夠具有數據保留(data retention)功能的話,因此,請一併參閱圖8,圖8是本發明另一實施例所提供的動態正反器的電路示意圖。其中,圖8中部分與圖2相同或相似之元件以相同或相似之圖號標示,故於此不再多加詳述其細節。如圖8所示,動態正反器8更可包括P型金氧半場效電晶體P11~P13及N型金氧半場效電晶體N11~N13。
在本實施例中,P型金氧半場效電晶體P11串聯於電源電壓VDD及P型金氧半場效電晶體P2間。其中,P型金氧半場效電晶體P11的源極耦接於電源電壓VDD,P型金氧半場效電晶體P11的汲極耦接於P型金氧半場效電晶體P2的源極,P型金氧半場效電晶體P11的閘極則用來接收控制信號SL。N型金氧半場效電晶體N11串聯於N型金氧半場效電晶體N3及接地電壓VSS間。其中,N型金氧半場效電晶體N11的源極耦接於接地電壓VSS,N型金氧半場效電晶體N11的汲極耦接於N型金氧半場效電晶體N3的源極,N型金氧半場效電晶體N11的閘極則用來接收與控制信號SL反相的控制信號SLB。
另外,在本實施例中,P型金氧半場效電晶體P12串聯於P型金氧半場效電晶體P5及節點T2間。其中,P型金氧半場效電晶體P12的源極耦接於P型金氧半場效電晶體P5的汲極,P型金氧半場效電晶體P12的汲極耦接於節點T2,P型金氧半場效電晶體P12的的閘極則用來接收控制信號SLB。N型金氧半場效電晶體N12串聯於N型金氧半場效電晶體N5及節點T2間。其中,N型金氧半場效電晶體N12的源極耦接於N型金氧半場效電晶體N5的汲極,N型金氧半場效電晶體N12的汲極耦接於節點T2,N型金氧半場效電晶體N12的閘極則用來接收控制信號SL。
類似地,在本實施例中,P型金氧半場效電晶體P13的源極耦接於P型金氧半場效電晶體P5的汲極及P型金氧半場效電晶體P12的源極間的子節點A4,P型金氧半場效電晶體P13的汲極耦接於節點T2及節點T5間的子節點A5,P型金氧半場效電晶體P13的閘極則用來接收時脈信號CP。另外,N型金氧半場效電晶體N13的源極耦接於N型金氧半場效電晶體N5的汲極及N型金氧半場效電晶體N12的源極間的子節點A6,N型金氧半場效電晶體N13的汲極耦接於子節點A5,N型金氧半場效電晶體N13的閘極則用來接收時脈信號CLKB。由於具有數據保留的正反器的運作原理亦已為本技術領域中具有通常知識者所習知,因此有關上述細部內容於此就不再多加贅述。
綜上所述,本發明實施例所提供的動態正反器,是將採用完全不同於習知動態正反器的電路設計架構。具體來說,本實施例的動態正反器,可以是使得主閂鎖器利用三態反相器來進行資料擷取,以減少漏電流問題。除此之外,本實施例的動態正反器,還可以是使得從屬閂鎖器利用弱保持電路來存儲資料,以避免浮動點來驅動輸出。
以上所述僅為本發明之實施例,其並非用以侷限本發明之專利範圍。
1、2、4、5、6、7、8‧‧‧動態正反器
IN‧‧‧輸入端
OUT‧‧‧輸出端
101、103、201‧‧‧傳輸閘
102、104、202、203‧‧‧反相器
204‧‧‧上拉電晶體
205‧‧‧下拉電晶體
206‧‧‧回授反相器
406‧‧‧回授閂鎖器
501、502‧‧‧電晶體串
503‧‧‧數據多工器
P1、P2、P3、P4、P5、P6、P7、P8、P9、P10、P11、P12、P13‧‧‧P型金氧半場效電晶體
N1、N2、N3、N4、N5、N6、N7、N8、N9、N10、N11、N12、N13‧‧‧N型金氧半場效電晶體
D、Q‧‧‧資料信號
CLKB、CP‧‧‧時脈信號
VDD‧‧‧電源電壓
VSS‧‧‧接地電壓
SE、SEB‧‧‧掃描致能信號
SCAN‧‧‧掃描端
SI‧‧‧掃描信號
RB‧‧‧重置訊號
SL、SLB‧‧‧控制信號
T1、T2、T3、T4、T5、T6、T7‧‧‧節點
A1、A2、A3、A4、A5、A6‧‧‧子節點
圖1是習知動態正反器的電路示意圖; 圖2是本發明實施例所提供的動態正反器的電路示意圖; 圖3是本發明另一實施例所提供的動態正反器的電路示意圖; 圖4是本發明另一實施例所提供的動態正反器的電路示意圖; 圖5是本發明另一實施例所提供的動態正反器的電路示意圖; 圖6是本發明另一實施例所提供的動態正反器的電路示意圖; 圖7是本發明另一實施例所提供的動態正反器的電路示意圖; 圖8是本發明另一實施例所提供的動態正反器的電路示意圖。

Claims (14)

  1. 一種動態正反器(flip flop,FF),具有一輸入端及一輸出端,且其包括:一傳輸閘(transmission gate),耦接於該輸入端,並且用來接收一第一資料信號,以及根據一第一時脈信號及其反相的一第二時脈信號輸出該第一資料信號至一第一節點;一第一反相器(inverter),經由該第一節點耦接於該傳輸閘,並且用來反相該第一資料信號,以及輸出已反相的該第一資料信號至一第二節點;一第二反相器,耦接於該第二節點與該輸出端間,並且用來反相已反相的該第一資料信號以產生一第二資料信號,以及輸出該第二資料信號至該輸出端;一上拉電晶體(pull-up transistor),耦接於該第二節點與一電源電壓間,並且用來上拉該二節點的電壓至該電源電壓;以及一下拉電晶體(pull-down transistor),耦接於該第二節點與一接地電壓間,並且用來下拉該二節點的電壓至該接地電壓;其中該傳輸閘與該第一反相器係作為該動態正反器的一主閂鎖器,該上拉電晶體與該下拉電晶體組則構成一回授反相器,且該回授反相器與該第二反相器則作為該動態正反器的一從屬閂鎖器,該傳輸閘包括相互並聯的一第一N型金氧半場效電晶體及一第一P型金氧半場效電晶體,該第一反相器包括相互串聯的一第二P型金氧半場效電晶體、一第三P型金氧半場效電晶體、一第二N型金氧半場效電晶體及一第三N型金氧半場效電晶體,該第二反相器包括相互串聯的一第四P型金氧半場效電晶體及一第四N型金氧半場效電晶體,而該 上拉電晶體與該下拉電晶體則分別為一第五P型金氧半場效電晶體與一第五N型金氧半場效電晶體,且該第五P型金氧半場效電晶體的閘極及該第五N型金氧半場效電晶體的閘極均分別耦接於該動態正反器的該輸出端,以用來接收該第二資料信號。
  2. 如請求項第1項所述的動態正反器,其中該第一N型金氧半場效電晶體的汲極及該第一P型金氧半場效電晶體的汲極共同經由一第三節點耦接於該動態正反器的該輸入端,該第一N型金氧半場效電晶體的源極及該第一P型金氧半場效電晶體的源極共同經由一第四節點耦接於該第一節點,該第一N型金氧半場效電晶體的閘極則用來接收該第一時脈信號,該第一P型金氧半場效電晶體的閘極則用來接收該第二時脈信號。
  3. 如請求項第2項所述的動態正反器,其中該第一反相器為一三態反相器(tri-state inverter),且該第二P型金氧半場效電晶體的源極耦接於該電源電壓,該第三N型金氧半場效電晶體的源極耦接於該接地電壓,該第二P型金氧半場效電晶體的閘極及該第三N型金氧半場效電晶體的閘極均分別耦接於該第一節點,以用來接收該第一資料信號,該第三P型金氧半場效電晶體的源極耦接於該第二P型金氧半場效電晶體的汲極,該第二N型金氧半場效電晶體的源極耦接於該第三N型金氧半場效電晶體的汲極,該第三P型金氧半場效電晶體的汲極及該第二N型金氧半場效電晶體的汲極共同經由一第五節點耦接於該第二節點,該第三P型金氧半場效電晶體的閘極則用來接收該第一時脈信號,該第二N型金氧半場效電晶體的閘極則用來接收該第二時脈信號。
  4. 如請求項第3項所述的動態正反器,其中該第四P型金氧半場效電晶體的源極耦接於該電源電壓,該第四N型金氧半場效電晶體的源極耦接於該接地電壓,該第四P型金氧半場效電晶體的汲極及該第四N型金氧半場效電晶體的汲極共同經由一第六節點耦接於該動態正反器的該輸出端,該第四P型金氧半場效電晶體的閘極及該第四N型金氧半場效電晶體的閘極則共同經由一第七節點耦接於該第二節點,以用來接收已反相的該第一資料信號。
  5. 如請求項第4項所述的動態正反器,其中該第五P型金氧半場效電晶體的源極耦接於該電源電壓,該第五N型金氧半場效電晶體的源極耦接於該接地電壓,該第五P型金氧半場效電晶體的汲極及該第五N型金氧半場效電晶體的汲極均分別耦接於該第二節點。
  6. 如請求項第5項所述的動態正反器,其中相較於該第一反相器,該回授反相器被配置為一弱保持電路(weak keeper circuit)。
  7. 如請求項第5項所述的動態正反器,更包括串聯於該第五P型金氧半場效電晶體及該第五N型金氧半場效電晶體間的一第六P型金氧半場效電晶體及一第六N型金氧半場效電晶體,該第六P型金氧半場效電晶體的源極耦接於該第五P型金氧半場效電晶體的汲極,該第六N型金氧半場效電晶體的源極耦接於該第五N型金氧半場效電晶體的汲極,該第六P型金氧半場效電晶體的汲極及該第六N型金氧半場效電晶體的汲極均分別耦接於該第二節點,該第六P型金氧半場效電晶體的閘極則用來接收該第二時脈信號,該第六N型金氧半場效電晶體的閘極則用來接收該第一時脈信號。
  8. 如請求項第5項所述的動態正反器,更包括耦接於該輸入端及該第三節點間的一第一電晶體串及一第二電晶體串。
  9. 如請求項第8項所述的動態正反器,其中該第一電晶體串包括相互串聯的一第七P型金氧半場效電晶體及一第七N型金氧半場效電晶體,該第七P型金氧半場效電晶體的源極及該第七N型金氧半場效電晶體的源極均分別耦接於該輸入端,以用來接收該第一資料信號,該第七P型金氧半場效電晶體的汲極及該第七N型金氧半場效電晶體的汲極則共同經由一第一子節點耦接於該第三節點,該第七P型金氧半場效電晶體的閘極用來接收一第一掃描致能信號,該第七N型金氧半場效電晶體的閘極則用來接收與該第一掃描致能信號反相的一第二掃描致能信號。
  10. 如請求項第9項所述的動態正反器,其中該第二電晶體串包括相互串聯的一第八P型金氧半場效電晶體及一第八N型金氧半場效電晶體,該第八P型金氧半場效電晶體的源極及該第八N型金氧半場效電晶體的源極均分別耦接於一掃描端,以用來接收一掃描信號,該第八P型金氧半場效電晶體的汲極及該第八N型金氧半場效電晶體的汲極則共同經由一第二子節點耦接於該第三節點,該第八P型金氧半場效電晶體的閘極用來接收該第二掃描致能信號,該第八N型金氧半場效電晶體的閘極則用來接收該第一掃描致能信號。
  11. 如請求項第5項所述的動態正反器,更包括:一第九P型金氧半場效電晶體,耦接於該第二節點及該第七節點間,其中該第九P型金氧半場效電晶體的源極耦接於該電源電壓,該第九P型金氧半場效電晶體的汲極耦接於該第二節點及該第七節點間的一第三子節點,該第九P型金氧半場效電晶體的閘極則用來接收一重置信號;以及 一第九N型金氧半場效電晶體,串聯於該第三N型金氧半場效電晶體及該接地電壓間,其中該第九N型金氧半場效電晶體的源極耦接於該接地電壓,該第九N型金氧半場效電晶體的汲極耦接於該第三N型金氧半場效電晶體的源極,該第九N型金氧半場效電晶體的閘極則用來接收該重置信號。
  12. 如請求項第5項所述的動態正反器,更包括:一第十P型金氧半場效電晶體,串聯於該電源電壓及該第二P型金氧半場效電晶體間,其中該第十P型金氧半場效電晶體的源極耦接於該電源電壓,該第十P型金氧半場效電晶體的汲極耦接於該第二P型金氧半場效電晶體的源極,該第十P型金氧半場效電晶體的閘極則用來接收一設置信號;以及一第十N型金氧半場效電晶體,耦接於該第二節點及該第七節點間,其中該第十N型金氧半場效電晶體的源極耦接於該接地電壓,該第十N型金氧半場效電晶體的汲極耦接於該第二節點及該第七節點間的一第三子節點,該第十N型金氧半場效電晶體的閘極則用來接收該設置信號。
  13. 如請求項第5項所述的動態正反器,更包括:一第十一P型金氧半場效電晶體,串聯於該電源電壓及該第二P型金氧半場效電晶體間,其中該第十一P型金氧半場效電晶體的源極耦接於該電源電壓,該第十一P型金氧半場效電晶體的汲極耦接於該第二P型金氧半場效電晶體的源極,該第十一P型金氧半場效電晶體的閘極則用來接收一第一控制信號;一第十一N型金氧半場效電晶體,串聯於該第三N型金氧半場效電晶體及該接地電壓間,其中該第十一N型金氧半場效電晶體的源極 耦接於該接地電壓,該第十一N型金氧半場效電晶體的汲極耦接於該第三N型金氧半場效電晶體的源極,該第十一N型金氧半場效電晶體的閘極則用來接收與該第一控制信號反相的一第二控制信號;一第十二P型金氧半場效電晶體,串聯於該第五P型金氧半場效電晶體及該第二節點間,其中該第十二P型金氧半場效電晶體的源極耦接於該第五P型金氧半場效電晶體的汲極,該第十二P型金氧半場效電晶體的汲極耦接於該第二節點,該第十二P型金氧半場效電晶體的閘極則用來接收該第二控制信號;一第十二N型金氧半場效電晶體,串聯於該第五N型金氧半場效電晶體及該第二節點間,其中該第十二N型金氧半場效電晶體的源極耦接於該第五N型金氧半場效電晶體的汲極,該第十二N型金氧半場效電晶體的汲極耦接於該第二節點,該第十二N型金氧半場效電晶體的閘極則用來接收該第一控制信號;一第十三P型金氧半場效電晶體,其中該第十三P型金氧半場效電晶體的源極耦接於該第五P型金氧半場效電晶體的汲極及該第十二P型金氧半場效電晶體的源極間的一第四子節點,該第十三P型金氧半場效電晶體的汲極耦接於該第二節點及該第五節點間的一第五子節點,該第十三P型金氧半場效電晶體的閘極則用來接收該第二時脈信號;以及一第十三N型金氧半場效電晶體,其中該第十三N型金氧半場效電晶體的源極耦接於該第五N型金氧半場效電晶體的汲極及該第十二N型金氧半場效電晶體的源極間的一第六子節點,該第十三N型金氧半場效電晶體的汲極耦接於該第五子節點,該第十三N型金氧半場效電晶體的閘極則用來接收該第一時脈信號。
  14. 一種電子設備,包括如請求項第1至13項任一項所述的動態正反器。
TW107121634A 2018-06-25 2018-06-25 動態正反器及電子設備 TWI664819B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW107121634A TWI664819B (zh) 2018-06-25 2018-06-25 動態正反器及電子設備

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107121634A TWI664819B (zh) 2018-06-25 2018-06-25 動態正反器及電子設備

Publications (2)

Publication Number Publication Date
TWI664819B true TWI664819B (zh) 2019-07-01
TW202002516A TW202002516A (zh) 2020-01-01

Family

ID=68049276

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107121634A TWI664819B (zh) 2018-06-25 2018-06-25 動態正反器及電子設備

Country Status (1)

Country Link
TW (1) TWI664819B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114567297B (zh) * 2022-04-28 2023-07-25 深圳比特微电子科技有限公司 D触发器以及包括d触发器的处理器和计算装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8578224B2 (en) * 2011-12-31 2013-11-05 Texas Instruments Incorporated High density flip-flop with asynchronous reset

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8578224B2 (en) * 2011-12-31 2013-11-05 Texas Instruments Incorporated High density flip-flop with asynchronous reset

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J. Seomun, J. Kim and Y. Shin, "Skewed Flip-Flop Transformation for Minimizing Leakage in Sequential Circuits," 2007 44th ACM/IEEE Design Automation Conference, San Diego, CA, 2007, pp. 103-106. *

Also Published As

Publication number Publication date
TW202002516A (zh) 2020-01-01

Similar Documents

Publication Publication Date Title
US8471618B2 (en) Flip-flop for low swing clock signal
US20070080734A1 (en) Pulse-based flip-flop
US7915925B2 (en) Scannable D flip-flop
CN110859056B (zh) 动态触发器及电子设备
US6573775B2 (en) Integrated circuit flip-flops that utilize master and slave latched sense amplifiers
WO2023207351A1 (zh) 锁存器以及包括锁存器的处理器和计算装置
CN114567297B (zh) D触发器以及包括d触发器的处理器和计算装置
KR100896177B1 (ko) 고속 플립플롭
US8552761B2 (en) Flip-flop including keeper circuit
TWI664819B (zh) 動態正反器及電子設備
WO2023207586A1 (zh) 电路单元、逻辑电路、处理器和计算装置
US20080231336A1 (en) Scan flip-flop circuit with extra hold time margin
US20130265092A1 (en) Flip-Flop Circuits
US10958252B2 (en) Multi-bit flip-flop and electronic device
US10651850B2 (en) Low voltage tolerant ultra-low power edge triggered flip-flop for standard cell library
US20070052466A1 (en) Flip-flop with improved operating speed
US10566959B1 (en) Sense amplifier flip-flop and method for fixing setup time violations in an integrated circuit
US20070069789A1 (en) Flip-flop circuit
US11133921B1 (en) High-speed synchronizer with lower metastability failure rate
TWI662793B (zh) 多位元正反器及電子設備
KR100305710B1 (ko) 고속출력변환 기능을 가지는 전류감지형 씨모스 플립플롭
KR20050103371A (ko) 저-전력 고속 래치와 이를 구비하는 데이터 저장장치
TWM639384U (zh) 用於具有多個電源的積體電路之高速低功率電位轉換器電路
TWM599059U (zh) 具輸出緩衝電路之電位轉換器
KR100696959B1 (ko) 플립플롭회로