CN114567297B - D触发器以及包括d触发器的处理器和计算装置 - Google Patents

D触发器以及包括d触发器的处理器和计算装置 Download PDF

Info

Publication number
CN114567297B
CN114567297B CN202210455795.XA CN202210455795A CN114567297B CN 114567297 B CN114567297 B CN 114567297B CN 202210455795 A CN202210455795 A CN 202210455795A CN 114567297 B CN114567297 B CN 114567297B
Authority
CN
China
Prior art keywords
flip
clock signal
output
flop
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210455795.XA
Other languages
English (en)
Other versions
CN114567297A (zh
Inventor
田文博
龚川
范志军
杨作兴
郭海丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen MicroBT Electronics Technology Co Ltd
Original Assignee
Shenzhen MicroBT Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen MicroBT Electronics Technology Co Ltd filed Critical Shenzhen MicroBT Electronics Technology Co Ltd
Priority to CN202210455795.XA priority Critical patent/CN114567297B/zh
Publication of CN114567297A publication Critical patent/CN114567297A/zh
Priority to TW112108143A priority patent/TWI840149B/zh
Priority to KR1020237021112A priority patent/KR20230154166A/ko
Priority to PCT/CN2023/079832 priority patent/WO2023207339A1/zh
Application granted granted Critical
Publication of CN114567297B publication Critical patent/CN114567297B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09425—Multistate logic
    • H03K19/09429—Multistate logic one of the states being the high impedance or floating state
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Hardware Redundancy (AREA)
  • Electrotherapy Devices (AREA)
  • Information Transfer Systems (AREA)

Abstract

本公开涉及D触发器以及包括D触发器的处理器和计算装置。提供了一种D触发器，包括：输入级，用于接收触发器输入；输出级，用于输出触发器输出；中间节点，设置于所述输入级的输出和所述输出级的输入之间，所述输出级接收所述中间节点处的信号作为输入；中间级，接收所述输入级的输出并提供输出到所述中间节点；以及反馈级，接收所述触发器输出，并提供反馈到所述中间节点，其中，所述反馈级具有逻辑高状态、逻辑低状态和高阻状态。

Description

D触发器以及包括D触发器的处理器和计算装置
技术领域
本公开涉及D触发器以及包括D触发器的处理器和计算装置。
背景技术
近年来，数字货币受到越来越多的关注。在相关领域中，需要改进用于数字货币的处理器和计算装置。
用于数字货币的处理器在运算过程中需要进行大量重复性的逻辑计算，这需要大量的D触发器进行数据存储。因此，D触发器的性能将直接影响处理器的性能，包括芯片面积、功耗、运算速度等。
动态D触发器相对于静态D触发器，由于减少了用于保持工作状态的正反馈电路，电路结构会大幅度简化，这样既减小了芯片面积，又能降低功耗。但是，由于动态D触发器中存在部分时间内电位浮动(floating)的节点，在所述时间段内该节点处的寄生电容需要保持住正确的电压状态。
为了减轻或避免器件漏电影响该节点的电压，与该节点连接的电路器件需要使用低漏电器件。低漏电器件通常是高阈值器件，速度比低阈值器件慢，这也就会影响D触发器的速度。同时，D触发器需要工作在一个较高频率，以防止功能错误。而在处理器的某些状态(例如，休眠或空闲状态)下，D触发器可能会以相对较低的频率工作，在这种情况下，现有技术的D触发器可能会出现功能错误。
为了解决以上的一个或多个问题，本发明提出一种半静态D触发器以及包括该D触发器的处理器和计算装置。
发明内容
根据本公开一个方面，提供了一种D触发器，包括：输入级，用于接收触发器输入；输出级，用于输出触发器输出；中间节点，设置于所述输入级的输出和所述输出级的输入之间，所述输出级接收所述中间节点处的信号作为输入；中间级，接收所述输入级的输出并提供输出到所述中间节点；以及反馈级，接收所述触发器输出，并提供反馈到所述中间节点，其中，所述反馈级具有逻辑高状态、逻辑低状态和高阻状态。
在一些实施例中，所述反馈级包括三态门，所述三态门包括：顺序串联的第一至第四晶体管，所述第一和第二晶体管是第一导电类型的晶体管，第三和第四晶体管是第二导电类型的晶体管，所述第二导电类型不同于第一导电类型，所述第一和第二晶体管中的一个的控制端子连接到所述触发器输出，所述第一和第二晶体管中的另一个的控制端子连接到第一时钟信号，所述第三和第四晶体管中的一个的控制端子连接到所述触发器输出，所述第三和第四晶体管中的另一个的控制端子连接到第二时钟信号，其中所述第二时钟信号是所述第一时钟信号的反相信号，所述第二和第三晶体管彼此相连接的节点连接到所述中间节点。
在一些实施例中，所述反馈级包括串联连接的反相器和传输门，所述反相器包括串联连接的第一导电类型的第一晶体管和第二导电类型的第四晶体管，所述传输门包括并联连接的第一导电类型的第二晶体管和第二导电类型的第三晶体管，所述第二导电类型不同于第一导电类型，所述反相器的输入连接到所述触发器输出，所述反相器的输出连接到所述传输门的输入，所述传输门的输出连接到所述中间节点，所述传输门的两个控制端子分别接收第一时钟信号和第二时钟信号，其中所述第二时钟信号是所述第一时钟信号的反相信号。
在一些实施例中，所述第一导电类型是P型，所述第二导电类型是N型，当所述第一时钟信号为高且所述第二时钟信号为低时，所述反馈级关断，从而呈现高阻态；当所述第一时钟信号为低且所述第二时钟信号为高时，所述反馈级根据所述触发器输出提供反馈到所述中间节点。
在一些实施例中，所述输入级包括传输门。在一些实施例中，所述中间级是三态逻辑，所述三态逻辑接收所述输入级的输出以及所述第一和第二时钟信号，所述三态逻辑根据所述输入和所述第一和第二时钟信号呈现逻辑高状态、逻辑低状态和高阻状态。
在一些实施例中，所述三态逻辑包括反相器和传输门，所述反相器接收所述输入级的输出作为输入，所述反相器的输出连接到所述传输门的一端，所述传输门的另一端连接到所述中间节点，所述传输门的控制端分别接收所述第一和第二时钟信号。
在一些实施例中，所述三态逻辑包括三态门，所述三态门包括：顺序串联的第五至第八晶体管，所述第五和第六晶体管是第一导电类型的晶体管，第七和第八晶体管是第二导电类型的晶体管，所述第五和第六晶体管中的一个的控制端子连接到所述输入级的输出，所述第五和第六晶体管中的另一个的控制端子连接到所述第二时钟信号，所述第七和第八晶体管中的一个的控制端子连接到所述输入级的输出，所述第七和第八晶体管中的另一个的控制端子连接到所述第一时钟信号，所述第六和第七晶体管彼此相连接的节点连接到所述中间节点。
在一些实施例中，所述D触发器是半静态触发器，所述输出级、所述反馈级以及所述中间节点构成锁存器。
在一些实施例中，所述第一导电类型是P型，所述第二导电类型是N型，当所述第一时钟信号为高且所述第二时钟信号为低时，所述中间级根据所述输入级的输出提供输出到所述中间节点；当所述第一时钟信号为低且所述第二时钟信号为高时，所述中间级关断，从而呈现高阻态。
在一些实施例中，所述输入级和所述中间级中的至少一个是由时钟信号的边沿触发其输出的逻辑翻转的。在一些实施例中，所述D触发器中的晶体管的阈值基本相同。
根据本公开一个方面，还提供了一种处理器，其包括至少一个D触发器，所述D触发器可以是根据本公开任意实施例所述的D触发器。
在一些实施例中，所述至少一个D触发器包括多个D触发器；以及时钟电路，用于提供所需的时钟信号到所述多个D触发器中的每一个。
在一些实施例中，所述时钟电路包括串联的第一反相器和第二反相器，所述第一反相器接收时钟信号，并输出第一时钟信号，所述第二反相器接收所述第一时钟信号，并输出第二时钟信号，所述第一时钟信号和所述第二时钟信号被提供到所述多个D触发器中的每一个。
根据本公开一个方面，还提供了一种计算装置，包括根据本公开任意实施例所述的处理器。
在一些实施例中，所述计算装置是用于数字货币的计算装置。
本公开提出的半静态D触发器，相对于传统静态D触发器，将主寄存器改为动态寄存器，在保持相同速度的条件下，节省了面积和功耗。而相对于动态D触发器，在从寄存器增加一级三态门反馈，改为静态寄存器，从而可以工作在较低的工作频率。另外，通过使用部分低阈值器件，可以加快D触发器的速度。
根据本公开实施例的D触发器可以稳定地维持浮动节点的电位，并可减少D触发器的功耗。根据本公开实施例的D触发器可以以较低的频率工作，也可以以较高的频率工作，从而为处理器设计提供了灵活性，降低了功耗。
根据本公开的处理器和计算装置可以用于数字货币的相关计算。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
图1示出了根据本公开一个实施例的D触发器的示意框图；
图2示出了根据本公开一个实施例的D触发器的电路图；
图3A示出了根据本公开另一实施例的D触发器的示意电路图；
图3B示出了根据本公开另一实施例的D触发器的示意电路图；
图4示出了根据本公开一个实施例的包括时钟电路和D触发器的处理器的示意性框图；
图5示出了根据本公开一个实施例的时钟电路的示意性框图；
图6示出了根据本公开一个实施例的包括时钟电路和多个D触发器的处理器的示意性框图；以及
图7示出了根据本公开一个实施例的D触发器的示意信号波形的时序图。
注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的发明并不限于附图等所公开的位置、尺寸及范围等。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。应注意：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。另外，对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
应理解，以下对至少一个示例性实施例的描述仅仅是说明性的，并非是对本公开及其应用或使用的任何限制。还应理解，在此示例性描述的任意实现方式并不必然表示其比其它实现方式优选的或有利的。本公开不受在上述技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。
在本文中，″三态逻辑″意指这样的逻辑电路，其输出根据输入以及控制信号呈现三种状态：逻辑高状态、逻辑低状态和高阻状态。所述控制信号可以是例如时钟信号。
在本文中，″三态门″意指其输出可以实现所述三种状态(逻辑高状态、逻辑低状态和高阻状态)的″最小层级″的逻辑门(或称作逻辑门电路)。这里，″最小层级的逻辑门″意指不能从该逻辑门(三态门)中分离出作为其一部分的独立的逻辑门或逻辑单元。
另外，仅仅为了参考的目的，还可以在下面描述中使用某种术语，并且因而并非意图限定。例如，除非上下文明确指出，否则涉及结构或元件的词语″第一″、″第二″和其它此类数字词语并没有暗示顺序或次序。
还应理解，″包括/包含″一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。
图1示出了根据本公开一个实施例的D触发器的示意框图。如图1所示，根据本公开实施例的D触发器100包括输入级101，用于接收输入(IN)，以及输出级105，用于输出触发器输出(OUT)。
D触发器100还具有中间节点(B)，中间节点B设置于所述输入级的输出和所述输出级的输入之间。在操作中，在时钟周期的一部分，中间节点B的电位是浮动的。
在一些实施例中，如图1所示，在中间节点B和输入级之间还可以存在中间级(例如，103)。
输出级105的输入接收根据所述中间节点的电位的信号。优选地，如图1所示的实施例所示，输出级105的输入直接连接到中间节点B。
D触发器100还包括反馈级107，反馈级107接收触发器输出OUT，并提供反馈到所述中间节点。根据本公开的实施例，反馈级107具有逻辑高状态、逻辑低状态和高阻状态。
此外，D触发器100的各部件中的一个或多个可以接收相应的时钟信号。如图1所示，输入级101、中间级103、反馈级107各自接收相应的时钟。这里，应理解，时钟CKs仅仅是示例性的，并不意味着输入级101、中间级103、反馈级107以及其他的部件等都接收相同的时钟信号。此外，尽管在图1所示的实施例中，输出级105被示出为不接收时钟信号，然而本公开不限于此。
图2示出了根据本公开一个实施例的D触发器的电路图。如图2所示，根据本公开实施例的D触发器200包括输入级201、输出级205、中间节点B、以及反馈级207。中间节点B设置于所述输入级的输出和所述输出级的输入之间。在操作的部分时间中，中间节点B处的电位是浮动的。D触发器200还包括在中间节点B和输入级201之间的中间级203。
输入级201接收输入D，并提供输出到中间级203的输入(经节点A)。节点A设置于输入级201和中间级203之间。这里，输入级201被实现为包括CMOS晶体管501和503的传输门。PMOS晶体管501和NMOS晶体管503分别接收时钟信号CLKP和CLKN。时钟信号CLKP和CLKN是频率相同但相位相反的一对时钟信号；换而言之，时钟信号CLKP是CLKN的反相信号。
中间级203连接在节点A和中间节点B之间，其接收节点A处的电压作为输入，并提供输出到节点B。中间级203还接收时钟信号CLKP和CLKN。优选地，中间级203被实现为三态逻辑，其根据输入D以及第一时钟信号(CLKP或CLKN)和第二时钟信号(CLKN或CLKP)呈现逻辑高状态、逻辑低状态和高阻状态。
在一个优选实施例中，如图2中所示，中间级203被实现为包括四个晶体管的CMOS三态门。该CMOS三态门包括：顺序串联的晶体管531、533、535和537，其中晶体管531和533是PMOS晶体管，晶体管535和537是NMOS晶体管。
晶体管531和533彼此串联，晶体管533的一端(这里，源极)与晶体管531的一端(这里，漏极)相连。晶体管531和533中的一个的控制端子(栅极)连接到输入级201的输出(经节点A)，晶体管531和533中的另一个的控制端子(栅极)连接到时钟信号CLKN。优选地，如图2所示，晶体管531的栅极连接到输入级201的输出(经节点A)，晶体管533的栅极连接到时钟信号CLKN。晶体管531的一端(这里，源极)连接到电源电压VDD。
PMOS晶体管533的漏极和NMOS晶体管535的漏极彼此相连接，并连接到节点B。晶体管535和537彼此串联。晶体管535的一端(这里，源极)与晶体管537的一端(这里，漏极)相连。晶体管535和537中的一个的控制端子(栅极)连接到输入级201的输出，而晶体管535和537中的另一个的控制端子(栅极)连接到时钟信号CLKP。优选地，如图2所示，晶体管537的栅极连接到输入级201的输出(经节点A)，晶体管535的栅极连接到时钟信号CLKP。晶体管537的另一端(这里，源极)连接到低电位电源(例如，地(GND))。
本领域技术人员将容易理解，用于实现中间级203的三态逻辑的实现方式有很多种，而并不限于图2所示的方式。例如，所述三态逻辑还可以被实现为包括反相器和传输门，如稍后将参考图3A-图3B所示描述的。另外，在其他实施例中，晶体管531和533的栅极接收的信号可以交换，对应地，晶体管535和537的栅极接收的信号也交换。也即，可以配置为晶体管531和537的栅极分别连接到时钟信号CLKN和CLKP，晶体管533和535的栅极连接到输入级201的输出。
输出级205接收节点B处的信号(电压)作为输入，并且其输出作为触发器输出Q。在本实施例中，输出级被实现为反相器，其包括彼此串联的CMOS晶体管511和513。晶体管511为PMOS晶体管，晶体管513为NMOS晶体管。晶体管511的控制端子(栅极)连接到节点B，其源极连接到电源电压VDD，其漏极连接到晶体管513的漏极，并连接到输出Q。晶体管513的栅极连接到节点B，其源极连接到低电位电源(这里，地GND)。
反馈级207接收触发器输出Q作为输入，并提供反馈到中间节点B。这里，反馈级被实现为三态逻辑。在图2所示的实施例中，反馈级207被实现为三态门，其具有逻辑高状态、逻辑低状态和高阻状态。
具体地，如图2所示，反馈级207的三态门由CMOS晶体管实现。该三态门包括：顺序串联的晶体管521-527。这里将晶体管521、523、525和527分别称为第一至第四晶体管，将前述的晶体管531、533、535和537分别称为第五至第八晶体管。第一和第二晶体管521和523是PMOS晶体管，第三和第四晶体管525和527是NMOS晶体管。
第一和第二晶体管521和523彼此串联。晶体管521的一端(这里，漏极)与晶体管523的一端(这里，源极)相连。第一和第二晶体管521和523中的一个的控制端子(栅极)连接到触发器输出Q，第一和第二晶体管521和523中的另一个的控制端子连接到时钟信号CLKP。这里，在图2所示的实施例中，第一晶体管521的栅极连接到触发器输出Q，第二晶体管523的栅极连接到时钟信号CLKP。晶体管521的另一端(这里，源极)连接到电源电压VDD。PMOS晶体管523的漏极和NMOS晶体管525的漏极彼此相连接，并连接到中间节点B。第三和第四晶体管525和527彼此串联。晶体管525的一端(这里，源极)与晶体管527的一端(这里，漏极)相连。第三和第四晶体管525和527中的一个的控制端子(栅极)连接到触发器输出Q，第三和第四晶体管525和527中的另一个的控制端子(栅极)连接到时钟信号CLKN。在图2所示的实施例中，第四晶体管527的栅极连接到触发器输出Q，第三晶体管525的栅极连接到时钟信号CLKN。时钟信号CLKN是时钟信号CLKP的反相信号。晶体管527的另一端(这里，源极)连接到低电位电源(这里，地GND)。
第二和第三晶体管523和525彼此相连接的节点连接到中间节点B。这里，晶体管523的漏极与晶体管525的漏极相连，并连接到中间节点B。
应理解，尽管在图2所示的实施例中，反馈级207被实现为三态门，然而在其他实施例中可以以多种其它方式来实现反馈级207。
在一些实施例中，输入级和输出级中的至少一个被配置使得所述D触发器是由时钟信号的边沿触发其输出的逻辑翻转的。
下面结合图7和图2来说明根据本公开实施例的D触发器的时序。图7示出了根据本公开实施例的D触发器的示意信号波形的时序图。时钟信号CLKN和CLKP可以通过例如图5所示的方式从时钟信号CK获得(稍后将更详细说明)。在不考虑延时的情况下，时钟信号CLKP和时钟信号CLKN是彼此反相的，其中的一个可以与时钟信号CK基本一致。例如，这里，时钟信号CLKP与时钟信号CK基本一致，时钟信号CLKN是时钟信号CLKP(或者时钟信号CK)的反相信号。
图7中示出了两个完整时钟周期T1和T2、T1之前的部分时钟以及周期T3的至少一部分。如图7所示，紧接在T1的周期的开始时刻t1之前：时钟信号CK为低，对应地时钟信号CLKN为高，时钟信号CLKP为低；输入D为高，由于传输门导通，节点A处的信号(以下称A信号)也为高；由于时钟信号CLKN为高，时钟信号CLKP为低，因此：晶体管533和535关断，三态门203关断，B为高时，输出Q为低；而晶体管521和523导通，晶体管527关断，反馈级207导通，从而使得节点B处的信号(以下称为信号B)被锁存，仍为高。
如图7所示，在时刻t1，时钟信号CK从逻辑低变为逻辑高(上升沿)。相应地，时钟信号CLKP由低变高(上升沿)，而时钟信号CLKN由高变低(下降沿)。此时，输入D为高。而由于时钟信号CLKN和CLKP相互为反，因此传输门201关断。因此节点A处的信号(称为信号A)仍为高。此时，节点A处于电位浮动状态。
在时刻t1，由于时钟信号CLKN翻转为低，时钟信号CLKP翻转为高，而节点A处于高，从而晶体管535和533导通，信号B由高变低。输出级205是反相器，因此其输出信号Q也就由低变高。另一方面，由于时钟信号CLKN为低，时钟信号CLKP为高，因此三态门207中晶体管523关断而晶体管525亦关断，从而三态门207关断处于高阻态。
在时钟CK的第一周期T1内的时刻t2处，时钟信号CK处于下降沿，时钟信号CLKN和CLKP分别翻转为高和低，且B为低、Q为高，从而三态门207中的晶体管525和523导通，从而将信号B维持为低。从而，中间节点B处的电位维持在期望的逻辑低电位。
D触发器200是时钟信号的边沿触发的，这里利用时钟信号CK的上升沿(对应地，时钟信号CLKP的上升沿，时钟信号CLKN的下降沿)来触发。因此，在从t1开始的时钟周期内，不再导致输出Q以及中间节点B(和/或其他适当节点)的逻辑状态的反转。在时钟周期T1内，信号B维持为低，从而输出Q维持为高。
之后，在紧接着的周期T2之前，D信号由高变低；而由于传输门201导通，A信号也对应由高变低。在时刻t3之前，与时刻t1之前类似的，时钟信号CK为低，对应地时钟信号CLKN为高，时钟信号CLKP为低。此时，输入D为低。由于时钟信号CLKN为高，时钟信号CLKP为低，因此，晶体管533和535关断，三态门203关断；信号B并不跟随信号A翻转，信号B仍为低，输出Q仍为高。同时晶体管525和523导通，信号B维持为低。
在周期T2中，在时刻t3，时钟信号CK的下一个上升沿到来，时钟信号CLKP再次由低变高(上升沿)，而时钟信号CLKN再次由高变低(下降沿)。此时，信号D为低，传输门201关断，信号A维持为低。因此，中间级203中，而晶体管535和533导通，从而信号B翻转为高。相应地，晶体管输出Q翻转为低。
而在反馈级207中，由于时钟信号CLKP和CLKN分别翻转为高和低，从而三态门207中的晶体管525和523关断，从而三态门207关断，处于高阻态。
类似地，在周期T2中，在上升沿之后，信号B和Q保持其逻辑电平。在时刻t4，时钟信号CK的下降沿到来，时钟信号CLKN和CLKP相应翻转，而信号B和Q保持其逻辑电平。此时，时钟信号CK处于下降沿，时钟信号CLKN和CLKP分别翻转为高和低，且Q为低，从而三态门207中的晶体管525和523导通，从而将信号B维持为高。如此，中间节点B处的电位为维持在期望的逻辑高电位。
在周期T3(其上升沿t5)之前，D信号由低变高，相应地A信号也由低变高。在上升沿时刻t5处的情形与t1时刻基本相同，而周期T3中的时刻t6处的情形与时刻t2基本相同；因此这里不再赘述。
如此，根据本公开实施例的D触发器，可以稳定地维持浮动节点(例如，节点B)的电位，并可减少D触发器的功耗。而且，由于浮动节点的电位可以被维持，可以避免使用高阈值器件(例如，高阈值晶体管。
这里，本领域技术人员将理解，尽管D触发器中的晶体管器件被设计为具有基于相同的阈值，然而工艺制备过程中的变差可能导致实际制备的器件的阈值有一定的偏差。一般地，在本文中，基本相同的阈值可以表示在设计阈值或目标阈值的±20％的范围内，更优选在±15％的范围内，更优选在±10％的范围内，更优选在±5％的范围内。
另外，根据本公开实施例的D触发器，采用尽可能少的晶体管。在计算密集的处理器(例如，用于数字货币的处理器)中，可能存在大量的D触发器，因此D触发器哪怕减少一个晶体管，对于降低芯片面积和功耗都是有意义的。
此外，根据本公开实施例的D触发器，由于可以有效保持浮动节点的电位，从而即使在以较低的频率工作时，也不会导致误动作，尤其适用于在以小占空比(高电平时间短，低电平时间长)的低频率工作。根据本公开实施例的D触发器也可以以较高的频率工作，从而为处理器设计提供了灵活性，降低了功耗。
还应理解的是，尽管在上面的示例中以上升沿有效的实施例进行了说明，然而在本公开其他的实施例中，也可以采用下降沿有效的方式来实现。在这种情况下，时钟信号CLKN和CLKP的波形将被反转。
图3A示出了根据本公开另一实施例的D触发器的示意电路图。图3A所示的D触发器300A与图2所示的D触发器200的差别仅在于中间级的不同。在D触发器300A中，中间级303的三态逻辑被实现为反相器3031和传输门3033的串联。
如图3A所示，CMOS晶体管531和535构成反相器，CMOS晶体管533和537构成传输门。反相器3031的输入连接到输入级201的输出(节点A)，反相器3031的输出连接到传输门3033的输入(节点E)，传输门3033的输出连接到中间节点(节点B)。传输门3033的两个控制端子(也即，CMOS晶体管533和537的栅极)分别接收时钟信号CLKN和时钟信号CLKP。时钟信号CLKN和时钟信号CLKP是反相的，也即时钟信号CLKN和时钟信号CLKP互为对方的反相信号。
中间级303的操作和逻辑电平变化与图2所示的中间级203相同，因此，上面就中间级203所描述的操作和逻辑电平变化可以同样适用于此。另外，图3A的其余的部件与图2中的对应部件是相同的，因此这里省略了对其进一步详细说明。
图3B示出了根据本公开另一实施例的D触发器的示意电路图。图3B所示的D触发器300B与图3A所示的D触发器300A的差别仅在于反馈级的不同。在D触发器300B中，反馈级307的三态逻辑被实现为反相器和传输门的串联。
如图3B所示，CMOS晶体管521和527构成反相器，CMOS晶体管523和525构成传输门。反相器的输入连接到触发器输出节点(Q)，反相器的输出连接到传输门的输入(节点F)。传输门的输出连接到中间节点(节点B)。传输门的两个控制端子(也即，CMOS晶体管523和525的栅极)分别接收时钟信号CLKP和时钟信号CLKN。
在图3B所示的实施例，可以利用节点F作为一个输出，来输出触发器输出Q的反相信号QN。
另外，本领域技术人员将容易理解，本公开实施例中的输入级、中间级和反馈级的不同实现方式在适当时可以任意组合。例如，输入级、中间级和反馈级中的一个或多个可以被实现为三态门或者被实现为反相器和传输门的组合。
根据本公开的实施例的D触发器是半静态触发器，其输出级、反馈级以及中间节点B构成锁存器，从而能够静态地维持节点B处的电位或逻辑电平，而有些节点(例如，节点A)的电位则并未被维持或锁存。在一些实现方式中，中间节点和输出级之间还可以有第二中间级，该第二中间级可以是各种逻辑门或逻辑电路。
另一方面，如前所述，为了减轻或避免器件漏电影响节点(例如，节点B)的电压，与该节点连接的电路器件需要使用低漏电器件。低漏电器件通常是高阈值器件，速度比低阈值器件慢，这也就会影响D触发器的速度。同时，D触发器需要工作在一个较高频率，以防止功能错误。而在处理器的某些状态(例如，休眠或空闲状态)下，D触发器可能会以相对较低的频率工作，在这种情况下，现有技术的D触发器可能会出现功能错误。而根据本公开的实施例的D触发器，由于其半静态配置，其中的晶体管的阈值可以被配置为基本相同，而避免了使用高阈值器件。从而可以提高D触发器的速度，并可以使得即使在较低的频率下也可以正常工作而不出现功能错误。
根据本公开，还提供了一种处理器。图4示出了根据本公开一个实施例的包括时钟电路和D触发器的处理器的示意性框图。如图4所示，处理器400包括至少一个D触发器401。所述D触发器可以是根据本公开任意实施例的D触发器。处理器400还可以包括时钟电路403，用于提供所需的时钟信号到每一个D触发器。如图4所示，时钟电路403接收时钟信号CK(其可以是系统时钟或者从外部接收的时钟信号)，并输出不同时钟信号CLKN和CLKP。如前所述，在一些实施例中，时钟信号CLKN和CLKP相位相反。
图5示出了根据本公开一个实施例的时钟电路的示意性框图。时钟电路500包括串联的第一反相器551和第二反相器553。第一反相器551接收时钟信号(例如，系统时钟)CK，并输出第一时钟信号(例如，时钟信号CLKN或CLKP)，第二反相器接收第一时钟信号，并输出第二时钟信号(例如，时钟信号CLKP或CLKN)。如此，第一时钟信号和第二时钟信号彼此反相。第一时钟信号和第二时钟信号可以被提供到多个D触发器中的一个或多个。
图6示出了根据本公开一个实施例的包括时钟电路和多个D触发器的处理器的示意性框图。如图6所示，处理器600包括多个D触发器601以及为所述多个D触发器601提供时钟信号的时钟电路602。时钟电路602接收时钟CK，并输出时钟信号CLKN和CLKP到每一个D触发器601。时钟电路602可以是例如图4所示的时钟电路。
根据本公开，还提供了一种计算装置，其可以包括根据本公开任意实施例的处理器。在一些实施例中，所述计算装置可以是用于数字货币的计算装置。
本领域技术人员应当意识到，在上述实施例中描述操作(或步骤)之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其他各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。因此，本说明书和附图应当被看作是说明性的，而非限制性的。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。

Claims (13)

1.一种用于数字货币的计算装置，其特征在于，包括至少一个D触发器，所述D触发器包括：
输入级，用于接收触发器输入；
输出级，用于输出触发器输出；
中间节点，设置于所述输入级的输出和所述输出级的输入之间，其中，在操作的部分时间中所述中间节点处的电位是浮动的，并且其中，所述输出级接收所述中间节点处的信号作为输入；
中间级，接收所述输入级的输出并提供输出到所述中间节点；以及
反馈级，接收所述触发器输出，并提供反馈到所述中间节点，
其中，所述反馈级具有逻辑高状态、逻辑低状态和高阻状态，
其中，所述至少一个D触发器中每一个都是半静态D触发器，
其中，在所述D触发器中，所述中间节点处的电位能够被维持，使得所述D触发器能够不使用高阈值晶体管作为与所述中间节点连接的晶体管，并且所述D触发器被配置为使得所述D触发器中与所述中间节点连接的晶体管的阈值与所述D触发器中的其他晶体管的阈值基本相同，并且
其中，所述D触发器能够在操作状态下以第一频率工作，并且在休眠或空闲状态下能够以比所述第一频率低的第二频率工作而不出现功能错误，所述第一频率和所述第二频率被配置为使得动态D触发器在所述第二频率下相比于在所述第一频率下更易出现功能错误，所述动态D触发器相比于作为半静态D触发器的所述D触发器不具有所述反馈级。
2.根据权利要求1所述的计算装置，其特征在于，其中所述反馈级包括三态门，所述三态门包括：
顺序串联的第一至第四晶体管，所述第一和第二晶体管是第一导电类型的晶体管，第三和第四晶体管是第二导电类型的晶体管，所述第二导电类型不同于第一导电类型，
所述第一和第二晶体管中的一个的控制端子连接到所述触发器输出，所述第一和第二晶体管中的另一个的控制端子连接到第一时钟信号，
所述第三和第四晶体管中的一个的控制端子连接到所述触发器输出，所述第三和第四晶体管中的另一个的控制端子连接到第二时钟信号，其中所述第二时钟信号是所述第一时钟信号的反相信号，
所述第二和第三晶体管彼此相连接的节点连接到所述中间节点。
3.根据权利要求1所述的计算装置，其特征在于，其中所述反馈级包括串联连接的反相器和传输门，
所述反相器包括串联连接的第一导电类型的第一晶体管和第二导电类型的第四晶体管，所述传输门包括并联连接的第一导电类型的第二晶体管和第二导电类型的第三晶体管，所述第二导电类型不同于第一导电类型，
所述反相器的输入连接到所述触发器输出，所述反相器的输出连接到所述传输门的输入，所述传输门的输出连接到所述中间节点，
所述传输门的两个控制端子分别接收第一时钟信号和第二时钟信号，其中所述第二时钟信号是所述第一时钟信号的反相信号。
4.根据权利要求2或3所述的计算装置，其特征在于，其中：
所述第一导电类型是P型，所述第二导电类型是N型，
当所述第一时钟信号为高且所述第二时钟信号为低时，所述反馈级关断，从而呈现高阻态；
当所述第一时钟信号为低且所述第二时钟信号为高时，所述反馈级根据所述触发器输出提供反馈到所述中间节点。
5.根据权利要求1-3中任一项所述的计算装置，其特征在于，其中所述输入级包括传输门。
6.根据权利要求2或3所述的计算装置，其特征在于，其中所述中间级是三态逻辑，所述三态逻辑接收所述输入级的输出以及所述第一和第二时钟信号，所述三态逻辑根据所接收的所述输入级的输出和所述第一和第二时钟信号呈现逻辑高状态、逻辑低状态和高阻状态。
7.根据权利要求6所述的计算装置，其特征在于，其中
所述三态逻辑包括反相器和传输门，所述反相器接收所述输入级的输出作为输入，所述反相器的输出连接到所述传输门的一端，所述传输门的另一端连接到所述中间节点，所述传输门的控制端分别接收所述第一和第二时钟信号。
8.根据权利要求6所述的计算装置，其特征在于，其中所述三态逻辑包括三态门，所述三态门包括：
顺序串联的第五至第八晶体管，所述第五和第六晶体管是第一导电类型的晶体管，第七和第八晶体管是第二导电类型的晶体管，
所述第五和第六晶体管中的一个的控制端子连接到所述输入级的输出，所述第五和第六晶体管中的另一个的控制端子连接到所述第二时钟信号，
所述第七和第八晶体管中的一个的控制端子连接到所述输入级的输出，所述第七和第八晶体管中的另一个的控制端子连接到所述第一时钟信号，
所述第六和第七晶体管彼此相连接的节点连接到所述中间节点。
9.根据权利要求7或8所述的计算装置，其特征在于，其中所述第一导电类型是P型，所述第二导电类型是N型，
当所述第一时钟信号为高且所述第二时钟信号为低时，所述中间级根据所述输入级的输出提供输出到所述中间节点；
当所述第一时钟信号为低且所述第二时钟信号为高时，所述中间级关断，从而呈现高阻态。
10.根据权利要求1所述的计算装置，其特征在于，其中所述输入级和所述中间级中的至少一个是由时钟信号的边沿触发其输出的逻辑翻转的。
11.根据权利要求1所述的计算装置，其特征在于，包括处理器，
其中所述至少一个D触发器被包括在所述处理器中。
12.根据权利要求11所述的计算装置，其特征在于，所述至少一个D触发器包括多个D触发器；以及
时钟电路，用于提供所需的时钟信号到所述多个D触发器中的每一个。
13.根据权利要求12所述的计算装置，其特征在于，其中所述时钟电路包括串联的第一反相器和第二反相器，所述第一反相器接收时钟信号，并输出第一时钟信号，所述第二反相器接收所述第一时钟信号，并输出第二时钟信号，
所述第一时钟信号和所述第二时钟信号被提供到所述多个D触发器中的每一个。
CN202210455795.XA 2022-04-28 2022-04-28 D触发器以及包括d触发器的处理器和计算装置 Active CN114567297B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202210455795.XA CN114567297B (zh) 2022-04-28 2022-04-28 D触发器以及包括d触发器的处理器和计算装置
TW112108143A TWI840149B (zh) 2022-04-28 2023-03-06 D觸發器以及包括d觸發器的處理器和計算裝置
KR1020237021112A KR20230154166A (ko) 2022-04-28 2023-03-06 D 플립플롭, d 플립플롭을 포함하는 프로세서 및 컴퓨팅 장치
PCT/CN2023/079832 WO2023207339A1 (zh) 2022-04-28 2023-03-06 D触发器以及包括d触发器的处理器和计算装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210455795.XA CN114567297B (zh) 2022-04-28 2022-04-28 D触发器以及包括d触发器的处理器和计算装置

Publications (2)

Publication Number Publication Date
CN114567297A CN114567297A (zh) 2022-05-31
CN114567297B true CN114567297B (zh) 2023-07-25

Family

ID=81721201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210455795.XA Active CN114567297B (zh) 2022-04-28 2022-04-28 D触发器以及包括d触发器的处理器和计算装置

Country Status (4)

Country Link
KR (1) KR20230154166A (zh)
CN (1) CN114567297B (zh)
TW (1) TWI840149B (zh)
WO (1) WO2023207339A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114567297B (zh) * 2022-04-28 2023-07-25 深圳比特微电子科技有限公司 D触发器以及包括d触发器的处理器和计算装置
WO2024011722A1 (zh) * 2022-07-14 2024-01-18 上海嘉楠捷思信息技术有限公司 寄存器、运算单元、芯片、计算设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102427296A (zh) * 2011-09-14 2012-04-25 杭州矽力杰半导体技术有限公司 一种低静态电流的开关型调节器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61134122A (ja) * 1984-12-04 1986-06-21 Mitsubishi Electric Corp 帰還形分周回路
JP3528413B2 (ja) * 1996-04-19 2004-05-17 ソニー株式会社 関数クロック発生回路並びにそれを用いたイネーブル機能付きｄ型フリップフロップおよび記憶回路
DE10250866B4 (de) * 2002-10-31 2009-01-02 Qimonda Ag D-Flipflop
DE102005063097B4 (de) * 2005-12-30 2014-09-04 Infineon Technologies Ag Gepulstes statisches Flip-Flop
JP2011023941A (ja) * 2009-07-15 2011-02-03 Sony Corp フリップフロップおよび半導体回路
CN104079290B (zh) * 2013-03-25 2018-10-19 恩智浦美国有限公司 具有电阻性多晶路由的触发器电路
TWI664819B (zh) * 2018-06-25 2019-07-01 崛智科技有限公司 動態正反器及電子設備
CN110635783A (zh) * 2018-06-25 2019-12-31 北京嘉楠捷思信息技术有限公司 正反馈动态d触发器
CN111600577A (zh) * 2020-06-22 2020-08-28 深圳比特微电子科技有限公司 反相输出动态d触发器
CN214154471U (zh) * 2020-12-09 2021-09-07 深圳比特微电子科技有限公司 动态d触发器、寄存器、芯片和执行比特币挖矿的装置
CN213879787U (zh) * 2021-01-14 2021-08-03 深圳比特微电子科技有限公司 处理器和计算系统
CN114567297B (zh) * 2022-04-28 2023-07-25 深圳比特微电子科技有限公司 D触发器以及包括d触发器的处理器和计算装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102427296A (zh) * 2011-09-14 2012-04-25 杭州矽力杰半导体技术有限公司 一种低静态电流的开关型调节器

Also Published As

Publication number Publication date
CN114567297A (zh) 2022-05-31
KR20230154166A (ko) 2023-11-07
TW202333452A (zh) 2023-08-16
TWI840149B (zh) 2024-04-21
WO2023207339A1 (zh) 2023-11-02

Similar Documents

Publication Publication Date Title
CN114567297B (zh) D触发器以及包括d触发器的处理器和计算装置
US20090309641A1 (en) Dual mode edge triggered flip-flop
JP3653170B2 (ja) ラッチ回路およびフリップフロップ回路
CN110932715B (zh) 位准移位电路及操作位准移位器的方法
US8339172B2 (en) Flip-flop with single clock phase and with reduced dynamic power
US20080074151A1 (en) Dual-edge-triggered, clock-gated logic circuit and method
US7440534B2 (en) Master-slave flip-flop, trigger flip-flop and counter
CN114567293B (zh) 锁存器以及包括锁存器的处理器和计算装置
CN114567291A (zh) D触发器以及包括d触发器的处理器和计算装置
US7453294B1 (en) Dynamic frequency divider with improved leakage tolerance
US11528018B2 (en) Flip-flop, master-slave flip-flop, and operating method thereof
CN110635784A (zh) 免保持动态d触发器
CN114567296B (zh) 电路单元、逻辑电路、处理器和计算装置
Mahmoodi-Meimand et al. Dual-edge triggered level converting flip-flops
US11726141B2 (en) Flip-flop circuitry
US11575366B2 (en) Low power flip-flop
US20080030250A1 (en) Flip-flop circuit
CN110798179A (zh) 具有低时钟耗散功率的d触发器
CN106341104B (zh) 反相时钟产生电路和寄存器
CN117175768A (zh) 电源切换电路及存储器
CN114567292B (zh) 静态锁存器以及包括静态锁存器的处理器和计算装置
JP2560698B2 (ja) ラツチ回路
US20240364316A1 (en) D flip-flop, processor including the d flip-flop, and computing apparatus
TWI857517B (zh) 鎖存器以及包括鎖存器的處理器和計算裝置
US12126343B2 (en) Flip-flop, master-slave flip-flop, and operating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant