CN110635783A - 正反馈动态d触发器 - Google Patents

正反馈动态d触发器 Download PDF

Info

Publication number
CN110635783A
CN110635783A CN201810667040.XA CN201810667040A CN110635783A CN 110635783 A CN110635783 A CN 110635783A CN 201810667040 A CN201810667040 A CN 201810667040A CN 110635783 A CN110635783 A CN 110635783A
Authority
CN
China
Prior art keywords
data
positive feedback
flip
latch unit
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810667040.XA
Other languages
English (en)
Inventor
刘杰尧
张楠赓
吴敬杰
马晟厚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canaan Creative Co Ltd
Original Assignee
Canaan Creative Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canaan Creative Co Ltd filed Critical Canaan Creative Co Ltd
Priority to CN201810667040.XA priority Critical patent/CN110635783A/zh
Priority to CA3098955A priority patent/CA3098955C/en
Priority to PCT/CN2019/085893 priority patent/WO2020001167A1/zh
Priority to US17/045,276 priority patent/US11251781B2/en
Priority to EP19826814.6A priority patent/EP3813260A4/en
Publication of CN110635783A publication Critical patent/CN110635783A/zh
Priority to US17/645,826 priority patent/US20220116027A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback

Landscapes

  • Logic Circuits (AREA)

Abstract

本发明提供一种在计算设备中应用的正反馈动态D触发器，包括一输入端、一输出端以及至少一时钟信号端；一第一锁存单元，用于传输所述输入端的数据并在时钟信号控制下锁存所述数据；一第二锁存单元，用于锁存所述输出端的数据并在时钟控制下将所述第一锁存单元锁存的所述数据反相传输；一输出驱动单元，用于反相并输出从所述第二锁存单元接收到的所述数据；一正反馈单元，用于将输出端的数据反相并反馈至所述输出驱动单元；所述第一锁存单元、所述第二锁存单元以及所述输出驱动单元依次串接在所述输入端和所述输出端之间；其中，所述第二锁存单元在时钟控制下通过单一元件实现高电平、低电平和高阻三种状态的输出。借此，本发明可以有效减小芯片面积，降低功耗、减小逻辑延时。

Description

正反馈动态D触发器
技术领域
本发明涉及一种受时钟控制的存储器件，尤其涉及一种在计算设备中应用的正反馈动态D触发器。
背景技术
虚拟货币(如比特币、以太币)是一种P2P形式的数字货币，自2009年比特币系统推出以来就受到了广泛关注。该系统是基于区块链构建分布式共享总账，从而保证系统运行的安全、可靠以及去中心化。
在哈希运算和工作量证明上，比特币是基于计算得到的唯一正确的哈希值，来证明工作量从而获得记账打包区块权，因此获得奖励，这就是工作量证明(Pow)。
目前除了暴力计算外，还没有有效的算法进行哈希运算。比特币挖矿开始于CPU或者GPU这种低成本的硬件，不过随着比特币的流行，挖矿的过程出现较大变化。如今，挖矿活动转移到现场可编程门阵列(FPGA)或专用芯片(ASIC)上来，这种FPGA或ASIC挖矿模式的挖矿效率非常高。
D触发器应用非常广泛，可用做数字信号的寄存，移位寄存，分频和波形发生器等。D触发器具有数据(Data)和时钟(CLK)两个输入，具有一个输出(Q)，可将数据写入到D触发器中或从其中读取数据。
CN1883116A公开了一种如图1所示的正反馈D触发器电路106，包括模拟开关300、反相器302、模拟开关304、反相器306、反相器308、模拟开关310、反相器312、以及模拟开关314。模拟开关300、304、310以及314是使用P通道/N通道晶体管的模拟开关，通过与CK同相位的CKP以及与CK反相位的CKN进行开关动作。反相器302、306、反相器308以及312是CMOS反相器。由此可以看出，一个传统的D触发器基本上需要16个PMOS/NMOS晶体管。
对于新一代用于挖掘虚拟数字货币的计算设备而言，挖矿过程就是进行大量重复性的逻辑计算流水线，这就需要若干个D触发器进行存储数据。这样在需要大量D触发器的计算设备中，就会导致芯片面积增大、运算速度变慢、漏电不好控制的缺点。
CN1883116A还公开了一种如图2所示的动态D触发器电路102，动态D触发器电路102包括第1模拟开关200、第1反相器202、第2模拟开关204、以及第2反相器206。动态D触发器电路102通过第1模拟开关200与第2模拟开关204的模拟开关、以及第1反相器202与第2反相器206的门电容及布线电容等寄生电容，构成采样保持电路。
上述动态D触发器中，反相器202和模拟开关204分立设置，存在模拟开关不易控制、存取速度慢的问题。
发明内容
为了解决上述问题，本发明提供一种用于计算设备的正反馈动态D触发器，可以有效减小芯片面积，降低功耗、减小逻辑延时。
为了实现上述目的，本发明提供了一种正反馈动态D触发器，包括：
一输入端、一输出端以及至少一时钟信号端；
一第一锁存单元，用于传输所述输入端的数据并在时钟信号控制下锁存所述数据；
一第二锁存单元，用于锁存所述输出端的数据并在时钟控制下将所述第一锁存单元锁存的所述数据反相传输；
一输出驱动单元，用于反相并输出从所述第二锁存单元接收到的所述数据；
一正反馈单元，用于将输出端的数据反相并反馈至所述输出驱动单元；
所述第一锁存单元、所述第二锁存单元以及所述输出驱动单元依次串接在所述输入端和所述输出端之间；
其中，所述第二锁存单元在时钟控制下通过单一元件实现高电平、低电平和高阻三种状态的输出。
上述的正反馈动态D触发器，其中，所述正反馈单元为反相器，并接在输出驱动单元的两端。
上述的正反馈动态D触发器，其中，所述第二锁存单元为一种三态反相器。
上述的正反馈动态D触发器，其中，所述三态反相器进一步包括第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管以及第二NMOS晶体管，所述第一PMOS晶体管、所述第二PMOS晶体管、所述第一NMOS晶体管以及所述第二NMOS晶体管依次串接在电源、地之间。
上述的正反馈动态D触发器，其中，所述第一PMOS晶体管、所述第二NMOS晶体管根据时钟信号进行开关控制，第一PMOS晶体管和第二NMOS晶体管的时钟信号反相。
上述的正反馈动态D触发器，其中，所述第二PMOS晶体管与所述第一NMOS晶体管根据时钟信号进行开关控制，所述第二PMOS晶体管和所述第一NMOS晶体管的时钟信号反相。
使用本发明的正反馈动态D触发器，可以减小近30％的芯片面积，从而降低芯片的生产成本，增加产品竞争力。拓展而言，这类动态D触发器，可以替代数字逻辑中的D触发器，从而获得面积优势。
为了更好地实现上述目的，本发明还提供了一种数据运算单元，包括互联连接的控制电路、运算电路、多个正反馈动态D触发器，所述多个正反馈动态D触发器为串联和/或并联连接；其中，所述多个正反馈动态D触发器为上述任意一种所述的正反馈动态D触发器。
为了更好地实现上述目的，本发明还提供了一种芯片，其采用上述任意一种数据运算单元。
为了更好地实现上述目的，本发明还提供了一种用于计算设备的算力板，其采用上述任意一种芯片。
为了更好地实现上述目的，本发明还提供了一种一种计算设备，包括电源板、控制板、连接板、散热器以及多个算力板，所述控制板通过所述连接板与所述算力板连接，所述散热器设置在所述算力板的周围，所述电源板用于向所述连接板、所述控制板、所述散热器以及所述算力板提供电源，其中，所述算力板为上述的任意一种所述算力板。
使用本发明的计算设备，能够更好地节约芯片面积，降低计算设备的生产成本，进一步降低功耗。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
在说明书及后续的权利要求当中使用了某些词汇来指称特定组件。所属领域中具有通常知识者应可理解，制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。
在通篇说明书及后续的权利要求当中所提及的“包括”和“包含”为一开放式的用语，故应解释成“包含但不限定于”。以外，“连接”一词在此为包含任何直接及间接的电性连接手段。间接的电性连接手段包括通过其它装置进行连接。
附图说明
图1为现有正反馈D触发器示意图；
图2为现有动态D触发器示意图；
图3为本发明正反馈动态D触发器示意图；
图4A为本发明一实施例正反馈动态D触发器电路示意图；
图4B为本发明另一实施例正反馈动态D触发器电路示意图；
图5A为本发明正反馈动态D触发器写数据时的等效电路图；
图5B为本发明正反馈动态D触发器数据保持状态下的等效电路图；
图6为本发明正反馈动态D触发器时序图；
图7为本发明数据运算单元示意图；
图8为本发明芯片示意图；
图9为本发明算力板示意图；
图10为本发明计算设备示意图。
具体实施方式
下面结合附图对本发明的结构原理和工作原理作具体的描述：
图3为本发明正反馈动态D触发器示意图。参照图3所示，正反馈动态D触发器400由第一锁存单元401、第二锁存单元402、正反馈单元406以及输出驱动单元403所构成。第一锁存单元401、第二锁存单元402以及输出驱动单元403依次串接在正反馈动态D触发器400的输入端404和输出端405之间，正反馈单元406并接在输出驱动单元403的两端。
实施例一：
图4A为本发明一实施例正反馈动态D触发器的电路示意图。
如图4A所示，其中，正反馈动态D触发器500的第一锁存单元401为传输门501，传输门501采用PMOS晶体管506与NMOS晶体管507并联连接，并在时钟信号的控制下组成模拟开关。其中，传输门501的一端连接正反馈动态D触发器500的输入端504，PMOS晶体管506的栅极端508受时钟信号CLKP的控制，NMOS晶体管507的栅极端509受与CLKP相位相反的时钟信号CLKN的控制。当CLKP为高电平时，CLKN为低电平，传输门501的PMOS晶体管506及NMOS晶体管507均不导通，传输门501关闭，输入端504的数据不能被传送到传输门501的另一端，即传输门501另一端的第一节点550处的数据被锁存，保持在原来的状态；当CLKP为低电平时，CLKN为高电平，传输门501的PMOS晶体管506及NMOS晶体管507导通，传输门501开启，输入端504的数据通过传输门501传送到传输门501的另一端，第一节点550处的数据被改写成与输入端504数据相同的数据。
如图4A所示，其中，正反馈动态D触发器500的第二锁存单元402为三态反相器502，三态反相器502包括PMOS晶体管510、511以及NMOS晶体管512、513。PMOS晶体管511和NMOS晶体管512的栅极连接在一起，形成三态反相器502的输入端。PMOS晶体管510的源极连接到电源VDD，NMOS晶体管513的源极连接到地GND。PMOS晶体管511和NMOS晶体管512的漏极连接在一起，形成三态反相器502的输出端。PMOS晶体管511的源极连接到PMOS晶体管510的漏极，NMOS晶体管512的源极连接到NMOS晶体管513的漏极。
PMOS晶体管510的栅极端514受时钟信号CLKN的控制，NMOS晶体管513的栅极端515受时钟信号CLKP的控制，作为三态反相器502的时钟控制端。
当CLKP为低电平时，CLKN为高电平，PMOS晶体管510与NMOS晶体管513均为不导通状态，三态反相器502呈高阻状态，第一节点550处的数据不能通过三态反相器502，第二节点551处的数据被锁存，保持原来的状态，起到数据寄存的作用。
当CLKP为高电平时，CLKN为低电平，PMOS晶体管510与NMOS晶体管513均为导通状态，三态反相器502起到将其输入端数据反相的作用，即将第一节点550处的数据进行反相，并输出到第二节点551，改写第二节点551处的数据。
如图4A所示，其中，输出驱动单元403为反相器503，将从三态反相器502接收的数据再次反相，以形成与正反馈动态D触发器的输入端504的数据相同相位的数据，并将数据通过输出端505将数据输出。同时，输出驱动单元403还能够提高数据的驱动能力。
如图4A所示，其中，正反馈单元406为PMOS晶体管516及NMOS晶体管517构成的反相器518，反相器518的输入端与反相器503的输出端即正反馈动态D触发器500的输出端505相连，反相器518的输出端与反相器503的输入端相连。当第二节点551的数据为“1”时，反相器503的输出为“0”，PMOS晶体管516导通，形成上拉通路，将第二节点551处的数据保持为“1”；当第二节点551的数据为“0”时，反相器503的输出为“1”，NMOS晶体管517导通，形成下拉通路，将第二节点551处的数据保持为“0”。由此可见，反相器518与反相器503形成数据锁存环路，更好地将正反馈动态D触发器输出端505的数据锁存在第二节点551。另外，PMOS晶体管516及NMOS晶体管517构成的反馈回路应比正常读写通路的电流能力差，才能正确写入新的数据。
实施例二：
如图4B所示，其中，正反馈动态D触发器600的第一锁存单元401为传输门601，传输门601采用PMOS晶体管606与NMOS晶体管607并联连接，并在时钟信号的控制下组成模拟开关。其中，传输门601的一端连接正反馈动态D触发器600的输入端604，PMOS晶体管606的栅极端608受时钟信号CLKP的控制，NMOS晶体管607的栅极端609受与CLKP相位相反的时钟信号CLKN的控制。当CLKP为高电平时，CLKN为低电平，传输门601的PMOS晶体管606及NMOS晶体管607均不导通，传输门关闭，输入端604的数据不能被传送到传输门601的另一端，第一节点650处的数据被锁存，保持在原来的状态；当CLKP为低电平时，CLKN为高电平，传输门601的PMOS晶体管606及NMOS晶体管607导通，传输门601开启，输入端604的数据通过传输门601输出到另一端，第一节点650处的数据被改写成与输入端604的数据相同的数据。
如图4B所示，其中，正反馈动态D触发器600的第二锁存单元402为三态反相器602，三态反相器602包括PMOS晶体管610、611以及NMOS晶体管612、613。PMOS晶体管610和NMOS晶体管613的栅极连接在一起，形成三态反相器602的输入端。PMOS晶体管610的源极连接到电源VDD，NMOS晶体管613的源极连接到地GND。PMOS晶体管611和NMOS晶体管612的漏极连接在一起，形成三态反相器602的输出端。PMOS晶体管611的源极连接到PMOS晶体管610的漏极，NMOS晶体管612的源极连接到NMOS晶体管613的漏极。
PMOS晶体管611的栅极端614受时钟信号CLKN的控制，NMOS晶体管612的栅极端615受时钟信号CLKP的控制，作为三态反相器602的时钟控制端。
当CLKP为低电平时，CLKN为高电平，PMOS晶体管611与NMOS晶体管612均为不导通状态，三态反相器602呈高阻状态，第一节点650处的数据不能通过三态反相器602，第二节点651处的数据被锁存，保持原来的状态，起到数据寄存的作用。
当CLKP为高电平时，CLKN为低电平，PMOS晶体管611与NMOS晶体管612均为导通状态，三态反相器602起到将其输入端数据反相的作用，即将第一节点650处的数据进行反相，并输出到第二节点651，改写第二节点651处的数据。
如图4B所示，其中，输出驱动单元403为反相器603，将从三态反相器602接收的数据再次反相，以形成与正反馈动态D触发器的输入端604的数据相同相位的数据，并将数据通过输出端605将数据输出。同时，输出驱动单元403能够提高数据的驱动能力。
如图4B所示，其中，正反馈单元406为PMOS晶体管616及NMOS晶体管617构成的反相器618，反相器618的输入端与反相器603的输出端即正反馈动态D触发器600的输出端605相连，反相器618的输出端与反相器603的输入端相连。当第二节点651的数据为“1”时，反相器603的输出为“0”，PMOS晶体管616导通，形成上拉通路，将第二节点651处的数据保持为“1”；当第二节点651的数据为“0”时，反相器603的输出为“1”，NMOS晶体管617导通，形成下拉通路，将第二节点651处的数据保持为“0”。由此可见，反相器618与反相器603形成数据锁存环路，更好地将正反馈动态D触发器输出端605的数据锁存在第二节点651。另外，PMOS晶体管616及NMOS晶体管617构成的反馈回路应比正常读写通路的电流能力差，才能正确写入新的数据。
以下对本发明正反馈动态D触发器的工作原理进行具体说明。
图5A为本发明正反馈动态D触发器写数据时的等效电路图，图5B为本发明正反馈动态D触发器数据保持状态下的等效电路图。
结合图4A、图4B以及图5A所示，当CLKP为高电平、CLKN为低电平时，三态反相器502、602受时钟控制的晶体管导通，从传输门501、601传送过来的数据写入寄生电容100中。当输入数据为“0”时，三态反相器502、602的PMOS晶体管510、511、610、611均为导通状态，形成上拉通路，对寄生电容100进行充电，第二节点551、651变为高电平，数据变为“1”；当输入数据为“1”时，三态反相器502、602的NMOS晶体管512、513、612、613均为导通状态，形成下拉通路，使得寄生电容100进行放电，第二节点551、651变为低电平，数据变为“0”。
如图5B所示，如果没有正反馈反相器518、618，当寄生电容100被充电之后，如果三态反相器502、602在时钟信号的控制下处于高阻状态，则寄生电容100不会被进一步充电，第二节点551、651处的数据处于保持状态。另外一方面，由于NMOS晶体管512、513、612、613漏电流的影响，寄生电容100上的电荷会逐渐被漏电，第二节点551、651上的高电平在一定时间长度之后将会反转成低电平，寄生电容100中寄存的数据就会由“1”变为“0”，最终导致数据产生错误。
假设寄生电容100上产生的电荷为Q，寄生电容100的电容值为C，寄生电容极板两端的电压为V，则
Q＝C*V。
如果漏电流为Ileakage，则漏电时间t为
t＝Q/Ileakage＝C*V/Ileakage。
在现有生产工艺下，寄生电容100存储的数据大约能够保持5ns左右。
对于本发明的正反馈动态D触发器，由于存在反相器518、618的正反馈作用，寄生电容100存储的数据能够正常保持，直到新的数据将其改写。从而，不需要对寄生电容存储的数据在保持数据期间进行周期性更新，也不会出现数据错误的情况。
图6为本发明正反馈动态D触发器时序图。如图6所示，当CLKP为低电平、CLKN为高电平时，第一锁存单元导通，输入端D的数据通过第一锁存单元，第二锁存单元不导通，正反馈动态D触发器的输出保持原来的状态。当CLKP上升沿来临时，CLKP跳变为高电平、CLKN跳变为低电平时，第一锁存单元不导通，切断输入端D的数据输入，第二锁存单元导通，将保持的输入端D的数据通过输出端Q进行输出。由此可见，本发明的正反馈动态D触发器输出端的状态变化发生在时钟信号CLKP的上升沿来临时，在CLKP为高电平、CLKN为低电平时，输出状态保持不变。
本发明还提供一种数据运算单元，图7为本发明数据运算单元示意图。如图7所示，数据运算单元700包括控制电路701、运算电路702以及多个正反馈动态D触发器500、600。控制电路701对正反馈动态D触发器500、600中的数据进行刷新并从正反馈动态D触发器500、600中读取数据，运算电路702对读取的数据进行运算，再由控制电路701将运算结果输出。
本发明还提供一种芯片，图8为本发明芯片示意图。如图8所示，芯片800包括控制单元801，以及一个或多个数据运算单元700。控制单元801向数据运算单元700输入数据并将数据运算单元700输出的数据进行处理。
本发明还提供一种算力板，图9为本发明算力板示意图。如图9所示，每一个算力板900上包括一个或多个芯片800，对矿池下发的工作数据进行哈希运算。
本发明还提供一种计算设备，所述计算设备优选用于挖掘虚拟数字货币的运算，当然所述计算设备也可以用于其他任何海量运算，图10为本发明计算设备示意图。如图10所示，每一个计算设备1000包括连接板1001、控制板1002、散热器1003、电源板1004，以及一个或多个算力板900。控制板1002通过连接板1001与算力板900连接，散热器1003设置在算力板900的周围。电源板1004用于向所述连接板1001、控制板1002、散热器1003以及算力板900提供电源。
需要说明的是，在本发明的描述中，术语“横向”、“纵向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，并不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节和这里示出与描述的图例。
换言之，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种正反馈动态D触发器，其特征在于，包括：
一输入端、一输出端以及至少一时钟信号端；
一第一锁存单元，用于传输所述输入端的数据并在时钟信号控制下锁存所述数据；
一第二锁存单元，用于锁存所述输出端的数据并在时钟控制下将所述第一锁存单元锁存的所述数据反相传输；
一输出驱动单元，用于反相并输出从所述第二锁存单元接收到的所述数据；
一正反馈单元，用于将输出端的数据反相并反馈至所述输出驱动单元；
所述第一锁存单元、所述第二锁存单元以及所述输出驱动单元依次串接在所述输入端和所述输出端之间；
其中，所述第二锁存单元在时钟控制下通过单一元件实现高电平、低电平和高阻三种状态的输出。
2.如权利要求1所述的正反馈动态D触发器，其特征在于：所述正反馈单元为反相器，并接在输出驱动单元的两端。
3.如权利要求2所述的正反馈动态D触发器，其特征在于：所述第二锁存单元为一种三态反相器。
4.如权利要求3所述的正反馈动态D触发器，其特征在于：所述三态反相器进一步包括第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管以及第二NMOS晶体管，所述第一PMOS晶体管、所述第二PMOS晶体管、所述第一NMOS晶体管以及所述第二NMOS晶体管依次串接在电源、地之间。
5.如权利要求4所述的正反馈动态D触发器，其特征在于：所述第一PMOS晶体管、所述第二NMOS晶体管根据时钟信号进行开关控制，第一PMOS晶体管和第二NMOS晶体管的时钟信号反相。
6.如权利要求4所述的正反馈动态D触发器，其特征在于：所述第二PMOS晶体管与所述第一NMOS晶体管根据时钟信号进行开关控制，所述第二PMOS晶体管和所述第一NMOS晶体管的时钟信号反相。
7.一种数据运算单元，包括互联连接的控制电路、运算电路、多个正反馈动态D触发器，所述多个正反馈动态D触发器为串联和/或并联连接；其特征在于：所述多个正反馈动态D触发器为权利要求1-6中任意一种所述的正反馈动态D触发器。
8.一种芯片，其特征在于，包括权利要求7中所述的任意一种数据运算单元。
9.一种用于计算设备的算力板，其特征在于，包括多个权利要求8中所述的任意一种所述芯片。
10.一种计算设备，包括电源板、控制板、连接板、散热器以及多个算力板，所述控制板通过所述连接板与所述算力板连接，所述散热器设置在所述算力板的周围，所述电源板用于向所述连接板、所述控制板、所述散热器以及所述算力板提供电源，其特征在于：所述算力板为权利要求9中所述的任意一种所述算力板。
CN201810667040.XA 2018-06-25 2018-06-25 正反馈动态d触发器 Pending CN110635783A (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201810667040.XA CN110635783A (zh) 2018-06-25 2018-06-25 正反馈动态d触发器
CA3098955A CA3098955C (en) 2018-06-25 2019-05-07 Dynamic d flip-flop, data operation unit, chip, hash board and computing device
PCT/CN2019/085893 WO2020001167A1 (zh) 2018-06-25 2019-05-07 动态d触发器、数据运算单元、芯片、算力板及计算设备
US17/045,276 US11251781B2 (en) 2018-06-25 2019-05-07 Dynamic D flip-flop, data operation unit, chip, hash board and computing device
EP19826814.6A EP3813260A4 (en) 2018-06-25 2019-05-07 DYNAMIC FLIP-TOP D, DATA OPERATING UNIT, CHIP, HASH TABLE AND COMPUTER DEVICE
US17/645,826 US20220116027A1 (en) 2018-06-25 2021-12-23 Dynamic d flip-flop, data operation unit, chip, hash board and computing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810667040.XA CN110635783A (zh) 2018-06-25 2018-06-25 正反馈动态d触发器

Publications (1)

Publication Number Publication Date
CN110635783A true CN110635783A (zh) 2019-12-31

Family

ID=68968228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810667040.XA Pending CN110635783A (zh) 2018-06-25 2018-06-25 正反馈动态d触发器

Country Status (1)

Country Link
CN (1) CN110635783A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111211769A (zh) * 2020-01-08 2020-05-29 中国人民武装警察部队海警学院 一种抗单粒子翻转的锁存器及数据触发器
WO2021258824A1 (zh) * 2020-06-22 2021-12-30 深圳比特微电子科技有限公司 反相输出动态d触发器
CN114567292A (zh) * 2022-04-28 2022-05-31 深圳比特微电子科技有限公司 静态锁存器以及包括静态锁存器的处理器和计算装置
CN114567293A (zh) * 2022-04-28 2022-05-31 深圳比特微电子科技有限公司 锁存器以及包括锁存器的处理器和计算装置
WO2023207339A1 (zh) * 2022-04-28 2023-11-02 深圳比特微电子科技有限公司 D触发器以及包括d触发器的处理器和计算装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111211769A (zh) * 2020-01-08 2020-05-29 中国人民武装警察部队海警学院 一种抗单粒子翻转的锁存器及数据触发器
CN111211769B (zh) * 2020-01-08 2023-04-25 中国人民武装警察部队海警学院 一种抗单粒子翻转的锁存器及数据触发器
WO2021258824A1 (zh) * 2020-06-22 2021-12-30 深圳比特微电子科技有限公司 反相输出动态d触发器
TWI807305B (zh) * 2020-06-22 2023-07-01 大陸商深圳比特微電子科技有限公司 反相輸出動態d觸發器
CN114567292A (zh) * 2022-04-28 2022-05-31 深圳比特微电子科技有限公司 静态锁存器以及包括静态锁存器的处理器和计算装置
CN114567293A (zh) * 2022-04-28 2022-05-31 深圳比特微电子科技有限公司 锁存器以及包括锁存器的处理器和计算装置
CN114567293B (zh) * 2022-04-28 2023-07-25 深圳比特微电子科技有限公司 锁存器以及包括锁存器的处理器和计算装置
WO2023207339A1 (zh) * 2022-04-28 2023-11-02 深圳比特微电子科技有限公司 D触发器以及包括d触发器的处理器和计算装置

Similar Documents

Publication Publication Date Title
CN110635783A (zh) 正反馈动态d触发器
US11251781B2 (en) Dynamic D flip-flop, data operation unit, chip, hash board and computing device
US8188780B2 (en) Pulsed static flip-flop
CN212726968U (zh) 反相输出动态d触发器、多路并联寄存器及比特币挖矿算法的装置
US6720813B1 (en) Dual edge-triggered flip-flop design with asynchronous programmable reset
CN105471412B (zh) 使用低面积和低功率锁存器的集成时钟门控单元
TWI807305B (zh) 反相輸出動態d觸發器
US20080074151A1 (en) Dual-edge-triggered, clock-gated logic circuit and method
CN214154471U (zh) 动态d触发器、寄存器、芯片和执行比特币挖矿的装置
CN110635784A (zh) 免保持动态d触发器
CN110633104A (zh) 多路并联寄存器
CN114567297B (zh) D触发器以及包括d触发器的处理器和计算装置
US7958418B2 (en) Circuit arrangement, electronic mechanism, electrical turn out and procedures for the operation of one circuit arrangement
WO2019074708A1 (en) APPARATUSES AND METHODS FOR PROVIDING MULTIPHASE CLOCK SIGNALS
TWI802964B (zh) 動態d觸發器、寄存器、晶片和數據處理裝置
CN110635786A (zh) 动态d触发器
US11528018B2 (en) Flip-flop, master-slave flip-flop, and operating method thereof
US7528630B2 (en) High speed flip-flop
KR20060053741A (ko) 고속 플립플롭
CN110635785A (zh) 低漏电流动态d触发器
CN210745099U (zh) 免保持动态d触发器、数据运算单元、芯片、算力板及计算设备
JPH09312553A (ja) 論理回路
US20080030250A1 (en) Flip-flop circuit
US8558595B2 (en) Semiconductor integrated circuit device
US20070052466A1 (en) Flip-flop with improved operating speed

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination