JPS61134122A - 帰還形分周回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分針〕 この発明はアリップフロッス特にマスタースレーブｉＤ
アリツブプロップを用−た帰還形分周回路に関するもの
である。

〔従来の技術〕

第３図及び第４図はとの種従来のマスク、スレーブ形Ｄ
７リツプフ曹ツブを用いた帰還形分周回路を示すもので
あり、この例においては５分の１分周回路を示しである
。第３図において（１）　（２）　（３）はそれぞれ非
反転入力端Ｄ１反転人カ端下、出カ端Ｑ１反転出方端１
、及びクロック信号Ｔｏが入力されるり田ツク入カ端Ｔ
を有する初段、２段目、及び３段目のマスタ・スレーブ
形りフリップ７０ツブ（以下、フリップフロップと略称
する。）で、初段＋７）７１Ｊツブ７０ツ２　（１）の
出方端Ｑが２段目のフリップフロップ（２）の非反転入
力端りに接続され、２段目の７！ｊ７プ７０７７’（２
）の出力端Ｑが３段目のフリップフロップ（３）の非反
転入力端りに接続され、３段目のフリップフロップ（３
）の出力端Ｑが出力端Ｑ、に接続されているものである
。（４）は２段目のフリップフロップ（２）の出力端ｑ
からの信号及び３段目のフリップフロップ（３）の出方
端Ｑからの信号が入力され、出力信号を初段の７リツプ
７四ツブ（１）の反転入力端ρに出力さすＯＲゲートで
ある０次に、初段のフリップフロップ（１）とＯＲゲー
ト（４）との具体的回路例を第４図に基づいて説明する
◎なお、第２、第３段目の７リツプ７ワツプ（２１（３
）　ＩＩｉ初段の７リツププロツプ（１）と同様の回路
構成になっているものである。第４図において、（１０
０）は初段のフリップフロップ（１）のマスタフリップ
７０ツブ％　（１０１）は初ｆｆｌのフリップフロップ
（１）のスレーブフリップフロップ、（１０２）はコレ
クタが抵抗（１０３）を介して電源電位ｖｃＯである第
１ｉＥ位点（５）に接続されるＭ’Ｘ’Ｍ　）ランジス
タで、ベースが反転、入力端りとなるものである。（却
４）はコレクタが抵抗（却５）を介して第１電位点に接
続され、エミッタがＨＸ’Ｈ）ランジスタ（ｌＤ２）の
エミッタに接続され、このＮＰＮ　）ランジスタ（１０
２）と差動回路を構成する１ｉＰＮ　）ランジスタで、
ベースが非反転入力端りとなるものである。（１０６）
はコレクタがＮＸ’Ｈ）ランジスタ（１０２）のコレク
タに接続され、ベースがｌｉＰＭ　）ランジスタ（１０
４）のコレクタに接続されるＮＰＮ　）ランジスタ、　
”（ｌＤ））はコレクタがＮＰＮ　）ランジスタ（Ｗ４
）のコレクタに接続され、ベースが１ｉＰＮ　）ランジ
スタ（１０２）のコレクタに接続され、エミッタがＭ’
Ｊ’Ｈ）ランジスタ（１０６）のエミッタに接続され、
とのＭ１？）Ｉ　）ランジスタ（１０６）と差動回路を
構成するＭ１’Ｍ　）ランジスタ、（１０Ｂ）はコレク
タがＮＰＭトランジスタ（１０２Ｘユｏ４）の共通エミ
ッタ接続点に接続され、ベースにクロック信号の反転信
号Ｔｏが入力されるＭＰＮ　）ランジスタ為（１０９）
はコレクタがＨＸ’Ｍ　）ランジスタ（１０６Ｘｌｏグ
）の共通エミッタ接続点に接続され、ベースにクロック
信号の非反転信号’ｒｏが入力され、エミッタがＢｉＰ
Ｎトランジスタ（１０８）のエミッタに接続され、この
ＮＰＨ）ランジスタ（１０８）と差動回路を構成するＭ
Ｘ’Ｍ　）ランジスタ、（ｎｏ）はコレクタがＮＰＮ　
）ランジスタ（１０Ｂ）（１０９）の共通エミッタ接続
点に接続され、エミッタが抵抗（ｍ）を介して接地電位
ＧＭＤである第２電位点（６）に接続され、ベースがバ
イアス電位蚤。ｆ点（７）に接続される定電流源となる
ＮＰＮ　）ランジスタ、（：ｕ２）はコレクタが反転出
力端ＱＫ接続されるとともに抵抗（ｕ３）を介して第１
電位点（５）に接続され、ベースが１ｉＰＮ　）ランジ
スタ（１０４）のコレクタに接続されるＮＰＮ　）ラン
ジスタ、（ｌｉ４）はコレクタ力出力端ｑに接続される
とともに抵抗（ｕ５）を介して！１１電点（５）に接続
され、ベースがＭＸ’Ｍ　）ランジスタ（１０２）のコ
レクタに接続され、エミッタがＮＰＮトランジスタ（１
１２）のエミッタに接続され、とのＮＰＩ）ランジスタ
゛（ｍ）と差動回路を構成する１ｉＰＮ　）ランジスタ
、（ｕ６）はコレクタがＮＰＮ　）ランジスタ（ｍ）の
コレクタに接続され、ベースがＮＰＮ　）ランジスタ（
１１４）のコレクタに接続されるＮＰｌｉ　）ランジス
タ、（ｕ′７）はコレクタがＮＰＮ　）ランジスタ（二
４）のコレクタに接続され、ベースがＮＰＮ　）ランジ
スタ（ｎｚ）　ｏコレクタに接続され、エミッタがＮＰ
Ｎ　）ランジスタ（Ｕａ）のエミッタに接続され、この
ＢｉＰＮ　）ランシスタ（二６）と差動回路を構成する
ＮＰｌｉ　）ランジスタ、（ｕａ）　ＶｉフレクタがＮ
ＰＮトランジスタ（ｎｚ）（…４）の共通エミッタ接続
点に接続され、ベースにクロック信号の非反転信号Ｔ０
が入力されるＮＰＮ　）ランジスタ、（ツ）はコレクタ
がＮＰＮ　）ランジスタ（１１６）（１１７）の共通エ
ミッタ接続点に接続され、ベースにクロック信号の反転
信号Ｔ０が入力され、エミッタがＮＰＮ　）テンジスタ
（１１Ｂ）のエミッタに″接続され、このＮＰＮ　）ラ
ンジスタ（ｕａ）と差動回路を＃Ｉｌｆ！４するＨＰＮ
トランジスタ、（１２０）はコレクタがＫＰＭ　）ラン
ジスタ（ＬＬ８）（ｕ９）の共通エミッタ接続点に接続
され、エミッタが抵抗（皿）を介して第２電位点（６）
に接続され、ベースがバイアス電位Ｖｒｅｆ点（７）に
接続される定電流源となるＭＰＮ　）ランジスタ、（４
ｏ１）はコレクタがＮＰＮ　）ランジスタ（ｎｏ４）の
ベース、つまり初段のフリップフロップ（１）の非反転
入力端りに接続されるとともに抵抗（４０２）を介して
第１′ＷＬ位点（５）に接続され、ベースか２段目のフ
リップフロップ（２）の出力端Ｑ（２Ｑ）に接続される
Ｍ１’Ｍ　）ランジスタ、（４０３）はコレクタがＮＰ
Ｎ　）ランジスタ（Ｅ２）のベース、つまり初尺のフリ
ップフロップ（１）の反転入力端り、に接続されるとと
もに抵抗（４０４）を介して第１電位点に接続され、ベ
ースが２段目のフリップフロップ（２）の反転出力端Ｑ
（２Ｑ）に接続され、エミッタがＮＰＮ　）ランジスタ
（４０１）のエミッタに接続される１ｉＰＮ　）ランジ
スタ、（４０５）はコレクタがＮＰＮ　）ランジスタ（
４０１）のコレクタに接続され、ベースが３段目のフリ
ップフロップ（３）の出力端Ｑ（３Ｑ）に接続されるＮ
ＰＮ　）ランジスタ、（４０６）はコレクタがＮＰＮ　
）ランジスタ（４０１）（４０３）の共通エミッタ接続
点に接続され、ベースが３段目のフリップフロップ（３
）の反転出力端Ｑ（３Ｑ）に接続され、エミッタがＭＰ
Ｎ　）ランジスタ（４０５）のエミッタに接続されるＮ
ＰＩ）ランジスタ、（４０７）　ｉｉコレクタがＮＰＮ
　）ランジスタ（４０＋５）（４０６）の共通エミッタ
接続点に接続され、エミッタが抵抗（４ＯＳ）を介して
第２１！位点（６）に接続され、ベースがバイアス電位
Ｖｒｅｆ点（７）に接続される定電流源となるＮＰＭ　
）ランジスタである。

次に、この様に構成された帰還形分周回路の動作につい
て第５図に示す波形図に基づいて説明する。まず、初期
状態として初段、２段目、及び３段目の７リツプ７１：
ｌツブ（１）　（２）　（ａ）の出力端ＱからのＱ出力
（以下、それぞれのＱ出力をｘＱ１２Ｑ％　３Ｑとする
。）がともに％　Ｌ　＃状態とする。このとき、ＯＲゲ
ート（４）の出力は２段目及び３段目のフリップフロッ
プ（２）　（３）のｑ出力２Ｑ％　３Ｑがともに１Ｌル
ベルであるので１Ｌルベルである◇時点ｔ１において、
クロック信号Ｔｏがクシレ１ベルから“Ｈ”レベルに変
化すると、初段のフリップフロップ（１）の反転入力端
りにＬレベルが印加されている状態であるため、そのＱ
出力ＩＱは遅延時間τアＦ（例えば０−５　ｎ！Ｉ　）
後に“Ｈ”レベルとなる。また、２段目、３段目のフリ
ップフロップ（２）　（３）の非反転入力端りに１Ｌ″
レベルが印加されているため、そのＱ出力２ＱＮ　３Ｑ
け％Ｌ＃レベルのまま変化せず、ＯＲゲート（４）の出
力も変化しない。

時点ｔ２において、クロック信号ちが１′Ｌルベルから
“Ｈ”レベルに変化すると、初段の７リツププロツプ（
１）の反転入力端りが１′Ｌルベルのｉｔであるので、
そのｑ出力１Ｑけ“Ｈ”レベルのまま、であり、２段目
のフリップフロップ（２）の非反転入力端ＤＩｌｃ％′
Ｈｕレベルが印加されているため、そのｑ出力２ｑは遅
延時間τη後に“Ｈ”レベルとなる。また、３段目のフ
リップフロップ【３）の非反転入力端りがゝ′Ｌ“レベ
ルのｔｔであるので、その出力３Ｑは１−ルベルのまま
である。一方、ＯＲゲート（４）は２段目のフリップフ
ロップ（１）からのＱ出力２ｑの“Ｈ”レベルを受け　
・て、遅延時間τＧ（例えば、Ｏ−３５ＨＢ　）後、つ
まり時点ｔ２から（τｎ＋τＧ）後にその出力は“Ｈ”
レベルとなる。時点ｔ３において、クロック信号Ｔｏが
１′Ｌ９レベルから“Ｈ”レベルに変化すると、初段の
フリップフロップ（１）の反転入力端ＤＶｃ’Ｈ’レベ
ルが印加されているため、そのＱ出力ＩＱは遅延時間τ
η後に１ルベルとなる。また）２段目の７リツプ７＊　
ｙ　７’（２）ノ非反転入力端りが“Ｈ”レベルのまま
であるので、そのｑ出力２Ｑは１「レベルのまま変化し
ない０３段目のフリップフロップ（３）の非反転入力端
りに“Ｈ”レベルか印加されているため、そのＱ出力３
９は遅延時開τＩＰ？後に″「レベルとなる。

ＯＲゲート（４）け“Ｈ”レベルの１．まである。時点
ｔ４において、クロック信号Ｔ０がゝＬ“レベルから１
Ｈ９レベルに変化すると、初段のフリップフロップ（１
）の反転入力端りが１Ｈ＃レベルのままであるので、そ
のＱ出力１Ｑけ％　Ｌ　Ｉレベルのままである。また、
２段目のフリップフロップ（２）の非反転入力端Ｄ　Ｋ
　％ｓ＃レベルが印加されているため、そのＱ出力２Ｑ
は遅延時間で？ν後と％　Ｌ　＃レベルとなる。３段目
のフリップフロップ（３）の非反転入力端りが′！１１
レベルのままであるので、そのｑ出力３ｑは“Ｈ”レベ
ルのままである。ＯＲゲートＣ４）は１Ｈ９レベルのｔ
ｔである。

時点ｔ５においてクロック信号Ｔ０が１ｖレベルから’
Ｈ’Ｌ／ヘルに変化すると、初段のフリップフロップ（
１）の反転入力端五が“Ｈ”レベルのｔまであるので、
そのｑ出力ＩＱｔｆ　’Ｌ’レベルのままであり、２段
目のフリップフロップ（２）の非反転入力端りが％ｒＪ
ｔレベルのままであるので、そのｑ出力２ｑけ１Ｌルベ
ルのままである。また、３段目のフリップフロップ（３
１の非反転入力端りに１−ルベルが印加されているため
、そのＱ出力３ｑは遅延時間τｎ後に１′Ｌルベルとな
る。一方、ＯＲゲート（４）は２段目及び３段目のフリ
ップフロップ（２）　（３）のｑ出力２Ｑ％　３Ｑの１
ＴＪＩレベルを受けて遅延時間τＧ後、つまり時点ｔ５
から（τｎ＋τＧ）後にその出力は’Ｌ’レベルとなる
。

この時、初段、２段目、及び３段目のフリップフロップ
（１）　（２）　（３）のＱ出力並びにＯＲゲート（４
）の出力は全てゝ′Ｌルベルとなり初期状態に戻るもの
である。

以後上記したと同様に動作することになるものである。

〔発明が解決しようとする問題点〕

この様に構成された帰還形分周回路においては、その動
作速度はループ遅延時間で決まるものである。このルー
プ遅延時ｒ！ｌは７１Ｊツブ７０ツブの遅延時間τｎと
ＯＲゲートの遅延時間τＧとの和となる。

つまり、クロック信号Ｔｏが１Ｌ＃レベルから“Ｈ”レ
ベルへ変化し、再び’Ｉｌ’Ｌ／ベルへ変化するまでに
、初段、２段目、及び３段目のフリップフロップ（１）
（２１（３）並びにＯＲゲート（４）の出力状態が礒定
する必要があり、り四ツク信号Ｔ０の周期ｔｏがループ
の遅延時間（τｙｙ＋τＧ）の２倍より長くしなければ
ならないものである。そして、この様に構成された帰還
形分周回路の動作限界周波数ｆｒｍｘ　（１）はループ
遅延時間（τｎ＋τＧ）とクリック信号Ｔ０のｉ周期（
ｔｏ／２）とが等しくなった場合で次式（１）で表わさ
れるものである。

従って、この帰還形分周回路の動作速度は、ループ遅延
時間（τｙｙ＋４ｅ）により決定され、上記（１）式で
示した動作限界周波数ｆｍ、：Ｅ（１）より高速化を図
ることは不可能であった。

この発明は上記した点に鑑みてなされたものであり、高
速化２８図れる帰還形分周回路を得ることを目的として
いるものである。

〔問題点を解決するための手段〕

この発明に係る帰還形分周回路は、初段のフリップフロ
ップにおける反転入力端あるいは非反転入力端の一方の
入力端に一段目のフリップフロップの出力端からの信号
を帰還信号として入力し、この一方の入力端に接続され
る初段のフリップフロップのトランジスタに並列に接続
され、（−４）段目の７リツプ７ワツプの出力端からの
信号を蜘還信号として入力される帰還官号用トランジス
タを設けるとともに、初段の７リツププロツプにおける
反転入力端あるいは非反転入力端の他方の入力端に帰還
信号における“Ｈ”レベルと’Ｌ’　Ｌ／ベベルの間の
電位を与えるバイアス手段を設けたものである。

〔作　用〕

この発明においては、初段の７リツプ７ｏツブにおける
一方の入力端に入力される両帰還信号が１−９レベルの
時は他方の入力端に“Ｈ”レベルカ印加されたことと同
様になり、少なくとも上記両帰信号ｆ）一方が“Ｈ”レ
ベルの時は他方の入力端に１Ｔ、ルベルが印加されたこ
とと同様となシ、初段の７リツプ７ｐツブは一方の入力
端に上記両帰還信号のＯＲ出力に基づいた信号が入力さ
れたと同様に動作し、ループ遅延時間がフリップフロッ
プの遅延時間だけになるものである。

〔実施例〕

以下にこの発明の一実施例を第１囚に基づいて説明する
。第１．−は初段のマスタ・スレーブ形りアリツブ７０
ツブ（１）の部分を示すものであり、シ分周回路におい
ては、２段目及び３段目のフリップフロップ（２）（３
）は第３図に示した従来例と同様に構成されるものであ
る。第１図において、（１０２）は初段のフリップフロ
ップ（１）のマスターフリップ７マツプ（１０１）にお
けるＮＰＮ　）ランジスタで、ベースが反転入力端ｒと
なるものであり３段目の７リツププロツプ（３）のｑ出
力３Ｑが帰還信号として入力されるものである。（８１
はこのＮＰＨトランジスタに並列に接続され、ペースに
２段目のフリップフロップ（２）のＱ出力２Ｑが帰還信
号として入力されるＮＰＮトランジスタからなる帰還信
号用トランジスタで、ＮＰＮ　）ランジスタ（１０２）
と同様にＮＰＮ　）ランジスタ（１０４）と差動回路を
構成するものである。（９）け初段フリップフロップ（
１）の非反転入力端りに中間電位点（９０１）が接続さ
れるバイアス手段で、第１％位点（５）と中間電位点（
９０１）との間に接続される抵抗（９０２）と中間を位
゛点（９０１）と第２％位点（６）との間に接続される
抵抗（９０３）、ＮＩ’Ｎ　）ランジスタ（９０４）、
及び抵抗（９０５）の直列体とにより構成され、中間電
位点（９０１）におけるバイアス電位２８２段目及び３
段目のフリップフロップ＜２１　（３）のＱ出力２Ｑ％
　３Ｑにおける’Ｈ’Ｌ／へ＃の電位ＶｏＨ（＠　Ｖｏ
ａ　）とｓ　ｚ　ｅ　レヘｋ　１７）電位”ＯＸｉ　（
”　ｖｏｏ−ｖＢＥ　Ｎ　ｖＢＩ　Ｆｉ　ＮＰＮ　）　
７　ンシＸ　タＯベース、エミッタｌ！Ｉ菟圧である。

）との中間電位−Ｍ（−（Ｖｏａ＋４ｏＴＪ）／２　Ｑ
ｖｕ−”Ｂｌ／２　）になるようにしである。

次に、この様に構成された帰還形分周回路の動作につい
て第２図に示す波形図に基づいて説明する。まず、初期
状態として初段、２段目、及び３段目のフリップフロッ
プ（１）　（２）　（３）の出力端Ｑ　ｊ−らのＱ出力
がともに’Ｌ’レベルとする。時点ｔ１においてクロッ
ク信号霜が’Ｌ’レベルから“Ｈ”レベルに変化すると
、初段のフリップフロップ（１）の非反転入力端りけ２
段目及び３段目のフリップフロップ（２１（３＞のＱ出
力２Ｑ％　３Ｑが％Ｌ＃レベルであるため“Ｈ”レベル
か印加されて−ると同様となっている、つｔり、Ｑ出力
２Ｑ１３Ｑのオア出力となる見かけ上の反転入力信号Ｄ
ｏが％Ｌルベルとなっているため、そのＱ出力１Ｑけ遅
延時間τπ後に％Ｈルベルとなる。また、２段目、３段
目のフリップフロップ（２）（３）の非反転入力端りに
１Ｌルベルが印加されているため、そのＱ出力２ＱＮ　
３Ｑけ’Ｌ’レベルのまま変化しない。時点ｔ２におい
て、クロック信号Ｔ０がｖレベルから“Ｈ”レベルに変
化すると、初段のフリップフロップ（１）の見かけ上の
反転入力信号にが１Ｔ、Ｉ“レベルのｔまであるので、
そのＱ出力１Ｑけ１にルベルのままであり、２段目のフ
リップフロップ（２）の非反転入力端りにｑ″ＨＨルベ
ル加されているため、そのＱ出力２Ｑは遅延時開τＦＦ
後に１「レベルとなる。このＱ、出力２Ｑの１′Ｈルベ
ルへの変化と同時にＮＰＮ　）ランジスタ（８）のベー
ス電位がＮＰＨ）ランジスタ（１０４）のベース電位よ
り高くなるた゛め、非反転入力端りは１ｒＪルベルが印
加されて−ると同様になり、見かけ上の反転入力信号Ｄ
Ｏが“Ｈ”レベルの状態となるものである。３段目の７
リツプ７ワツプ（３）の非反転入力端りが％　Ｌ　＃レ
ベルの１まであるので、その出力３Ｑけ１ルベルのまま
である。時点ｔ５において、クロック信号ＴＯが’ｌｕ
’レベルから１ｖレベルに変化すると、初段のフリップ
フロップ（１）の見かけ上の反転入力信号が“Ｈ”レベ
ルの状態であり、その出力１ｑは遅延時間１後に１ｖレ
ベルとなる。また、２段目の７９ツブフロツプ（２）の
反転入力端りが’Ｈ’レヘＡ／のままであるので、その
Ｑ出力２ｑは“Ｈ”レベルのまま変化しない０３段目の
フリップフロップ（３）の非反転入力端り、に’）Ｉ’
レベルが印加されているため、そのＱ出力３Ｑは遅延時
間τη後に１Ｈ９レベルとなる。この時、ＮＰＮ　ｌ−
ランジスタ（１０２）のベースも“Ｈ”レベルになり、
見かけ上の反転入力端　Ｄｏけ“Ｈ”レベルの状態であ
る。時点ｔ４において、クロック信号Ｔ０が１］ｌｌｌ
＃レベルから“Ｈ”レベルに変化すると、初段のフリッ
プフロップ（１）の見かけ上の反転入力信号焉が“Ｈ”
レベルのままであるので、そのＱ出力１Ｑけ’Ｌ’レベ
ルのままである。

また、２段目のフリップフロップ（２）の非反転入力端
りに％Ｌ＃レベルが印加されているため、そのＱ出力２
Ｑけ遅延時間τｎ後％　ｒ、　ＩＰレベルとなる。３＆
目のフリップフロップ（３）の非反転入力端りが′Ｈ９
レベルのままであるので、そのｑ出力３Ｑけ“Ｈ”レベ
ルのままである。時点ｔ５において、クロック信号Ｔ０
が１Ｌルベルから′Ｒ“レベルに変化すると、初段の７
リツプ７ワツプ（１）の見かけ上の反転入力信号ＤＯ０
が“Ｈ”レベルのままであるので、そのＱ出力１Ｑは一
ルベルのままであり、２段目のフリップフロップ（２）
の非反転入力端りが１Ｌルベルのままであるので、その
Ｑ出力２Ｑけ１Ｌルベルのままである。また、３段目の
フリップフロップ（３）の非反転入力端りに％　Ｌ　＃
レベルが印加されて−るため、そのＱ出力３ｑけ遅延時
間τｎ後に％　１１．　Ｉレベルとなる。このＱ出力３
Ｑの′Ｖレベルへ”の変化と同時に、Ｑ出力２Ｑも％　
ｒＪ＃レベルであるので、ＮＰＮトランジスタ（１０２
）　　（８）両者のベース電位がＮＰＮ　）ランジスタ
（１０４）のベース電位より低くなるため、非反転入力
端ｎ　Ｆ！％　Ｌ　＃レベルが印加されて−ると同様に
なり、見かけ上の反転入力信号にが′Ｖレベルの状態と
なるものである。従って、時点ｔ５からτη後に、初段
、２段目、及び３段目のフリップフロップ（１）（２）
（３）のＱ出力は全て１Ｌルベルとなり、初期状態に戻
るものである。以後、上記したと同様に動作することに
なるものである。

この様に構成された帰還形分周回路にあっては、２段目
及び３段目のフリップフロップ＜２）（３）のＱ出力が
帰還信号として初段のフリップ７０ツブ（１）における
マスターフリップフロップ（１０１）の差動回路を構成
するＮＰＨ）ランジスタ（１０２）　（８１０ベースに
直接入力されることになるため、等制約にＯＲゲ−トの
遅延時間は無視でき、この帰還形分周回路のループ遅延
時間はフリップ７０ツブの遅延時間τｎだけとなるもの
である。そして、この帰還形分周回路の動作限界速度ｆ
ｍａｚ（２）は次式（２）で表わされるものである。

ｔ　ｒＩｕＬ！（２）−−−・・（２）２丁ＩＦＩＦ 従って１この帰還形分周回路の動作速度はアリツブフロ
ップの遅延時間だけにより決定され、上ｔ＋（２）式で
示した動作限界周波数ｆ１工（２）まで高速化が図れる
ことになるものである。

第３図及び第４図に示した従来例のものと比較すると、
次式（３）から明らかなように、この実施側のものけそ
の動作限界周波数ｆｍｓｘ　（２）か（τη＋τＧ）／
τｎ倍高められ、それだけ動作速度を速められるのであ
る。

例えは、通常フリップフロップの遅延時間τｎはＯＲゲ
ートの遅延時間τＧの１〜１．５倍で構成できるから５
／、〜２倍程度ｒめられることになるものである。

なお、上記実施例においては、１１５分周回路について
説明したが、これに限られるものではなく、フリップフ
ロップをｎ（３以上の部数）段接続した帰還形分周回路
に適用できることは言うまでもない。

〔発明の効果〕

この発明は以上に述べたように、反転入力端、非反転入
力端、出力端、及びクロック信号が入力されるクロック
入力端を有するアリツブ７０ツブをｎ（３以上の整数）
段備え、初段の７リツプ７四ツブの反転入力端あるいは
非反転入力端の一方の入力端にｎ段目のフリップフロッ
プの出力端からの信号を帰還信号として入力させ、上記
一方の入力端に接続される初段のフリップフロップのト
ランジスタに並列に接続され、ｎ−１段目のフリップフ
ロップの出力端からの信号を帰還信号として入力される
帰還用トランジスタと、初段の７リツプ７四ツブの反転
入力端あるψは非反転入力端の他方の入力端に、上記帰
還信号における“Ｈ”レベル電位と１−ルベル電位との
間の電位を与えるバイアス手段とを設けたので、回路に
おけるループ遅延時間をフリップ７０ツブの遅延時間と
等しくでき、その結果高速化を図ることができるという
効果を有するものである。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す要部回路１、第２図
はこの発明の一実施例における各部のタイミングチャー
トを示す因、第３図及び第４図は従来の帰還形分周回路
を示すブロック図及び要部回路図、第５白は従来例にお
ける各部のタイミングチャートを示す図である。 図において口１　（２１（３）はマスタ・スレーブ形ｐ
フリップフロップ、（１０ユ）はマスタフリップ７０ツ
ブ、（１０２）はスレーブフリップフロップ、（８）は
帰還信号用トランジスタ、（９１バイアス手＆である〇
なお、各図中同一符号ね゛同−又は相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）反転入力端、非反転入力端、出力端、及びクロッ
   ク信号が入力されるクロック入力端を有するフリップフ
   ロップをｎ（３以上の整数）段備え、ｎ段目のフリップ
   フロップの出力端からの信号が帰還信号として入力され
   る初段のフリップフロップの反転入力端あるいは非反転
   入力端の一方の入力端に接続される初段のフリップフロ
   ップのトランジスタに並列に接続され、（ｎ−１）段目
   のフリップフロップの出力端からの信号が帰還信号とし
   て入力される帰還信号用トランジスタと、初段のフリッ
   プフロップの反転入力あるいは非反転入力端の他方の入
   力端に、上記帰還信号における“Ｈ”レベル電位と“Ｌ
   ”レベル電位との間の電位を与えるバイアス手段とを設
   けたことを特徴とする帰還形分周回路。
2. （２）フリップフロップはマスタ・スレーブ形Ｄフリッ
   プフロップであることを特徴とする特許請求の範囲第１
   項記載の帰還形分周回路。