JPS6129213A - 半導体回路 - Google Patents

半導体回路

Info

Publication number
JPS6129213A
JPS6129213A JP14937084A JP14937084A JPS6129213A JP S6129213 A JPS6129213 A JP S6129213A JP 14937084 A JP14937084 A JP 14937084A JP 14937084 A JP14937084 A JP 14937084A JP S6129213 A JPS6129213 A JP S6129213A
Authority
JP
Japan
Prior art keywords
potential
transistor
input signal
circuit
reference potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14937084A
Other languages
English (en)
Other versions
JPH0644705B2 (ja
Inventor
Hiroaki Nanbu
南部 博昭
Noriyuki Honma
本間 紀之
Kunihiko Yamaguchi
邦彦 山口
Kazuo Kanetani
一男 金谷
Goro Kitsukawa
橘川 五郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59149370A priority Critical patent/JPH0644705B2/ja
Priority to US06/755,910 priority patent/US4727265A/en
Publication of JPS6129213A publication Critical patent/JPS6129213A/ja
Publication of JPH0644705B2 publication Critical patent/JPH0644705B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/603Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H03K17/6285Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several outputs only combined with selecting means
    • H03K17/6292Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several outputs only combined with selecting means using current steering means

Landscapes

  • Static Random-Access Memory (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は電流切換回路を有する半導体回路に関するもの
である。
〔発明の背景〕
従来から半導体装置においては入力信号によって電流が
流れる径路を切換える電流切換回路が多用されている。
第15図は従来多用されている半導体メモリの入力バッ
ファ回路を示しており、エミッタが共通に接続されてい
るトランジスタQ1およびQ2が電流切換回路を構成し
ている。入力信号Vuixと参照電位vaBのレベルは
通常第16図に示すような関係になっており、入力信号
VIN1が高電位VINよ(H)のとき電’A I 1
はトランジスタQlに流れ、Vrptxが低電圧Vll
lb(L)のとき■1はトランジスタQ2に流れる。と
ころでメモリの入力バッファ等においては、例えば特開
昭58−222486号に示されるように、システムか
ら高電位または低電位のクロック信号が供給されたとき
だけ入力信号を取込むラッチ機能をもたせることがしば
しば必要になる。第17図は入力バッファにラッチ機能
をもたせた従来例を示している。ここで入力信号はVI
N□、クロック信号はVINzに入力される。この例で
はクロック信号VINzが低電位のとき入力信号VIN
Iが取込まれるようになっている。つぎに第17図に示
す従来例の回路動作について簡単に説明する。いま、ク
ロック信号VIN2が低電位にあるとすると電流源工、
の電流はトランジスタQ3に流れる。このとき入力信号
VIN工が高電位であるか低電位であるかによって、電
流源I、の電流はトランジスタ♀1またはQ2に流れ。
出力信号Vo、が低電位または高電位になる。つぎにク
ロック信号VIN2が高電位であると電流源工。
の電流はトランジスタQ4に流れる。この電流がトラン
ジスタQ5またはQ6のいずれに流れるかは各トランジ
スタのベース電位のうち、どちらが高電位にあるかによ
って決まる。トランジスQ5およびQ6のベースには各
々出力信号vO□、V o 1をレベルシフト回路LS
で適当にレベルシフトした電位が加わる。このため1例
えば出力信号VOtが高電位でVO2が低電位であると
すると、トランジスタQ6に電流が流れ出力信号は前の
状態がそのまま維持される。すなわちクロック信号Vl
に2が高電位の場合、バッファ出力は入力信号VIN1
に依らない。
ところで第17図のように、ラッチ機能を縦積み論理回
路(シリーズ・ゲート)で実現した場合、電源電圧およ
びトランジスタの飽和による制限から大振幅の信号が扱
えないという問題が生じる。
つぎにこの簡題点を具体的な数値例によって詳しく説明
する。いま、出力信号Vo□およびVozの電位振幅が
2.6v必要であるとする。このとき電源VTiがOv
とするとノードN1またはノードN2のどちらかの電位
が−2,6vになる。ノードN1の電位が−2,6vに
なったとすると、入力信号VI?4.の高電位はトラン
ジスタQ1が飽和しないように−2,6v以下にする必
要がある(トランジスタを飽和させないためには、標準
使用条件下ではコレクタ電位をベース電位よりも高くな
るようにしておく必要がある)。入力信号V+stの振
幅が0.4vとすると、入カー信号vIN1ノ低電位バ
ー3.OVとなり、参照電位V 881はそれらの中間
電位−2,8Vとなる。よってノードN3の電位はトラ
ンジスタQ2のベース・エミッタ間電圧VBEを0.8
vとして−3,6vになる。したがって参照電位VBB
zはトランジスタQ3が飽和しないように−3,6V以
下にする必要がある。そのためノードN4の電位はトラ
ンジスタQ3のベース・エミッタ間電圧VBEを0.8
Vとして−4,4Vになる。すなわち電源電圧VDはト
ランジスタQ7が飽和しないように−4,4v以下にす
る必要がある。ノードN5の電位はトランジスタQ7の
ベース・エミッタ間の電圧VBEを0.8vとして−5
,2vになる。いま抵抗RDに加える電圧を0.4vと
すると、電源VT、はすくなくとも−5,6vでなけれ
ばならない。
この場合、通常5.2vの電源で使用しているメモリL
SIなどでは第17図に示した回路が使用できないこと
になる。
〔発明の目的〕
本発明は大振幅の信号を発生する入力バッファにラッチ
機能を持たせることを可能にした電流切換回路を有する
半導体回路を得ることを目的とする。
〔発明の概要〕
上記の目的を達成するために本発明による半導体回路は
、高低2種類の電位をとる入力信号がベース(ゲート)
に印加される第1のトランジスタと、参照電位がベース
(ゲート)に印加され、かつエミッタ(ソース)が第1
のトランジスタのエミッタ(ソース)と接続された第2
のトランジスタと、上記第1のトランジスタのエミッタ
(ソース)と第2のトランジスタのエミッタ(ソース)
に共通に接続された電流源と、上記第2のトランジスタ
のベース(ゲート)に印加する参照電位を発生する参照
電位発生回路とからなる電流切換回路において、上記参
照電位発生回路はクロック信号に応答して、上記第1の
トランジスタのベース(ゲート)に印加される高低2種
類の電位の中間の電位と、上記高低2種類の電位のうち
高い方の電位よりさらに高い電位と、上記高低2種類の
電位のうち低い方の電位よりもさらに低い電位との3種
類の電位を発生し、上記クロック入力時点での入力信号
に対応した状態をラッチする機能をもつことにより、電
源電圧およびトランジスタの飽和による信号振幅の制限
をゆるめ、はるかに大振幅の信号を扱うことを可能にし
たものである。
〔発明の実施例〕
つぎに本発明の実施例を図面とともに説明する。
第1図は本発明の基本概念を説明するための第1の実施
例を示す図、第2図は参照電位の電位レベルを入力信号
の電位レベルと対比して示す図、第3図、第4図、第5
図はそれぞれ本発明の第2、第3、第4の実施例を示す
図、第6図は第4の実施例におけるクロック信号と信号
電圧設定法の一例を示す図、第7図は上記信号電圧設定
法の他の例を示す図、第8図、第9図、第10図はそれ
ぞれ本発明における第5.第6、第7の実施例を示す図
、第11図はラッチ機能をもたせたメモリLSIでバッ
ファ・デコーダ回路の動作余裕度を増大させた実施例を
示す図、第12図は入力信号レベルと同一の電源電圧依
存性をもつ参照電圧とクランプされた入力電位を示す図
、第13図は参照電位とクランプされた入力電位に所望
の電源電圧および温度依存性をもたせる一例を示す図、
第14図はpnpトランジスタで構成した電流切換回路
に本発明を適用した実施例を示す回路図である。
第1図において高低2種類の電位をとる入力信号VIN
□がベースに印加される第1のトランジスタQ1と、参
照電位発生回路により参照電位vanがベースに印加さ
れる第2のトランジスタQ2とのそれぞれのエミッタを
接続し、その接続点を電流源工、に接続し、上記各トラ
ンジスタQ1およびQ2のコレクタはそれぞれ負荷Z1
およびZ2に接続されている。上記参照電位発生回路で
発生する参照電位VSSの電位レベルを入力信号VIN
tの電位レベルに対比して第2図に示す。第1図に示す
回路において入力信号Vu+x3取込む場合は、参照電
位発生回路で入力信号v+s1の高電位VIN1(H)
と入力信号VIN□の低電位VINI(L)の中間電位
の参照電位VaB(M)を発生すればよい。このとき上
記のように入力信号VIN工が高電位VIN□(H)な
らばトランジスタQ1がオンし、電流源11の電流は負
荷Z4に流れ、入力信号VIN□が低電位V+5x(L
、)ならばトランジスタQ2がオンし、電流源11の電
流は負荷Z2に流れる。また第1図の回路において入力
信号■IN1を取込まないようにするには、参照電位発
生回路で入力信号■IN1の低電位V+Nx(L)より
もさらに低い電位の参照電位VBB(L)、または入力
信号VIN、−の高電位VIN□(H)よりもさらに高
い電位の参照電位vaB(H)を発生すればよい。この
状態では入力信号VINIのレベルがどのようになった
としてもトランジスタQ1またはQ2が必ずオンする。
第3図は本発明の第2の実施例を示す図で、前記第15
図の入力バッファ回路に本発明を適用してラッチ機能を
もたせた例である。第3図において参照電位発生回路は
クロック信号VIN2が低電位(または高電位)のとき
入力信号VIN工の高電位と低電位の中間の電位、クロ
ック信号VIN2が高電位(または低電位)でかつ出力
信号Vo、が高電位のときは入力信号VIN□の高電位
よりさらに高い電位、入力信号VIN2が高電位(また
は低電位)でかつ出力信号Vo、が低電位のときは入力
信号vaNtの低電位よりさらに低い電位の参照電位V
Saを発生する回路であれば、どのような回路であって
もよい。上記回路で入力信号vIN、を取込む場合はク
ロック信号VIN2を低電位(または高電位)にすれば
よい。このとき参照電位発生回路は入力信号VIN1の
高電位と低電位の中間の電位の参照電位Vss(M)を
発生するので、入力信号VIN□が高電位のとき電流源
■、の電流は抵抗R1に流れて出力信号V O1が低電
位になり、入力信号VIN1が低電位のとき電流源工、
の電流は抵抗R2に流れて出力信号VOaが低電位にな
る。また入力信号VIN工を取込まない場合はクロック
信号vlN2を高電位(低電位)にすればよい。このと
き参照電位発生回路は出力信号■o1が高電位のとき入
力信号VINmの高電位よりさらに高い電位の参照電位
VaBを発生するので、入力信号VIN1が高電位であ
ろうと低電位であろうと出力信号vo1は高電位になる
。一方、出力信号vo1が低電位のときは、入力信号V
IN□が高電位であろうと低電位であろうと出力信号V
o工は低電位になる。
つぎに第3図に示す回路において、前記第17図に示し
た従来の回路が通常5.2vの電源で使用するメモリL
SIなどに使用できなかった点について、そのようなこ
とがないことを、具体的な数値例を示して説明する。第
3図の回路において、第1の実施例と同様に出力信号v
o1およびVO2の電位振幅が2.6v必要であるとす
る。電源VT□がOVであるとするとノードN1または
ノードN2のどちらかの電位が−2,6■になる。ノー
ドN2の電位が−2,6vとすると、参照電位VaBの
高電位はトランジスタQ2が飽和しないように−2,6
v以下にする必要がある。入力信号VIN工の電位振幅
が0.4vであるとすると、参照電位vBBの電位振幅
は0.8V程度必要となり、参照電位vaBの低電位は
−3,4V、中間電位は−3,Ov、また入力信号VI
N1171高電位は−2,8v、低電位は−3,2v1
mなる6ノードN3が最も低電位になるのはこの電位が
入力信号VIN1の低電位から決まる時であり、トラン
ジスタQ1のペース・エミッタ間電圧VBEを0.8V
とすルト、ノードN3の電位は−4,OVとなる。よっ
て電源電圧VDはトランジスタQ7が飽和しないように
−4,0v以下にする必要がある。
したがってノードN5の電位はトランジスタQ7のベー
ス・エミッタ間の電圧VBEを0.8vとして−4,8
Vになる。いま抵抗RDに加える電圧を0.4■とする
と、電源vT2は−5,2V以下であればよい。したが
ってこの場合、通常5.2vの電源で使用しているメモ
リLSI等に上記第3図に示す回路を使用することがで
きる。
第4図は本発明の第3の実施例を示した図であり、電流
切換回路のコレクタに非線形負荷(例えばトランジスタ
、ダイオード、抵抗等を含む回路)    1を接続し
た回路に対して、本発明に従いラッチ機能を持たせた例
を示している。一般に負荷がどのような非線形回路であ
っても、第4図に示す回路で電流が切換ると、そのコレ
クタには信号電圧が現われるので、本実施例ではその信
号を検出して参照電位を発生している。したがって第4
図の回路についても、前記実施例について説明したのと
同様の説明が成立ち、例えば第4図の回路において出力
信号Vo□、VO2の電位振幅が2.6vであったとし
ても、通常5.2vの電源で使用しているメモリLSI
等に使用することが可能である。
第5図は本発明の第4の実施例を示す図で、上記第2お
よび第3の実施例における参照電位発生回路の一実現方
法を示している。第5図において、参照電位VBB発生
回路CK2の中にあるレベルシフト回路はGK2の出力
と入力電位VINIのレベルのマツチングをとるための
ものであり、必要がなければ省略してもよい。上記実施
例において参照電位vesの電位は、入力信号VINI
の電位と第2図に示した関係になるように設定する。す
なわち第5図の参照電位発生回路CK2の中にあるレベ
ルシフト回路のレベルシフト量をVSとすると、第2図
における参照電位VSSの高電位VBa(H)はVT3
−VS、また参照電位VBB(7)中間電位VBB(M
)はV7a  RI X I2(またはIa)−Vs、
また参照電位vasの低電位VaB(L)はVT3−R
I X L−R1x I3−Vsとなるため、電位VT
3、抵抗R1、電流工2、電流■3およびレベルシフト
量Vsを変化させることによって参照電位VBBを任意
の電位に設定できる。なおVo工、VO2は第3図また
は第4図に示した第2および第3の実施例における出力
信号電圧vo1、vO□が印加されることを示している
。第6図は上記第4の実施例におけるクロック信号VI
N2と、出力信号■o1、VO2の電位関係の設定法の
一例を示した図である。この場合第5図の回路において
、入力信号VIN1を取込むようにするにはクロック信
号VIN2を低電位VIN!(L)にすればよく、入力
信号V夏Nxを取込まないようにするにはクロック信号
VIN2を高電位VIN2(H)にすればよい。このと
きトランジスタQ1とQ2のうち、どちらがオンするか
は入力信号vIN1には依らず、出力電位Voi、vO
□の高低関係だけによって決まる。
第7図は第5図に示す第4の実施例において、クロック
信号VINZと出力信号Vox、 ’vo2との電位関
係の他の設定例を示した図であり、この場合は第6図に
示したものとは逆に、入力信号VIN1を取込むときは
クロック信号VIN2を高電位VIN2(H)に、取込
まないときは低電位VIN2(L)にすればよい。
第8図は本発明の第5の実施例を示す図で、メモリLS
Iのバッファ・デコーダ回路中のバッファ回路CKIに
本発明を適用した例を示している。
また同図にはダイオード・デコーダの一部も示している
(特開昭53−97347号参照)。ここでバッファ回
路CKIおよび参照電位VBB発生回路CK2の中にあ
るLSはすべてレベルシフト回路であり、トランジスタ
、ダイオード、抵抗、コンデンサ等の単体または組合わ
せで構成した周知のどのような回路であってもよい。第
8図において入力信号ViN□をレベルシフトした電位
V’lN1と参照電位VBBとの電位関係は第2図のよ
うに設定する。またクロック信号VIN2と出力電位V
O□および出力電位vo2の電位関係は第6図のように
設定してもよいし、第7図のように設定してもよい。い
ま、−例としてクロック信号VINzと出力電位VO1
および出力電位vO□の電位関係を第7図のように設定
した場合を考える。このときバッファ回路GK1に入力
信号VIN1を取込むようにするには、クロック信号V
IN2を高電位VIN、(H)にすればよい。このとき
トランジスタQ5、Q7は必ずオンし、電流I3は抵抗
R3に、電流工、は抵抗R3およびR4に流れ、参照電
位VSaは中間電位va8(M)になる。一方バッファ
回路CKIに入力信号VIN1を取込まないようにする
には、クロック信号VINgを低電位VIN2(L)に
すればよい。−例としてクロック信号VIN2を低電位
に切換える直前に、出力信号V o 、””’M’高電
位、出力信号vO□が低電位であったとすると、クロッ
ク信号VIN2が切換ったときにトランジスタQ5、Q
8がオンす      ゛る。このため電流I1、I4
は抵抗R3のみに流れ、参照電位vaBは高電位VRB
(H)となり、出方信号vo1は高電位、出力信号V 
o wは低電位のまま維持される。
第9図は本発明の第6の実施例を示し、第8図に示す第
5の実施例と異なる点は、上記第5の実施例が出力信号
VO1、VO2を直接トランジスタQ8、Q6のベース
にそれぞれ印加しているのに対し、本実施例では出力信
号VO□、VO2とバッファ回路CK3を通してトラン
ジスタQ8、Q6のベースに印加している点だけである
。このようにバッファ回路CK3を挿入すると、トラン
ジスタQ8、Q6に印加する信号V′01、V’o2を
抵抗R5、R6,R7および電流工、で所望のレベルに
自由に設定することができる。
第10図は本発明の第7の実施例を示す図である。
本実施例が第8図に示す第5の実施例および第9図に示
す第6の実施例と異なる点は、本実施例における参照電
位発生回路GK2のトランジスタQ6およびQ8に印加
する信号V’Otおよびv′o2を第17図に示したラ
ッチ機能をもったバッファ回路CK3で発生させている
点だけである。上記のように信号V’01およびv′0
□の振幅は0.8V程度と小さいので、上記第17図の
回路を使用しても前記したような問題は生じない。
第11図は本発明に従ってラッチ機能をもたせたメモリ
LSIでバッファ・デコーダ回路の動作余裕度をさらに
増大させた第8の実施例である。バッファ回路CKIの
中のダイオードD1は、入力信号VIN□を抵抗R7お
よび容量C1でレベルシフトした信号vlN’1の高電
位をクランプするために、またトランジスタQllはV
’ IN□の低電位をクランプするために設けている。
これらのクランプ回路は入力信号vIN1(またはV’
+Nx)の振幅をトランジスタQ1、Q2、またはQ3
、Q4で構成しているカレントスイッチを駆動できる程
度の振幅(約0.4V)まで小さく低振幅化する働きが
あり、このようにすると、前記したようにトランジスタ
Q1〜Q4および電流源11、I2を構成している各ト
ランジスタが飽和しにくくなる。メモリLSIにおいて
は電源電圧および温度の変動によって入力信号VINI
(またはV’1N1)のレベルが変化するため、参照電
位vesの中間電位VBB(M)のレベルにも電源電圧
および温度依存性を持たせることが要求される。第12
図は一例として上記要求を満足する電源電圧依存性をも
つ参照電位Vss(M)の電位を示している。ここで信
号V’1N1(7)高電位V’+Nt(H)および低電
位V’1Nt(L)、ならびに参照電位vQQt7)高
電位Vss(H)および低電位VaB(L)は、電源電
圧がある範囲内で変動するかぎりは、参照電位Vas(
M)と上記第2図に示した電位関係になっていなければ
ならない。信号振幅を増大させずにこの条件を満足させ
るにはV’1N1(H)およびV’+Nz(L)、ナラ
びにVas(H)およびVsa(L)にも上記参照電位
Vee(M)と同様の電源電圧依存性を持たせればよく
、その様子を同図に示した。なお同図縦軸の電位はV’
lN1の振幅で規格化している。また温度依存性につい
ても上記と同様の議論が成立ち。
V’+N1、vaBに同一の温度依存性をもたせればよ
いことは明らかである。第13図は参照電位VSSとク
ランプされた入力電位V’IN□に、所望の電源電圧お
よび温度依存性を持たせる方法の一例を示している。同
図において、電位Vcs、 Vt、、 VHは第11図
のVO2,VL、VHにそれぞれ印加するものである。
以下に一例として参照電位va8の中間電位Vse(M
)の電源電圧VEE依存性および温度に対して最も依存
性の大きなトランジスタのベース・エミッタ間電圧VB
E依存性として VBB(M):(1−α)VEE+(1−=2a)Va
E(1)ただしαは定数 という関係が要求された場合について具体的数値例を示
す。いま第11図においてトランジスタQ9およびQI
Oを飽和させないため、電位Vcsを標準状態で−3,
6vに設定する。このためには、R7/R8=3.50
とする。このときのVcsはVcs=0.778VEE
+O,’556VaE(2)なる依存性をもつ。またV
aa(M)とVaB(H)およびVaB(L)の電格差
を標準状態で0.4vとするためには、第11図におい
てR4/ R5=          i。
R4/R6=0.5とする。以上の条件のもとてVSa
(M)に(1)式に示した依存性をもたせるためには、
第11図の回路においてR3/R5=R3/R6=2.
00−2.25cz トする。コノときVSa(H)お
よびVee(L)は(1)式と同様の依存性をもつ。ま
たV’ INx (L )およびV’1N1(H)とv
aB(M)との電位差を0.2vとし、かつ(1)式と
同様の依存性を持たせるには、R9/ R10=4.7
5−4.50α、R11/R12=4.25−4.50
αとすればよい。なおR13、R14はレベルシフト用
の抵抗であり、第11図の抵抗R7と同一の電圧を発生
させるものである。なお第13図に示した回路は単に一
例を示したのであって、所望の電源電圧および温度依存
性を持たせることができるものであれば、周知のどのよ
うな回路を用いてもよい。
上記の説明ではnpnトランジスタで構成した電流切換
回路に本発明を適用した例を示したが、第14図に一実
施例を示したように、pnpトランジスタで構成した電
流切換回路に本発明を適用できることはもちろんである
。またバイポーラトランジスタの代りにFETを使用し
た類似の回路についても、本発明を同様に適用すること
ができる。
〔発明の効果〕
上記のように本発明による半導体回路は、高低2種類の
電位をとる入力信号がベース(ゲート)に印加される第
1のトランジスタと、参照電位がベース(ゲート)に印
加され、かつエミッタ(ソース)が第1のトランジスタ
のエミッタ(ソース)と接続された第2のトランジスタ
と、上記第1のトランジスタのエミッタ(ソース)と第
2のトランジスタのエミッタ(ソース)に共通に接続さ
れた電流源と、上記第2のトランジスタのベース(ゲー
ト)に印加する参照電位を発生する参照電位発生回路と
からなる電流切換回路を有する半導体回路において、上
記参照電位発生回路はクロック信号に応答して、上記第
1のトランジスタのベース(ゲート)に印加される高低
2種類の電位の中間の電位と、上記高低2種類の電位の
うち高い方の電位よりさらに高い電位と、上記高低2種
類の電位のうち低い方の電位よりもさらに低い電位との
3種類の電位を発生し、上記クロック入力時点での入力
信号に対応した状態をラッチする機能をもっことにより
、従来のように電源電圧およびトランジスタの飽和によ
る制限から大振幅(約2.6v以上)の信号を扱うこと
ができないというようなことがなく、大振幅の信号を発
生する入力バッファにラッチ機能をもたせることを可能
にした電流切換回路を有する半導体回路を得ることがで
きる。
【図面の簡単な説明】
第1図は本発明の基本概念を説明するための第1の実施
例を示す図、第2図は参照電位の電位レベルを入力信号
の電位レベルと対比して示す図、第3図、第4図、第5
図はそれぞれ本発明の第2、第3、第4の実施例を示す
図、第6図は上記第4の実施例におけるクロック信号と
信号電圧設定の一例を示す図、第7図は上記信号電圧設
定の他の例を示す図、第8図、第9図、第10図はそれ
ぞれ本発明における第5、第6、第7の実施例を示す図
、第11図はラッチ機能をもたせたメモリLSIでバッ
ファ・デコーダ回路の動作余裕度を増大させた第8の実
施例を示す図、第12図は電源電圧依存性をもつ参照電
位とクランプされた入力電位を示す図、第13図は参照
電位とクランプされた入力電位に所望の電源電圧および
温度依存性をもたせる一例を示す図、第14図はpnp
トランジスタで構成した電流切換回路を示す図、第15
図は従来の半導体メモリの入力バッファ回路図、第16
図は入力信号電位と参照電位との関係を示す図、第17
図は従来のバッファにラッチ機能をもたせた回路を示す
図である。 ■□・・・電流源 Ql・・・第1のトランジスタ Q2・・・第2のトランジスタ VINよ・・・入力信号   VIN□・・・クロック
信号VaS・・・参照電位    LS・・・レベルシ
フト回路CKI・・・バッファ回路 CK2・・・参照電位発生回路 CK3・・・バッファ回路

Claims (1)

    【特許請求の範囲】
  1.  高低2種類の電位をとる入力信号がベース(ゲート)
    に印加される第1のトランジスタと、参照電位がベース
    (ゲート)に印加され、かつエミッタ(ソース)が第1
    のトランジスタのエミッタ(ソース)と接続された第2
    のトランジスタと、上記第1のトランジスタのエミッタ
    (ソース)と第2のトランジスタのエミッタ(ソース)
    に共通に接続された電流源と、上記第2のトランジスタ
    のベース(ゲート)に印加する参照電位を発生する参照
    電位発生回路とからなる電流切換回路を有する半導体回
    路において、上記参照電位発生回路はクロック信号に応
    答して、上記第1のトランジスタのベース(ゲート)に
    印加される高低2種類の電位の中間の電位と、上記高低
    2種類の電位のうち高い方の電位よりさらに高い電位と
    、上記高低2種類の電位のうち低い方の電位よりもさら
    に低い電位との3種類の電位を発生し、上記クロック信
    号入力時点での入力信号に対応した状態をラッチする機
    能を有する半導体回路。
JP59149370A 1984-07-20 1984-07-20 半導体回路 Expired - Lifetime JPH0644705B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59149370A JPH0644705B2 (ja) 1984-07-20 1984-07-20 半導体回路
US06/755,910 US4727265A (en) 1984-07-20 1985-07-17 Semiconductor circuit having a current switch circuit which imparts a latch function to an input buffer for generating high amplitude signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59149370A JPH0644705B2 (ja) 1984-07-20 1984-07-20 半導体回路

Publications (2)

Publication Number Publication Date
JPS6129213A true JPS6129213A (ja) 1986-02-10
JPH0644705B2 JPH0644705B2 (ja) 1994-06-08

Family

ID=15473649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59149370A Expired - Lifetime JPH0644705B2 (ja) 1984-07-20 1984-07-20 半導体回路

Country Status (2)

Country Link
US (1) US4727265A (ja)
JP (1) JPH0644705B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03231264A (ja) * 1990-02-06 1991-10-15 Canon Inc カラー画像合成操作用の器具

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510745A (en) * 1987-07-29 1996-04-23 Fujitsu Limited High-speed electronic circuit having a cascode configuration
JPH01226213A (ja) * 1988-03-04 1989-09-08 Mitsubishi Electric Corp ドライバ回路
US4900954A (en) * 1988-11-30 1990-02-13 Siemens Components,Inc. Mixed CML/ECL macro circuitry
US4891535A (en) * 1988-12-20 1990-01-02 Tektronix, Inc. Single supply ECL to CMOS converter
GB2234872B (en) * 1989-08-03 1994-04-06 Plessey Co Plc High speed CMOS differential interface circuits
US5541545A (en) * 1995-06-07 1996-07-30 International Business Machines Corporation High speed bipolar D latch circuit with reduced latch clocking output corruption
US6850104B2 (en) 2003-03-10 2005-02-01 Texas Instruments Incorporated Master-slave latch with transparent mode

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4935143U (ja) * 1972-06-23 1974-03-28
JPS519260A (ja) * 1974-07-11 1976-01-24 Mitsubishi Rayon Co

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5033753B1 (ja) * 1971-02-05 1975-11-01
US3723761A (en) * 1971-09-21 1973-03-27 Hitachi Ltd Emitter-emitter coupled logic circuit device
JPS566536A (en) * 1979-06-28 1981-01-23 Nec Corp Integrated logic circuit
JPS5896425A (ja) * 1981-12-03 1983-06-08 Nec Corp 論理レベル変換回路
JPS603227A (ja) * 1983-06-21 1985-01-09 Nec Corp Ecl信号伝送回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4935143U (ja) * 1972-06-23 1974-03-28
JPS519260A (ja) * 1974-07-11 1976-01-24 Mitsubishi Rayon Co

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03231264A (ja) * 1990-02-06 1991-10-15 Canon Inc カラー画像合成操作用の器具

Also Published As

Publication number Publication date
JPH0644705B2 (ja) 1994-06-08
US4727265A (en) 1988-02-23

Similar Documents

Publication Publication Date Title
KR900000484B1 (ko) 레벨 변환회로
EP0486010B1 (en) Multi-level logic input circuit
JP2008544714A (ja) 低電圧vccを供給される差動トランジスタ対電流スイッチ
JPS6129213A (ja) 半導体回路
US5359241A (en) ECL circuit
JPS62293823A (ja) 論理レベル変換回路
US4536664A (en) A high speed, non-inverting circuit for providing an interface between TTL logic gates and Schottky transistor logic gates
JPS61127226A (ja) エミツタ結合ロジツク回路
JP3082336B2 (ja) Ecl−cmosレベル変換回路
JP2988430B2 (ja) レベル変換回路
JPS61293022A (ja) Ecl−ttl変換出力回路
EP0366294A2 (en) TTL-ECL level converting circuit
JPH03270319A (ja) レベル変換回路
JPH06169225A (ja) 電圧電流変換回路
JPS63253722A (ja) レベルシフト回路
JPS60217725A (ja) バツフア回路
JPH02280523A (ja) BiCMOS半導体装置
JP3294909B2 (ja) 電子スイッチ回路
JPS5846713A (ja) レベルシフト回路
KR100265347B1 (ko) 입력 버퍼링 장치
JP2787136B2 (ja) レベル変換回路
JPH04334120A (ja) Ecl出力回路
JPH03207117A (ja) レベル変換回路
JPH0514175A (ja) 差動型電圧レベルシフト装置
JPH06232710A (ja) 半導体集積回路