JPH03270319A - レベル変換回路 - Google Patents
レベル変換回路Info
- Publication number
- JPH03270319A JPH03270319A JP2069148A JP6914890A JPH03270319A JP H03270319 A JPH03270319 A JP H03270319A JP 2069148 A JP2069148 A JP 2069148A JP 6914890 A JP6914890 A JP 6914890A JP H03270319 A JPH03270319 A JP H03270319A
- Authority
- JP
- Japan
- Prior art keywords
- circuit section
- power supply
- transistor
- level
- ecl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 25
- 230000007812 deficiency Effects 0.000 abstract 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 23
- 230000001419 dependent effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
- H03K19/01812—Interface arrangements with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
レベル変換回路に係り、詳しくはＧａＡｓ論理レベルを
ＥＣＬ論理レベルに変換する変換回路に関し、 ＧａＡｓ論理レベルからＥＣＬ論理レベルにレベル変換
を行う際、高電源か変動しても動作マージンが不足する
ことなく安定したレベル変換を行うことができるレベル
変換回路を提供することを目的とし、 ＥＣＬ半導体デバイスの高電圧用の第１の電源と、ＥＣ
Ｌ半導体デバイスの低電圧用の第２の電源と、第１の電
源の電位より高い第３の電源と、第３の電源と第２の電
源との間に直列に接続されたトランジスタ、ダイオード
及び抵抗からなり、第３の電源及び第１の電源間におけ
るレベルの入力信号を前記トランジスタのベース端子に
入力し、ダイオードと抵抗との間より前記入力信号をＥ
ＣＬ論理レベルにレベルシフトして出力する入力レベル
シフト回路部と、第３の電源と第２の電源との間に直列
に接続された第１及び第２の分圧抵抗と定電流源とから
なる分圧回路部と、前記定電流源と第１又は第２の分圧
抵抗の接続点に接続されて前記定電流源の電位を所定の
電位にクランプするクランプ回路部と、第３の電源と第
２の電源との間に直列に接続されたトランジスタと、ダ
イオード及び抵抗とから構成され、前記分圧回路部の第
１及び第２の分圧抵抗の出力電圧を前記トランジスタの
ベース端子に入力し、ダイオードと抵抗との間より前記
出力電圧に基づいてバイアス電圧を出力するバイアス電
圧回路部と、第１の電源と第２の電源との間に設けられ
、エミッタ結合した第１及び第２のトランジスタと、前
記第１の電源と前記両トランジスタの各コレクタ端子と
の間に接続した抵抗と、前記両トランジスタのエミッタ
端子と前記第２の電源との間に接続した定電流源とから
なり、前記入力レベルシフト回路部の出力信号を前記第
１のトランジスタのベース端子に入力するとともに、前
記バイアス電圧回路部のバイアス電圧を前記第２のトラ
ンジスタのベース端子に入力し、前記第２のトランジス
タのコレクタ端子より出力信号を出力するＥＣＬ回路部
とを設けて構成した。
ＥＣＬ論理レベルに変換する変換回路に関し、 ＧａＡｓ論理レベルからＥＣＬ論理レベルにレベル変換
を行う際、高電源か変動しても動作マージンが不足する
ことなく安定したレベル変換を行うことができるレベル
変換回路を提供することを目的とし、 ＥＣＬ半導体デバイスの高電圧用の第１の電源と、ＥＣ
Ｌ半導体デバイスの低電圧用の第２の電源と、第１の電
源の電位より高い第３の電源と、第３の電源と第２の電
源との間に直列に接続されたトランジスタ、ダイオード
及び抵抗からなり、第３の電源及び第１の電源間におけ
るレベルの入力信号を前記トランジスタのベース端子に
入力し、ダイオードと抵抗との間より前記入力信号をＥ
ＣＬ論理レベルにレベルシフトして出力する入力レベル
シフト回路部と、第３の電源と第２の電源との間に直列
に接続された第１及び第２の分圧抵抗と定電流源とから
なる分圧回路部と、前記定電流源と第１又は第２の分圧
抵抗の接続点に接続されて前記定電流源の電位を所定の
電位にクランプするクランプ回路部と、第３の電源と第
２の電源との間に直列に接続されたトランジスタと、ダ
イオード及び抵抗とから構成され、前記分圧回路部の第
１及び第２の分圧抵抗の出力電圧を前記トランジスタの
ベース端子に入力し、ダイオードと抵抗との間より前記
出力電圧に基づいてバイアス電圧を出力するバイアス電
圧回路部と、第１の電源と第２の電源との間に設けられ
、エミッタ結合した第１及び第２のトランジスタと、前
記第１の電源と前記両トランジスタの各コレクタ端子と
の間に接続した抵抗と、前記両トランジスタのエミッタ
端子と前記第２の電源との間に接続した定電流源とから
なり、前記入力レベルシフト回路部の出力信号を前記第
１のトランジスタのベース端子に入力するとともに、前
記バイアス電圧回路部のバイアス電圧を前記第２のトラ
ンジスタのベース端子に入力し、前記第２のトランジス
タのコレクタ端子より出力信号を出力するＥＣＬ回路部
とを設けて構成した。
［産業上の利用分野コ
本発明はレベル変換回路に係り、詳しくはＧａＡｓ論理
レベルをＥＣＬ論理レベルに変換する変換回路に関する
ものである。
レベルをＥＣＬ論理レベルに変換する変換回路に関する
ものである。
近年のシステムの高速化に伴ってガリウム・ひ素（Ｇａ
Ａｓ）を用いたデバイスを使用するようになってきてい
るが、現在の化合物半導体の技術ではＧａＡｓのみでシ
ステムを構成することはいまだ難しく、既存の高速で動
作するＥＣＬ回路等の回路と併用して実用化することが
要求されている。そこで、ＧａＡｓ論理レベルをＥＣＬ
論理レベルに変換するためのレベル変換回路が必要とな
る。
Ａｓ）を用いたデバイスを使用するようになってきてい
るが、現在の化合物半導体の技術ではＧａＡｓのみでシ
ステムを構成することはいまだ難しく、既存の高速で動
作するＥＣＬ回路等の回路と併用して実用化することが
要求されている。そこで、ＧａＡｓ論理レベルをＥＣＬ
論理レベルに変換するためのレベル変換回路が必要とな
る。
［従来の技術］
従来、ＧａＡｓ論理レベルからＥＣＬ論理レベルに変換
する場合、第２図に示すようにＧａＡｓデバイス１内に
レベル変換回路２を設け、そのレベル変換回路２にてＧ
ａＡｓ内部ゲート回路３の出力レベル（ＧａＡｓレベル
）をＥＣＬ論理レベルに変換させてＥＣＬデバイス４に
出力させていた。即ち、レベル変換回路２はＶＤＤ（＝
＋２ボルト）とＥＣＬデバイス４から導いたＶＴ （
＝−２ボルト）の２電源間に、２つのＧａＡｓトランジ
スタ５，６を直列に接続し、ＧａＡｓトランジスタ６に
直列に接続された終端抵抗ＲＴを介してＥＣＬ論理レベ
ルを出力していた。
する場合、第２図に示すようにＧａＡｓデバイス１内に
レベル変換回路２を設け、そのレベル変換回路２にてＧ
ａＡｓ内部ゲート回路３の出力レベル（ＧａＡｓレベル
）をＥＣＬ論理レベルに変換させてＥＣＬデバイス４に
出力させていた。即ち、レベル変換回路２はＶＤＤ（＝
＋２ボルト）とＥＣＬデバイス４から導いたＶＴ （
＝−２ボルト）の２電源間に、２つのＧａＡｓトランジ
スタ５，６を直列に接続し、ＧａＡｓトランジスタ６に
直列に接続された終端抵抗ＲＴを介してＥＣＬ論理レベ
ルを出力していた。
一方、ＥＣＬデバイス４の電源はＧＮＤ（＝０ボルト）
、ＶＴ （＝−２ボルト）及びＶＥＥ（＝−５，２
ボルト）の３電源であり、ＥＣＬ回路７のエミッタ結合
された一方のトランジスタ８のベース端子に前記変換さ
れたＥＣＬ論理レベルが人力され、エミッタ結合された
他方のトランジスタ９のベース端子にＧＮＤ及びＶＥＥ
電源に基づいて生成されたバイアス電圧Ｖｒｅｆが入力
されるようになっていた。
、ＶＴ （＝−２ボルト）及びＶＥＥ（＝−５，２
ボルト）の３電源であり、ＥＣＬ回路７のエミッタ結合
された一方のトランジスタ８のベース端子に前記変換さ
れたＥＣＬ論理レベルが人力され、エミッタ結合された
他方のトランジスタ９のベース端子にＧＮＤ及びＶＥＥ
電源に基づいて生成されたバイアス電圧Ｖｒｅｆが入力
されるようになっていた。
［発明が解決しようとする課題］
しかしながら、上記従来のＧａＡｓデバイスｌに設けた
レベル変換回路２では、ＥＣＬ回路７を正常に動作させ
るために、終端抵抗ＲＴを５０オームとして０．８ボル
トの振幅を得る必要がある。
レベル変換回路２では、ＥＣＬ回路７を正常に動作させ
るために、終端抵抗ＲＴを５０オームとして０．８ボル
トの振幅を得る必要がある。
従って、各ＧａＡｓトランジスタ５，６の消費電力が大
きくなるという問題があるとともに、パターンも大型化
し集積化について問題があった。又、ＧａＡＳデバイス
１のＧａＡｓ出力論理レベルには高電源（Ｖ ＤＤ）依
存があるため、レベル変換回路２より出力されるＥＣＬ
論理レベルにも高電源（Ｖ ＤＤ）依存がある。これが
、ＥＣＬ回路７の一方のトランジスタ８に入力され、他
方のトランジスタ９には高電源（Ｖ ＤＤ）依存のない
バイアス電圧Ｖｒｅｆが人力されるため、ＥＣＬ回路７
の動作マージンが不足するという問題があった。
きくなるという問題があるとともに、パターンも大型化
し集積化について問題があった。又、ＧａＡＳデバイス
１のＧａＡｓ出力論理レベルには高電源（Ｖ ＤＤ）依
存があるため、レベル変換回路２より出力されるＥＣＬ
論理レベルにも高電源（Ｖ ＤＤ）依存がある。これが
、ＥＣＬ回路７の一方のトランジスタ８に入力され、他
方のトランジスタ９には高電源（Ｖ ＤＤ）依存のない
バイアス電圧Ｖｒｅｆが人力されるため、ＥＣＬ回路７
の動作マージンが不足するという問題があった。
本発明は上記問題点を解決するためになされたものであ
って、その目的はＧａＡｓ論理レベルからＥＣＬ論理レ
ベルにレベル変換を行う際、高電源が変動しても動作マ
ージンが不足することなく安定したレベル変換を行うこ
とができるレベル変換回路を提供することにある。
って、その目的はＧａＡｓ論理レベルからＥＣＬ論理レ
ベルにレベル変換を行う際、高電源が変動しても動作マ
ージンが不足することなく安定したレベル変換を行うこ
とができるレベル変換回路を提供することにある。
［課題を解決するための手段］
本発明は上記目的を達成するために、ＥＣＬ半導体デバ
イスの高電圧用の第１の電源と、ＥＣＬ半導体デバイス
の低電圧用の第２の電源と、第１の電源の電位より高い
第３の電源と、第３の電源と第２の電源との間に直列に
接続されたトランジスタ、ダイオード及び抵抗からなり
、第３の電源及び第１の電源間におけるレベルの入力信
号を前記トランジスタのベース端子に入力し、ダイオー
ドと抵抗との間より前記入力信号をＥＣＬ論理レベルに
レベルシフトして出力する入力レベルシフト回路部と、
第３の電源と第２の電源との間に直列に接続された第１
及び第２の分圧抵抗と定電流源とからなる分圧回路部と
、前記定電流源と第１又は第２の分圧抵抗の接続点に接
続されて前記定電流源の電位を所定の電位にクランプす
るクランプ回路部と、第３の電源と第２の電源との間に
直列に接続されたトランジスタと、ダイオード及び抵抗
とから構成され、前記分圧回路部の第１及び第２の分圧
抵抗の出力電圧を前記トランジスタのベース端子に入力
し、ダイオードと抵抗との間より前記出力電圧に基づい
てバイアス電圧を出力するバイアス電圧回路部と、第１
の電源と第２の電源との間に設けられ、エミッタ結合し
た第１及び第２のトランジスタと、前記第１の電源と前
記両トランジスタの各コレクタ端子との間に接続した抵
抗と、前記両トランジスタのエミッタ端子と前記第２の
電源との間に接続した定電流源とからなり、前記入力レ
ベルシフト回路部の出力信号を前記第１のトランジスタ
のベース端子に入力するとともに、前記バイアス電圧回
路部のバイアス電圧を前記第２のトランジスタのベース
端子に入力し、前記第２のトランジスタのコレクタ端子
より出力信号を出力するＥＣＬ回路部とを設けた。
イスの高電圧用の第１の電源と、ＥＣＬ半導体デバイス
の低電圧用の第２の電源と、第１の電源の電位より高い
第３の電源と、第３の電源と第２の電源との間に直列に
接続されたトランジスタ、ダイオード及び抵抗からなり
、第３の電源及び第１の電源間におけるレベルの入力信
号を前記トランジスタのベース端子に入力し、ダイオー
ドと抵抗との間より前記入力信号をＥＣＬ論理レベルに
レベルシフトして出力する入力レベルシフト回路部と、
第３の電源と第２の電源との間に直列に接続された第１
及び第２の分圧抵抗と定電流源とからなる分圧回路部と
、前記定電流源と第１又は第２の分圧抵抗の接続点に接
続されて前記定電流源の電位を所定の電位にクランプす
るクランプ回路部と、第３の電源と第２の電源との間に
直列に接続されたトランジスタと、ダイオード及び抵抗
とから構成され、前記分圧回路部の第１及び第２の分圧
抵抗の出力電圧を前記トランジスタのベース端子に入力
し、ダイオードと抵抗との間より前記出力電圧に基づい
てバイアス電圧を出力するバイアス電圧回路部と、第１
の電源と第２の電源との間に設けられ、エミッタ結合し
た第１及び第２のトランジスタと、前記第１の電源と前
記両トランジスタの各コレクタ端子との間に接続した抵
抗と、前記両トランジスタのエミッタ端子と前記第２の
電源との間に接続した定電流源とからなり、前記入力レ
ベルシフト回路部の出力信号を前記第１のトランジスタ
のベース端子に入力するとともに、前記バイアス電圧回
路部のバイアス電圧を前記第２のトランジスタのベース
端子に入力し、前記第２のトランジスタのコレクタ端子
より出力信号を出力するＥＣＬ回路部とを設けた。
［作用］
第３の電源及び第１の電源間におけるレベルの入力信号
が入力レベルシフト回路部のトランジスタのベース端子
に入力されると、その入力信号は第３の電源と第２の電
源との間においてダイオードによりＥＣＬ論理レベルに
シフトされ、ＥＣＬ回路部の第１のトランジスタのベー
ス端子に入力される。
が入力レベルシフト回路部のトランジスタのベース端子
に入力されると、その入力信号は第３の電源と第２の電
源との間においてダイオードによりＥＣＬ論理レベルに
シフトされ、ＥＣＬ回路部の第１のトランジスタのベー
ス端子に入力される。
一方、分圧回路部の第１又は第の分圧抵抗と定電流源と
の間の電位がクランプ回路部により所定の電位にクラン
プされているので、第１及び第２の分圧抵抗の出力電圧
は第３の電源に依存し、第１及び第２の分圧抵抗の比に
て決まる。この出力電圧に基づき、第３の電源と第２の
電源との間において、バイアス電圧回路部のダイオード
によりＥＣＬ論理レベルのバイアス電圧が出力され、Ｅ
ＣＬ回路部の第２のトランジスタのベース端子に入力さ
れる。
の間の電位がクランプ回路部により所定の電位にクラン
プされているので、第１及び第２の分圧抵抗の出力電圧
は第３の電源に依存し、第１及び第２の分圧抵抗の比に
て決まる。この出力電圧に基づき、第３の電源と第２の
電源との間において、バイアス電圧回路部のダイオード
によりＥＣＬ論理レベルのバイアス電圧が出力され、Ｅ
ＣＬ回路部の第２のトランジスタのベース端子に入力さ
れる。
従って、第３の電源の変動に応答してバイアス電圧も同
様に変動し、第３の電源に電源依存を有する入力信号に
対しても十分な動作マージンが得られ、レベル変換が安
定して行われる。
様に変動し、第３の電源に電源依存を有する入力信号に
対しても十分な動作マージンが得られ、レベル変換が安
定して行われる。
［実施例］
以下、本発明を具体化したレベル変換回路の一実施例を
図面に従って説明する。
図面に従って説明する。
第１図はシリコン半導体上に形成されたＥＣＬデバイス
に設けられたレベル変換回路を示し、同変換回路はＥＣ
Ｌ回路部１０、人力レベルシフト回路部１１、第１及び
第２の基準電圧生成回路部１２．１３とで構成されてい
る。
に設けられたレベル変換回路を示し、同変換回路はＥＣ
Ｌ回路部１０、人力レベルシフト回路部１１、第１及び
第２の基準電圧生成回路部１２．１３とで構成されてい
る。
ＥＣＬ回路部１０は配線Ｌ１、Ｌ２との間に設けられ、
エミッタ結合されたトランジスタＴ３゜Ｔ４はコレクタ
端子が共通の抵抗Ｒ６及び抵抗Ｒ７，Ｒ８を介して配線
Ｌ１に接続され、エミッタ端子が共通のトランジスタＴ
５、抵抗Ｒ９等からなる公知の定電流源を介して配線Ｌ
２に接続されている。配線Ｌ１はＥＣＬデバイス内の各
ＥＣＬゲート回路と共用していて、一端がＧＮＤ外部端
子に接続されている。又、配線Ｌ２はＥＣＬデバイス内
の各ＥＣＬゲートと共用する−５．２ボルトの電源ＶＥ
Ｒが印加されるようになっている。
エミッタ結合されたトランジスタＴ３゜Ｔ４はコレクタ
端子が共通の抵抗Ｒ６及び抵抗Ｒ７，Ｒ８を介して配線
Ｌ１に接続され、エミッタ端子が共通のトランジスタＴ
５、抵抗Ｒ９等からなる公知の定電流源を介して配線Ｌ
２に接続されている。配線Ｌ１はＥＣＬデバイス内の各
ＥＣＬゲート回路と共用していて、一端がＧＮＤ外部端
子に接続されている。又、配線Ｌ２はＥＣＬデバイス内
の各ＥＣＬゲートと共用する−５．２ボルトの電源ＶＥ
Ｒが印加されるようになっている。
入力レベルシフト回路部１１は配線Ｌ３．Ｌ２間に設け
られ、配線Ｌ３．Ｌ２間に直列に接続されたトランジス
タＴ６．ダイオードＤ５及び抵抗Ｒ１０とで構成され、
ダイオードＤ５及び抵抗Ｒ１０間の接続点ａに前記ＥＣ
Ｌ回路部１０のトランジスタＴ３のベース端子が接続さ
れている。
られ、配線Ｌ３．Ｌ２間に直列に接続されたトランジス
タＴ６．ダイオードＤ５及び抵抗Ｒ１０とで構成され、
ダイオードＤ５及び抵抗Ｒ１０間の接続点ａに前記ＥＣ
Ｌ回路部１０のトランジスタＴ３のベース端子が接続さ
れている。
そして、トランジスタＴ６のベース端子には前記ＧａＡ
ｓデバイスＩよりＧａＡｓ出力論理レベルが人力されて
おり、そのＧａＡｓ出力論理レベルに基づいて接続点ａ
にＥＣＬ論理レベルを発生させ、そのＥＣＬ論理レベル
を前記トランジスタＴ３のベース端子に入力させるよう
になっている。
ｓデバイスＩよりＧａＡｓ出力論理レベルが人力されて
おり、そのＧａＡｓ出力論理レベルに基づいて接続点ａ
にＥＣＬ論理レベルを発生させ、そのＥＣＬ論理レベル
を前記トランジスタＴ３のベース端子に入力させるよう
になっている。
尚、配線Ｌ３はこのレベル変換回路に対してのみ設けら
れていて２ボルトの電源ＶＤＤが印加されている。
れていて２ボルトの電源ＶＤＤが印加されている。
第１の基準電圧生成回路部１２はバイアス電圧回路部、
分圧回路部及びクランプ回路部とから構成されている。
分圧回路部及びクランプ回路部とから構成されている。
バイアス電圧回路部は前記入力レベルシフト回路部１■
と同様に配線Ｌ３．Ｌ２間に設けられている。配線Ｌ３
．Ｌ２間にはトランジスタＴ２．ダイオードＤ４及び抵
抗Ｒ５が直列に接続されており、これらは前記入力レベ
ルシフト回路部１１におけるトランジスタＴ６．ダイオ
ードＤ５及び抵抗Ｒ１０に対応して設けられている。そ
して、ダイオードＤ４及び抵抗Ｒ５間の接続点すに前記
ＥＣＬ回路部１０のトランジスタＴ４のベース端子が接
続されている。
と同様に配線Ｌ３．Ｌ２間に設けられている。配線Ｌ３
．Ｌ２間にはトランジスタＴ２．ダイオードＤ４及び抵
抗Ｒ５が直列に接続されており、これらは前記入力レベ
ルシフト回路部１１におけるトランジスタＴ６．ダイオ
ードＤ５及び抵抗Ｒ１０に対応して設けられている。そ
して、ダイオードＤ４及び抵抗Ｒ５間の接続点すに前記
ＥＣＬ回路部１０のトランジスタＴ４のベース端子が接
続されている。
又、分圧回路部は同じく配線Ｌ３．Ｌ２間に設けられ１
．第１及び第２の分圧抵抗Ｒ２，Ｒ３、ダイオードＤ２
．Ｄ３、トランジスタＴＩ及び抵抗Ｒ４等からなる公知
の定電流源で構成され、抵抗Ｒ２及びダイオードＤ２間
の接続点Ｃに前記トランジスタＴ２のベース端子が接続
されている。尚、ダイオードＤ２．Ｄ３は温度係数調整
用に設けられている。さらに、クランプ回路部は前記配
線Ｌ１と前記トランジスタＴＩのコレクタ端子との間に
接続されたダイオードＤＩ及び抵抗Ｒ１からなり、接続
点Ｃの電位を所定の電位にクランプするようになってい
る。
．第１及び第２の分圧抵抗Ｒ２，Ｒ３、ダイオードＤ２
．Ｄ３、トランジスタＴＩ及び抵抗Ｒ４等からなる公知
の定電流源で構成され、抵抗Ｒ２及びダイオードＤ２間
の接続点Ｃに前記トランジスタＴ２のベース端子が接続
されている。尚、ダイオードＤ２．Ｄ３は温度係数調整
用に設けられている。さらに、クランプ回路部は前記配
線Ｌ１と前記トランジスタＴＩのコレクタ端子との間に
接続されたダイオードＤＩ及び抵抗Ｒ１からなり、接続
点Ｃの電位を所定の電位にクランプするようになってい
る。
第２の基準電圧生成回路部１３は配線Ｌｌ。
Ｌ２間に設けられ、トランジスタＴ７〜Ｔｌｌ。
抵抗Ｒ１１〜Ｒ１８、及びダイオードＤ６で構成される
公知の定電圧回路である。そして、トランジスタＴ９と
抵抗Ｒ１８との接続点ｅに前記トランジスタＴ５及びト
ランジスタＴｌのベース端子か接続されており、接続点
ｅに配線Ｌ２の電源ＶＥＥに依存しない定電圧ＶＣ３を
発生させ、その定電圧■Ｃ８をトランジスタＴ５及びト
ランジスタＴ１に印加するようになっている。
公知の定電圧回路である。そして、トランジスタＴ９と
抵抗Ｒ１８との接続点ｅに前記トランジスタＴ５及びト
ランジスタＴｌのベース端子か接続されており、接続点
ｅに配線Ｌ２の電源ＶＥＥに依存しない定電圧ＶＣ３を
発生させ、その定電圧■Ｃ８をトランジスタＴ５及びト
ランジスタＴ１に印加するようになっている。
さて、ＧａＡｓデバイスｌより入力レベルシフト回路部
１１のトランジスタＴ６のベース端子にＧａＡｓ出力論
理レベルが入力されると、ＧａＡｓ出力論理レベルは電
源ＶＤＤと電源ＶＥＥとの間において、ダイオードＤ５
によりＥＣＬ論理レベルにシフトされ、ＥＣＬ回路部１
０のトランジスタＴ３のベース端子に入力される。
１１のトランジスタＴ６のベース端子にＧａＡｓ出力論
理レベルが入力されると、ＧａＡｓ出力論理レベルは電
源ＶＤＤと電源ＶＥＥとの間において、ダイオードＤ５
によりＥＣＬ論理レベルにシフトされ、ＥＣＬ回路部１
０のトランジスタＴ３のベース端子に入力される。
一方、第１の基準電圧生成回路部１２のトランジスタＴ
１及び抵抗Ｒ４により定電流源が構成され、ダイオード
ＤＩ及び抵抗Ｒ１により接続点ｄの電圧がグランドＧＮ
Ｄを基準とした所定の電圧にクランプされているので、
接続点Ｃにおける電圧は電源ＤＤのみに依存し、分圧抵
抗Ｒ２とＲ３の比にて決まる。この接続点Ｃの電圧に基
づき、電源ＶＤＤと電源ＶＥＥとの間において、ダイオ
ードＤ４によりＥＣＬ論理レベルのバイアス電圧Ｖｒｅ
ｆが発生され、ＥＣＬ回路部１０のトランジスタＴ４の
ベース端子に入力される。
１及び抵抗Ｒ４により定電流源が構成され、ダイオード
ＤＩ及び抵抗Ｒ１により接続点ｄの電圧がグランドＧＮ
Ｄを基準とした所定の電圧にクランプされているので、
接続点Ｃにおける電圧は電源ＤＤのみに依存し、分圧抵
抗Ｒ２とＲ３の比にて決まる。この接続点Ｃの電圧に基
づき、電源ＶＤＤと電源ＶＥＥとの間において、ダイオ
ードＤ４によりＥＣＬ論理レベルのバイアス電圧Ｖｒｅ
ｆが発生され、ＥＣＬ回路部１０のトランジスタＴ４の
ベース端子に入力される。
従って、電源ＶＤＤの変動に応答してバイアス電圧Ｖｒ
ｅｆも同様に変動する。その結果、このレベル変換回路
はＶＤＤ依存を有するＧａＡｓ出力論理レベルに対して
も十分な動作マージンを持つことができ、安定したレベ
ル変換を行うことができる。
ｅｆも同様に変動する。その結果、このレベル変換回路
はＶＤＤ依存を有するＧａＡｓ出力論理レベルに対して
も十分な動作マージンを持つことができ、安定したレベ
ル変換を行うことができる。
［発明の効果］
以上詳述したように、本発明によればＧａＡｓ論理レベ
ルからＥＣＬ論理レベルにレベル変換を行う際、高電源
が変動しても動作マージンが不足することなく安定した
レベル変換を行うことができる優れた効果がある。
ルからＥＣＬ論理レベルにレベル変換を行う際、高電源
が変動しても動作マージンが不足することなく安定した
レベル変換を行うことができる優れた効果がある。
第１図は本発明を具体化したレベル変換回路の一実施例
を示す電気回路図、 第２図は従来のレベル変換回路の一例を示す電気回路図
である。 図において、 ｌＯはＥＣＬ回路部、 １１は入力レベルシフト回路部、 １２は第１の基準電圧生成回路部、 １３は第２の基準電圧生成回路部、 ＧＮＤ、ＶＤＤ、ＶＥＥは電源、 Ｒ２，Ｒ３は第１及び第２の分圧抵抗である。 第２図
を示す電気回路図、 第２図は従来のレベル変換回路の一例を示す電気回路図
である。 図において、 ｌＯはＥＣＬ回路部、 １１は入力レベルシフト回路部、 １２は第１の基準電圧生成回路部、 １３は第２の基準電圧生成回路部、 ＧＮＤ、ＶＤＤ、ＶＥＥは電源、 Ｒ２，Ｒ３は第１及び第２の分圧抵抗である。 第２図
Claims (1)
- 【特許請求の範囲】 ＥＣＬ半導体デバイスの高電圧用の第１の電源（ＧＮ
Ｄ）と、ＥＣＬ半導体デバイスの低電圧用の第２の電源
（ＶＥＥ）と、第１の電源（ＧＮＤ）の電位より高い第
３の電源（ＶＤＤ）と、第３の電源（ＶＤＤ）と第２の
電源（ＶＥＥ）との間に直列に接続されたトランジスタ
（Ｔ６）、ダイオード（Ｄ５）及び抵抗（Ｒ１０）から
なり、第３の電源（ＶＤＤ）及び第１の電源（ＧＮＤ）
間におけるレベルの入力信号を前記トランジスタ（Ｔ６
）の、ベース端子に入力し、ダイオード（Ｄ５）と抵抗
（Ｒ１０）との間より前記入力信号をＥＣＬ論理レベル
にレベルシフトして出力する入力レベルシフト回路部（
１１）と、第３の電源（ＶＤＤ）と第２の電源（ＶＥＥ
）との間に直列に接続された第１及び第２の分圧抵抗（
Ｒ２、Ｒ３）と定電流源（Ｔ１、Ｒ４）とからなる分圧
回路部と、 前記定電流源（Ｔ１、Ｒ４）と、第１又は第２の分圧抵
抗（Ｒ２、Ｒ３）の接続点に接続されて前記定電流源（
Ｔ１、Ｒ４）の電位を所定の電位にクランプするクラン
プ回路部（Ｄ１、Ｒ１）と、第３の電源（ＶＤＤ）と第
２の電源（ＶＥＥ）との間に直列に接続されたトランジ
スタ（Ｔ２）と、ダイオード（Ｄ４）及び抵抗（Ｒ５）
とから構成され、前記分圧回路部の第１及び第２の分圧
抵抗（Ｒ２、Ｒ３）の出力電圧を前記トランジスタ（Ｔ
２）のベース端子に入力し、ダイオード（Ｄ４）と抵抗
（Ｒ５）との間より前記出力電圧に基づいてバイアス電
圧を出力するバイアス電圧回路部と、第１の電源（ＧＮ
Ｄ）と第２の電源（ＶＥＥ）との間に設けられ、エミッ
タ結合した第１及び第２のトランジスタ（Ｔ３、Ｔ４）
と、前記第１の電源（ＧＮＤ）と前記両トランジスタ（
Ｔ３、Ｔ４）の各コレクタ端子との間に接続した抵抗（
Ｒ６、Ｒ７、Ｒ８）と、前記両トランジスタ（Ｔ３、Ｔ
４）のエミッタ端子と前記第２の電源（ＶＥＥ）との間
に接続した定電流源（Ｔ５、Ｒ９）とからなり、前記入
力レベルシフト回路部（１１）の出力信号を前記第１の
トランジスタ（Ｔ３）のベース端子に入力するとともに
、前記バイアス電圧回路部のバイアス電圧を前記第２の
トランジスタ（Ｔ４）のベース端子に入力し、前記第２
のトランジスタ（Ｔ４）のコレクタ端子より出力信号を
出力するＥＣＬ回路部（１０）とを設けたことを特徴と
するレベル変換回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2069148A JPH03270319A (ja) | 1990-03-19 | 1990-03-19 | レベル変換回路 |
| EP19910103692 EP0447912A3 (en) | 1990-03-19 | 1991-03-11 | Circuit having level converting circuit for converting logic level |
| US07/669,987 US5162676A (en) | 1990-03-19 | 1991-03-15 | Circuit having level converting circuit for converting logic level |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2069148A JPH03270319A (ja) | 1990-03-19 | 1990-03-19 | レベル変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03270319A true JPH03270319A (ja) | 1991-12-02 |
Family
ID=13394291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2069148A Pending JPH03270319A (ja) | 1990-03-19 | 1990-03-19 | レベル変換回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5162676A (ja) |
| EP (1) | EP0447912A3 (ja) |
| JP (1) | JPH03270319A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5254882A (en) * | 1992-12-11 | 1993-10-19 | Texas Instruments Incorporated | Method and device for processing two separately referenced signal levels |
| JP3208002B2 (ja) * | 1994-04-22 | 2001-09-10 | 三菱電機株式会社 | 信号処理装置及びレベル変換回路 |
| GB9423051D0 (en) * | 1994-11-15 | 1995-01-04 | Sgs Thomson Microelectronics | A voltage level converter |
| US6041372A (en) * | 1996-12-30 | 2000-03-21 | Intel Corporation | Method and apparatus for providing a processor module for a computer system |
| JP2000183719A (ja) * | 1998-12-11 | 2000-06-30 | Nec Corp | 入力回路、出力回路及び入出力回路、並びに該入出力回路を備えた信号伝送システム |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1277089A (en) * | 1969-05-23 | 1972-06-07 | Mullard Ltd | Interface transmitter |
| US4410815A (en) * | 1981-09-24 | 1983-10-18 | Sperry Corporation | Gallium arsenide to emitter coupled logic level converter |
| US4496856A (en) * | 1982-07-21 | 1985-01-29 | Sperry Corporation | GaAs to ECL level converter |
| JPS62283718A (ja) * | 1985-05-02 | 1987-12-09 | Nec Corp | 論理集積回路装置 |
| US4806800A (en) * | 1987-11-20 | 1989-02-21 | Tandem Computers Incorporated | TTL-to-ECL input translator/driver circuit |
-
1990
- 1990-03-19 JP JP2069148A patent/JPH03270319A/ja active Pending
-
1991
- 1991-03-11 EP EP19910103692 patent/EP0447912A3/en not_active Ceased
- 1991-03-15 US US07/669,987 patent/US5162676A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0447912A3 (en) | 1991-12-11 |
| EP0447912A2 (en) | 1991-09-25 |
| US5162676A (en) | 1992-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4271461A (en) | Clock-controlled DC converter | |
| US4629913A (en) | Circuit arrangement for converting ECL-logic signals to TTL-logic signals | |
| US5939922A (en) | Input circuit device with low power consumption | |
| US4362956A (en) | Absolute value circuit | |
| EP0083208B1 (en) | A bias circuit for an emitter coupled logic circuit | |
| JPH08265060A (ja) | 電圧電流変換回路 | |
| JPH03270319A (ja) | レベル変換回路 | |
| US4891535A (en) | Single supply ECL to CMOS converter | |
| US4727265A (en) | Semiconductor circuit having a current switch circuit which imparts a latch function to an input buffer for generating high amplitude signals | |
| US4910425A (en) | Input buffer circuit | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| US6703864B2 (en) | Buffer circuit | |
| US5248909A (en) | ECL-TO-GaAs level converting circuit | |
| JP2833926B2 (ja) | 制御回路 | |
| US5656927A (en) | Circuit arrangement for generating a bias potential | |
| US5090036A (en) | Two-phase-clocked shift register is bipolar technology | |
| JPH03207117A (ja) | レベル変換回路 | |
| JPH08293784A (ja) | エミッタ結合型論理出力回路 | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JP2748475B2 (ja) | 定電圧発生回路 | |
| JP2655045B2 (ja) | Ｅｃｌ回路 | |
| JP3461091B2 (ja) | 集積回路の入力回路 | |
| JP3042471B2 (ja) | インタフェイス回路 | |
| SU1322418A1 (ru) | Дифференциальный усилитель | |
| KR950003354B1 (ko) | 저 오프셋 레벨 쉬프트 증폭기 |