JPS6079827A - 縦続型ａｄ変換器 - Google Patents
縦続型ａｄ変換器Info
- Publication number
- JPS6079827A JPS6079827A JP18668883A JP18668883A JPS6079827A JP S6079827 A JPS6079827 A JP S6079827A JP 18668883 A JP18668883 A JP 18668883A JP 18668883 A JP18668883 A JP 18668883A JP S6079827 A JPS6079827 A JP S6079827A
- Authority
- JP
- Japan
- Prior art keywords
- pair
- voltage
- output
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
- H03M1/445—Sequential comparisons in series-connected stages with change in value of analogue signal the stages being of the folding type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、アナログ値をデジタル値に変換する縦続型Ａ
Ｄ変換器に関するものである。
Ｄ変換器に関するものである。
（従来例の構成とその問題点）
アナログ値をデジタル値に変換するＡＤ変換器にはいく
つかの変換方式があシ、しきい値を境にしていわゆる折
シ曲げ特性を有する単位回路を縦続に接続した縦続型Ａ
Ｄ変換器もその一つである。
つかの変換方式があシ、しきい値を境にしていわゆる折
シ曲げ特性を有する単位回路を縦続に接続した縦続型Ａ
Ｄ変換器もその一つである。
第１図は従来のバイナリ−コード出力縦続型ＡＤ変換器
の単位回路の入出力特性図である。入力しきい値電圧ｖ
ＴＩ□の近くを除いては、入出力関係が線型になり、ｖ
ＴＨにおいては出力電圧がバイアス分だけシフトするよ
うになっている。このような入出力特性を有する単位回
路を用いて構成したＡＤ変換器のブロック図を第２図に
示す。
の単位回路の入出力特性図である。入力しきい値電圧ｖ
ＴＩ□の近くを除いては、入出力関係が線型になり、ｖ
ＴＨにおいては出力電圧がバイアス分だけシフトするよ
うになっている。このような入出力特性を有する単位回
路を用いて構成したＡＤ変換器のブロック図を第２図に
示す。
第２図において、■は入力電圧、２はしきい値電圧、３
Ａないし３Ｃは第１図に示した入力特性を有する単位回
路、４人ないし４Ｄは比較器、５Ａないし５Ｄは変換出
力端である。入力電圧は単位回路３Ａないし３Ｃによシ
順次、各しきい値を境界にして、各しきい値よシ入力電
圧が高い場合は、各出力電圧はレベルシフトされる。さ
らに各出力は比較器４Ａないし４Ｄによシ、しきい値電
圧と比較され変換出力として変換出力端５Ａないし５Ｄ
に出力される。この出力はバイナリ−コードとなる。
Ａないし３Ｃは第１図に示した入力特性を有する単位回
路、４人ないし４Ｄは比較器、５Ａないし５Ｄは変換出
力端である。入力電圧は単位回路３Ａないし３Ｃによシ
順次、各しきい値を境界にして、各しきい値よシ入力電
圧が高い場合は、各出力電圧はレベルシフトされる。さ
らに各出力は比較器４Ａないし４Ｄによシ、しきい値電
圧と比較され変換出力として変換出力端５Ａないし５Ｄ
に出力される。この出力はバイナリ−コードとなる。
ところが以上に示したような従来の縦続型ＡＤコンバー
タにおいては単位回路３Ａないし３ｃの入出力型式がシ
ングルエンドであるために、入出力特性におけるレベル
シフト電圧ＶＢとしきい値電圧ｖＴＩ（をそれぞれ正確
に合わせる必要があシ、これが合わない場合は変換誤差
となシ、回路設計上、または回路製作上において難点が
あった。
タにおいては単位回路３Ａないし３ｃの入出力型式がシ
ングルエンドであるために、入出力特性におけるレベル
シフト電圧ＶＢとしきい値電圧ｖＴＩ（をそれぞれ正確
に合わせる必要があシ、これが合わない場合は変換誤差
となシ、回路設計上、または回路製作上において難点が
あった。
（発明の目的）
本発明の目的は、従来例の欠点を解消し″、高精度で、
回路設計および回路製作が容易な縦続型ＡＤ変換器を提
供することである。
回路設計および回路製作が容易な縦続型ＡＤ変換器を提
供することである。
（発明の構成）
本発明の縦続型ＡＤ変換器は、単位回路の入出力形式を
差動型として単位回路の入力電位差の極性に応じて、そ
れぞれの出力端の出力電圧レベルを交互に変化させ、こ
の単位回路の入力端を縦続に接続して、高精度のＡＤ変
換器を得るものである。
差動型として単位回路の入力電位差の極性に応じて、そ
れぞれの出力端の出力電圧レベルを交互に変化させ、こ
の単位回路の入力端を縦続に接続して、高精度のＡＤ変
換器を得るものである。
（実施例の説明）
本発明の一実施例を第３図ないし第６図に基づいて説明
する。
する。
第３図において６Ａ、６Ｂは一対の入力端、７Ａ。
７Ｂは電圧・電流変換を行なう一対のトランジスタ、８
は抵抗、９Ａ、９Ｂはバイアス用の電流源、１０Ａ、Ｉ
ＯＢは負荷抵抗、１１は電圧シフトを行なうだめに設け
た電流源、１２Ａ、１２Ｂは電流スイッチ回路を構成す
る一対のトランジスタ、１３は入力電位差の極性に応じ
て、それぞれの出力電圧のレベルシフトを行なうために
設けた比較器、１４Ａ、１４Ｂは出力端、１５は比較器
の比較出力、１６は動作電源である。
は抵抗、９Ａ、９Ｂはバイアス用の電流源、１０Ａ、Ｉ
ＯＢは負荷抵抗、１１は電圧シフトを行なうだめに設け
た電流源、１２Ａ、１２Ｂは電流スイッチ回路を構成す
る一対のトランジスタ、１３は入力電位差の極性に応じ
て、それぞれの出力電圧のレベルシフトを行なうために
設けた比較器、１４Ａ、１４Ｂは出力端、１５は比較器
の比較出力、１６は動作電源である。
端子６Ａ 、６Ｂ間の電圧をｖｉ、電流源９Ａ、９Ｂの
電流を工。、抵抗８の抵抗値をＲｄ、抵抗８を流れる電
流を工ｄ１負荷抵抗１０Ａ、ＩＯＢの抵抗値をＲＬ、出
力端１４Ａ、１４Ｂの電圧をそれぞれＶＡ。
電流を工。、抵抗８の抵抗値をＲｄ、抵抗８を流れる電
流を工ｄ１負荷抵抗１０Ａ、ＩＯＢの抵抗値をＲＬ、出
力端１４Ａ、１４Ｂの電圧をそれぞれＶＡ。
ＶＢ、電流源１１の電流を１８とすると、■−二
ｑ
となシ、出力電圧ｖＡ１ＶＢおよびその電位差Ｖは、電
流■ｓ−０と仮定すると ■Ａ＝ＲＬ（工。十■、）ＶＢ＝ＲＬ（■。−１，）・
曲 （２）となシ Ｖｏ＝＝ ＶＡ−Ｖ、 ＝ ２ Ｉｄ−ＲＬ ・・・・
・両・・・・・・・・−（３）が成シ立つ、それゆえ差
動利得には となり が成り立つときは となり、（５）式の条件のもとて線型の入出力特性とな
る。
流■ｓ−０と仮定すると ■Ａ＝ＲＬ（工。十■、）ＶＢ＝ＲＬ（■。−１，）・
曲 （２）となシ Ｖｏ＝＝ ＶＡ−Ｖ、 ＝ ２ Ｉｄ−ＲＬ ・・・・
・両・・・・・・・・−（３）が成シ立つ、それゆえ差
動利得には となり が成り立つときは となり、（５）式の条件のもとて線型の入出力特性とな
る。
さらに端子の電圧を、入力電位差の極性に応じて、電流
源１１の電流経路を切り換えて、高レベル側の負荷抵抗
に電流を流して電圧のレベルシフトを行なえは、このと
きの入出力特性は第４図に示したようになる。すなわち
出力１４Ａと１４ Ｂとは互いに相補的な関係にあり、
入力′電圧が零をしきい値として、入力電位差の極性が
変わった場合、レベルシフトされるような入出力特性を
有するようになる。
源１１の電流経路を切り換えて、高レベル側の負荷抵抗
に電流を流して電圧のレベルシフトを行なえは、このと
きの入出力特性は第４図に示したようになる。すなわち
出力１４Ａと１４ Ｂとは互いに相補的な関係にあり、
入力′電圧が零をしきい値として、入力電位差の極性が
変わった場合、レベルシフトされるような入出力特性を
有するようになる。
第５図に、上記の単位回路を縦続に接続して構成した縦
続型ＡＤコンバータのブロック図を示す。
続型ＡＤコンバータのブロック図を示す。
図において１９Ａおよび１９Ｃが第３図に示した単位回
路である。入出力端は従来例と異なり、２本づつの差動
形式となっている。つ″！、シ第２図に示したような、
しきい値電圧が初段の単位回路］、 ９ Ａ以外は不要
で、次段以降は各単位回路の２つの出力が互いに相補的
な電圧関係にあるため、互いに他の出力のしきい値電圧
の役割を果たしている。本実施例においては、互いの出
力電圧が同一の電圧ポイントから発生し、回路の対称性
から完全に相補的な電圧関係となる。それゆえ本発明に
おける縦続型ＡＤ変換器は、同相成分として現われる温
度ドリフトやノイズに強く、従来例のような、しきい値
電圧が共通で、出力電圧は各単位回路で形成するときに
発生する電源ラインの低下による出力電圧レベルの変動
による精度の低下を防ぐことができるほか、信号の、し
きい値電圧に対する差動電圧が同一という条件のもとで
は、従来例にくらべ半分の出力振幅ですむことから、大
信号振幅時に問題となる歪の発生が少なくな、乙特徴が
ある。
路である。入出力端は従来例と異なり、２本づつの差動
形式となっている。つ″！、シ第２図に示したような、
しきい値電圧が初段の単位回路］、 ９ Ａ以外は不要
で、次段以降は各単位回路の２つの出力が互いに相補的
な電圧関係にあるため、互いに他の出力のしきい値電圧
の役割を果たしている。本実施例においては、互いの出
力電圧が同一の電圧ポイントから発生し、回路の対称性
から完全に相補的な電圧関係となる。それゆえ本発明に
おける縦続型ＡＤ変換器は、同相成分として現われる温
度ドリフトやノイズに強く、従来例のような、しきい値
電圧が共通で、出力電圧は各単位回路で形成するときに
発生する電源ラインの低下による出力電圧レベルの変動
による精度の低下を防ぐことができるほか、信号の、し
きい値電圧に対する差動電圧が同一という条件のもとで
は、従来例にくらべ半分の出力振幅ですむことから、大
信号振幅時に問題となる歪の発生が少なくな、乙特徴が
ある。
本発明の特徴である差動形式を利用して、より高精度な
単位回路を構成した第２の実施例を第６図に示す。図に
おいては第３図に示した第１の実施例を基本として一対
のトランジスタ７Ａ、７Ｂの９荷回路、および出力電圧
のレベルシフト音５を変えたものである。第６図におい
て第３図と共通な部分は同一の釜号としている。１７Ａ
、、１７Ｂは出力′電圧のレベルシフトのために設けら
れた抵抗、１８Ａ、１８Ｂは抵抗１７Ａ、１７Ｂに発生
した電圧を出力端に伝達するために設けたエミッタフォ
ロワー回路を形成するトランジスタであり、１９Ａ、１
９Ｂは負荷回路を構成する夕゛イオードである。
単位回路を構成した第２の実施例を第６図に示す。図に
おいては第３図に示した第１の実施例を基本として一対
のトランジスタ７Ａ、７Ｂの９荷回路、および出力電圧
のレベルシフト音５を変えたものである。第６図におい
て第３図と共通な部分は同一の釜号としている。１７Ａ
、、１７Ｂは出力′電圧のレベルシフトのために設けら
れた抵抗、１８Ａ、１８Ｂは抵抗１７Ａ、１７Ｂに発生
した電圧を出力端に伝達するために設けたエミッタフォ
ロワー回路を形成するトランジスタであり、１９Ａ、１
９Ｂは負荷回路を構成する夕゛イオードである。
この回路においては、差動入力電圧Ｖｉに対し、前記（
１）式と同一の関係が成立する。
１）式と同一の関係が成立する。
すなわち、
電流源１１による出力レベルシフトについては線形は重
ね合わせの原理が適用できることから、こめ電流源１１
の電流が零と仮定すると、共通電源接続点からの出力電
圧ＶＡ、ＶＢは次式であられされる。
ね合わせの原理が適用できることから、こめ電流源１１
の電流が零と仮定すると、共通電源接続点からの出力電
圧ＶＡ、ＶＢは次式であられされる。
＋（１−α）α・ＲＲ（Ｉｏ＋Ｉ、）−’（７Ａ）十（
１−α）α・ＲＢ（Ｉ、−Ｉｄ）・・・（７Ｂ）ここで
、■ｏｏはエミッタ飽和電流、 αはベース接地電流増幅率、である。
１−α）α・ＲＢ（Ｉ、−Ｉｄ）・・・（７Ｂ）ここで
、■ｏｏはエミッタ飽和電流、 αはベース接地電流増幅率、である。
それゆえ、差動出力電圧Ｖ。は
＋２（１−α）α・ＲＲ−Ｉｄ ・・・・（８）・・・
・・・ （９） となるので、Ｒｄ−α（旺＋（１−α）ＲＢ） ・＝＝
＝＝−（ｔ＊が成り立つように各定数を定めれば、（９
）式は動作電流や入力電圧によらず、Ｋ＝２となシ、高
精度な変換が可能となる。（１０式が成立する条件はα
が１に近づけば、Ｒ，−Ｒ，で成立するが、α〈１の条
件のもとでは、Ｒ，−ＲＬ＝ ＲＢと仮定すれば、（１
−α）２程度の誤差で成立することになシ、通常のトラ
ンジスタのα＝０．９９を代入すると、１３分の１程度
の誤差となる。
・・・ （９） となるので、Ｒｄ−α（旺＋（１−α）ＲＢ） ・＝＝
＝＝−（ｔ＊が成り立つように各定数を定めれば、（９
）式は動作電流や入力電圧によらず、Ｋ＝２となシ、高
精度な変換が可能となる。（１０式が成立する条件はα
が１に近づけば、Ｒ，−Ｒ，で成立するが、α〈１の条
件のもとでは、Ｒ，−ＲＬ＝ ＲＢと仮定すれば、（１
−α）２程度の誤差で成立することになシ、通常のトラ
ンジスタのα＝０．９９を代入すると、１３分の１程度
の誤差となる。
以上のよう々抵抗値が全て同一で成立するのは回路の精
度を向上させる上で好ましく、さらに増幅率に＝２とい
う値は、各単位回路出力レンジかつ同一である条件であ
るので、最も好ましいものである。
度を向上させる上で好ましく、さらに増幅率に＝２とい
う値は、各単位回路出力レンジかつ同一である条件であ
るので、最も好ましいものである。
この第２の実施例においては、従来のシングルエンドの
形式において、第（５）式の条件のもとで、近似的に成
立していた線形性ではなく、各定数の設定によっては限
シなく高精度な線形性を有する変換が行なわれ、しかも
動作電流域の制限を受けない優れた特徴を有する単位回
路を構成できることになる。
形式において、第（５）式の条件のもとで、近似的に成
立していた線形性ではなく、各定数の設定によっては限
シなく高精度な線形性を有する変換が行なわれ、しかも
動作電流域の制限を受けない優れた特徴を有する単位回
路を構成できることになる。
第６図に示しだ回路においては、抵抗１６Ａ。
１６Ｂが（１＠式に示したように電流増幅率が完全に１
ではないことを補償する働らきをしており、同時に出力
電圧のレベルシフトを行々う機能を有している。またト
ランジスタ１８Ａ、１８Ｂはレベルシフト電圧を出力端
に伝達するエミッタフォロワー回路を形成している他に
、（８）式に示したようなダイオード電圧を発生させて
、トランジスタ７Ａ 、７Ｂのダイオード電圧の変化に
よる非線形性の発生を補償している。このように第２の
実施例においては簡潔で、有効な回路構成になっている
。
ではないことを補償する働らきをしており、同時に出力
電圧のレベルシフトを行々う機能を有している。またト
ランジスタ１８Ａ、１８Ｂはレベルシフト電圧を出力端
に伝達するエミッタフォロワー回路を形成している他に
、（８）式に示したようなダイオード電圧を発生させて
、トランジスタ７Ａ 、７Ｂのダイオード電圧の変化に
よる非線形性の発生を補償している。このように第２の
実施例においては簡潔で、有効な回路構成になっている
。
なお、あまり精度を必要としない場合や、電流増幅率が
充分大きい場合には、トランジスタ１８Ａ。
充分大きい場合には、トランジスタ１８Ａ。
１８Ｂをダイオードに置き換えることもできる。
この場合は（７）弐次降の各式において、町＝０とした
ことと同一であシ、本実施例の本質的な有効性が損なわ
れるものではない。ところで第１および第２の実施例に
おいて、単位回路の入出力特性上必要な、入力電圧零に
おける急激なレベルシフトを行なうために、比較器と電
流スイッチを用いているが、この感度を高めるためには
、比較器の利得を上げればよく、この比較器の出力は、
第５図に示したように、各ビットの変換出力データとも
なるため、比較器が２つの役割を果たし、単位回路中に
設けたことによる回路が複雑さの増加を招くことはない
。
ことと同一であシ、本実施例の本質的な有効性が損なわ
れるものではない。ところで第１および第２の実施例に
おいて、単位回路の入出力特性上必要な、入力電圧零に
おける急激なレベルシフトを行なうために、比較器と電
流スイッチを用いているが、この感度を高めるためには
、比較器の利得を上げればよく、この比較器の出力は、
第５図に示したように、各ビットの変換出力データとも
なるため、比較器が２つの役割を果たし、単位回路中に
設けたことによる回路が複雑さの増加を招くことはない
。
（発明の効果）
本発明によれば、バイナリ−符合を発生させる継続型Ａ
Ｄ変換器において、これを構成する各単位回路の回路形
式を差動型とし、２つの出力信号は互いに相補的な電圧
関係にすることにより、温度ドリフトやノイズに対して
安定で、電源ラインの電圧低下により生じる各単位回路
の出力電圧の電圧レベル変動を除去し、安定で高精度の
縦続型ＡＤ変換器が安い原価で構成できる効果がある。
Ｄ変換器において、これを構成する各単位回路の回路形
式を差動型とし、２つの出力信号は互いに相補的な電圧
関係にすることにより、温度ドリフトやノイズに対して
安定で、電源ラインの電圧低下により生じる各単位回路
の出力電圧の電圧レベル変動を除去し、安定で高精度の
縦続型ＡＤ変換器が安い原価で構成できる効果がある。
さらに、単位回路における負荷回路を抵抗、およびダイ
オード、またはダイオード電圧を発生するように接続さ
れたトランジスタを縦続に接続することによシ、従来の
ように近似的に成シ立っていた線形性を越えた、より高
精度な縦続型ＡＤ変換器が実現できる効果がある。
オード、またはダイオード電圧を発生するように接続さ
れたトランジスタを縦続に接続することによシ、従来の
ように近似的に成シ立っていた線形性を越えた、より高
精度な縦続型ＡＤ変換器が実現できる効果がある。
第１図は従来の単位回路の入出力特性図、第２図は従来
の縦続型ＡＤ変換器のブロック図、第３図は本発明の第
１実施例の単位回路の回路図、第４図は同人出力特性図
、第５図は本発明による単位回路を用いた縦続型ＡＤ変
換器のブロック図、第６図は本発明の第２の実施例によ
る単位回路の回路図である。 ■・・・信号、２・・・しきい値電圧、３Ａ、３Ｂ。 ３Ｃ・・・単位回路、４ Ａ 、 ４ Ｂ 、 ４．
Ｃ、４，Ｄ・・・比較器、５Ａ、５Ｂ 、５Ｃ，５Ｄ・
・・変換出力端、５Ａ。 ６Ｂ ・入力端、７Ａ 、７Ｂ・・トランジスタ、９Ａ
。 ９Ｂ・・電流源、ＩＯＡ、ＩＯＢ・・・負荷抵抗、１１
・・電流源、１２Ａ、１２Ｂ・・・電流スイッチ、１３
・・比較器、１４４ 、１４ Ｂ・・・出力端、１５・
・・比較出力、１６・・動作電源、１７Ａ、１７Ｂ・・
・抵抗、１８Ａ、１８Ｂ・・・トランジスタ、１９Ａ、
１９Ｂ・・ダイオード。 代 理 人 星 野 恒 司パ 、−゛ 第１図 第２図 第３図 第４図 一〇＋ 入力電圧 第５図
の縦続型ＡＤ変換器のブロック図、第３図は本発明の第
１実施例の単位回路の回路図、第４図は同人出力特性図
、第５図は本発明による単位回路を用いた縦続型ＡＤ変
換器のブロック図、第６図は本発明の第２の実施例によ
る単位回路の回路図である。 ■・・・信号、２・・・しきい値電圧、３Ａ、３Ｂ。 ３Ｃ・・・単位回路、４ Ａ 、 ４ Ｂ 、 ４．
Ｃ、４，Ｄ・・・比較器、５Ａ、５Ｂ 、５Ｃ，５Ｄ・
・・変換出力端、５Ａ。 ６Ｂ ・入力端、７Ａ 、７Ｂ・・トランジスタ、９Ａ
。 ９Ｂ・・電流源、ＩＯＡ、ＩＯＢ・・・負荷抵抗、１１
・・電流源、１２Ａ、１２Ｂ・・・電流スイッチ、１３
・・比較器、１４４ 、１４ Ｂ・・・出力端、１５・
・・比較出力、１６・・動作電源、１７Ａ、１７Ｂ・・
・抵抗、１８Ａ、１８Ｂ・・・トランジスタ、１９Ａ、
１９Ｂ・・ダイオード。 代 理 人 星 野 恒 司パ 、−゛ 第１図 第２図 第３図 第４図 一〇＋ 入力電圧 第５図
Claims (4)
- （１）一対の入力端子のそれぞれの端子間の電位差を線
形上一対の負荷の電位差に変換する回路と、前記入力端
子間の電位差の極性に応じて、前記一対の負荷の出力バ
イアスレベルを交互に切換え、さらにそれぞれの出力電
圧が相補的な関係にある回路を有する複数個の単位回路
を備なえ、それぞれの単位回路の一対の出力端と続いて
接続される単位回路の一対の入力端を接続して、構成す
ることを肪徴とする縦続型ＡＤ変換器。 - （２）それぞれのベースが一対の入力端に接続され、そ
れぞれのエミッタ間が抵抗を介して接続された一対のト
ランジスタの、それぞれのコレクタ電流に対する負荷回
路からの電圧をもって出力電圧とし、入力電位差を比較
する比較器により動作せしめられる電流スイッチによシ
、電流源の電流経路を交互に切り換えて、前記出力電圧
のそれぞれの電圧レベルを変化させる単位回路を有する
ことを特徴とする特許請求の範囲第（１）項記載の縦続
型ＡＤ変換器。 - （３） それぞれのベースが一対の入力端に接続され、
それぞれのエミッタ間が抵抗を介して接続された一対の
トランジスタの、それぞれのコレクタ電流を電圧に変換
する負荷回路を、抵抗とダイオード、またはベースコレ
クタ間に抵抗を有するトランジスタを直列に接続して構
成した単位回路を有することを特徴とする特許請求の範
囲第（１）項記載の縦続型ＡＤ変換器。 - （４）それぞれのベースが一対の入力端に接続され、そ
れぞれのエミッタ間が抵抗を介して接続された第１の一
対のトランジスタにより、入力電位差を一対の電流端を
流れる電流差に変換する回路と、抵抗およびダイオード
と、ベースに抵抗を接続しコレクタを電源に接続した第
２の一対のトランジスタのエミッタを直列に接続した一
対の負荷回路と、互のエミッタの共通接続点を電流源に
接続し、コレクタを前記第２の一対のトランジスタのベ
ースに接続した一対のトランジスタとよシ構成された、
電流スイッチを入力電位差の極性に応じて交互に切り換
えることにより出力電圧のレベルシフトを行なう回路を
有することを特徴とする特許請求の範囲第（１）項記載
の縦続型ＡＤ変換器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18668883A JPS6079827A (ja) | 1983-10-07 | 1983-10-07 | 縦続型ａｄ変換器 |
| US06/636,410 US4599602A (en) | 1983-08-03 | 1984-07-31 | Serial-type A/D converter utilizing folding circuit cells |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18668883A JPS6079827A (ja) | 1983-10-07 | 1983-10-07 | 縦続型ａｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6079827A true JPS6079827A (ja) | 1985-05-07 |
Family
ID=16192894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18668883A Pending JPS6079827A (ja) | 1983-08-03 | 1983-10-07 | 縦続型ａｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6079827A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175844A (ja) * | 1991-12-20 | 1993-07-13 | Kawasaki Steel Corp | Ａ／ｄ変換回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52114257A (en) * | 1976-03-22 | 1977-09-24 | Nec Corp | Encoder device |
| JPS5310257A (en) * | 1976-07-15 | 1978-01-30 | Tektronix Inc | Analoggtoodigital converter |
-
1983
- 1983-10-07 JP JP18668883A patent/JPS6079827A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52114257A (en) * | 1976-03-22 | 1977-09-24 | Nec Corp | Encoder device |
| JPS5310257A (en) * | 1976-07-15 | 1978-01-30 | Tektronix Inc | Analoggtoodigital converter |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175844A (ja) * | 1991-12-20 | 1993-07-13 | Kawasaki Steel Corp | Ａ／ｄ変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4599602A (en) | Serial-type A/D converter utilizing folding circuit cells | |
| JP4702066B2 (ja) | アナログ／デジタル変換回路 | |
| US4897656A (en) | Complementary voltage interpolation circuit with transmission delay compensation | |
| JPH0621817A (ja) | 差動増幅器及び直並列型ａ／ｄ変換器 | |
| US5751236A (en) | A/D conversion with folding and interpolation | |
| US11362669B2 (en) | Track and hold circuit | |
| US6288662B1 (en) | A/D converter circuit having ladder resistor network with alternating first and second resistors of different resistance values | |
| US6906588B2 (en) | Variable-gain differential input and output amplifier | |
| JPS6079827A (ja) | 縦続型ａｄ変換器 | |
| JP3326619B2 (ja) | Ｐｗｍ回路 | |
| JP7331956B2 (ja) | トラック・アンド・ホールド回路 | |
| JPH09186595A (ja) | 電圧増幅器およびそれを用いたａ／ｄ変換器 | |
| KR100282443B1 (ko) | 디지탈/아날로그 컨버터 | |
| JPS63132529A (ja) | 相補的出力電圧を発生するコードコンバータ | |
| JP3115133B2 (ja) | Ｄ／ａコンバータ | |
| JPH0250621A (ja) | 論理回路 | |
| JPH03216023A (ja) | Ａ／ｄ変換器 | |
| US6369742B1 (en) | Selective over-ranging in folding and averaging integrated circuits | |
| JPS5935530B2 (ja) | アナログ・デジタル変換器 | |
| CN111654287A (zh) | 一种高精度16bit相位量化模数转换器 | |
| JPS6276308A (ja) | 利得制御回路 | |
| JPS63248222A (ja) | デルタ・シグマ形ａ／ｄ変換器 | |
| JPS60172823A (ja) | 増幅器 | |
| JPS6033738A (ja) | 縦続型ａ／ｄ変換器 | |
| JPS61277219A (ja) | 保持回路 |