CN110859056B - 动态触发器及电子设备 - Google Patents
动态触发器及电子设备 Download PDFInfo
- Publication number
- CN110859056B CN110859056B CN201880038966.0A CN201880038966A CN110859056B CN 110859056 B CN110859056 B CN 110859056B CN 201880038966 A CN201880038966 A CN 201880038966A CN 110859056 B CN110859056 B CN 110859056B
- Authority
- CN
- China
- Prior art keywords
- coupled
- node
- transistor
- pmos
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/3562—Bistable circuits of the master-slave type
- H03K3/35625—Bistable circuits of the master-slave type using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0372—Bistable circuits of the master-slave type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
本发明实施例提供一种动态触发器。所述动态触发器包括传输闸、第一逆变器、第二逆变器、上拉电晶体及下拉电晶体。上拉电晶体及下拉电晶体即组构成一个反馈逆变器,并且相较于作为三态逆变器的第一逆变器而言,此反馈逆变器则被配置成一个弱保持电路。因此,所述动态触发器可以是使得主锁存器利用三态逆变器来进行数据撷取,以减少漏电问题。除此之外,所述动态触发器还可以是使得从属锁存器利用弱保持电路来存储数据,从而避免浮动点来驱动输出。
Description
技术领域
本发明涉及一种触发器(flip flop,FF),尤其涉及一种动态触发器(dynamicflip flop)及电子设备。
背景技术
通常,动态触发器用较少的电晶体个数就能达到逻辑函数功能,因此,相比于静态触发器(static flip flop),动态触发器的电路布局面积较小,并且连带降低制作成本。举例来说,请参阅图1,图1是习知动态触发器的电路示意图。此动态触发器1包括传输闸(transmission gate)101、逆变器(inverter)102、传输闸103及逆变器104。首先,传输闸101用来接收数据信号D,并且根据时脉信号CLKB及其反相的时脉信号CP输出数据信号D到逆变器102。逆变器102用来反相数据信号D,并且输出已反相的数据信号D。
接着,传输闸103用来接收已反相的数据信号D,并且根据时脉信号CP及时脉信号CLKB输出已反相的数据信号D到逆变器104。逆变器104用来反相已反相的数据信号D,并且输出数据信号Q。经由以上内容可知,因为输入的信号负载减少,所以这类型架构下的动态触发器1更能适合用于高速操作环境,但其缺点为会有突波(glitch)与漏电流(leakagecurrents)问题,以致于使得输出错误的数据信号Q,或者甚至发生存储损失(storageloss)。因此,需要设计出一种既能够解决上述习知问题,同时保有原先面积效率(areaefficiency)优点的动态触发器。
发明内容
本发明实施例提供一种动态触发器。所述动态触发器具有输入端及输出端,且其包括传输闸、第一逆变器、第二逆变器、上拉电晶体(pull-up transistor)及下拉电晶体(pull-down transistor)。传输闸耦接于输入端,并且用来接收第一数据信号,以及根据第一时脉信号及其反相的第二时脉信号输出第一数据信号到第一节点。第一逆变器经由第一节点耦接于传输闸,并且用来反相第一数据信号,以及输出已反相的第一数据信号到第二节点。第二逆变器耦接于第二节点和输出端之间,并且用来反相已反相的第一数据信号以产生第二数据信号,以及输出第二数据信号到输出端。上拉电晶体耦接于第二节点和电源电压之间,并且用来上拉第二节点的电压到电源电压。下拉电晶体则耦接于第二节点和接地电压之间,并且用来下拉第二节点的电压到接地电压。
为使能更进一步了解本发明的特征及技术内容,请参阅以下有关本发明的详细说明与附图,但是此等说明与附图仅仅是用来说明本发明,而不是对本发明的权利范围作任何的限制。
附图说明
图1是习知动态触发器的电路示意图;
图2是本发明实施例所提供的动态触发器的电路示意图;
图3是本发明另一实施例所提供的动态触发器的电路示意图;
图4是本发明另一实施例所提供的动态触发器的电路示意图;
图5是本发明另一实施例所提供的动态触发器的电路示意图;
图6是本发明另一实施例所提供的动态触发器的电路示意图;
图7是本发明另一实施例所提供的动态触发器的电路示意图;
图8是本发明另一实施例所提供的动态触发器的电路示意图。
具体实施方式
在下文中,将通过附图说明本发明的各种实施例来详细描述本发明。然而,本发明概念可能以许多不同形式来体现,且不应解释为限于本文中所阐述的例示性实施例。此外,在附图中相同参考数字可用以表示类似的元件。
详细地说,本发明实施例所提供的动态触发器,可以是适用于任何具有计算功能的电子设备中,例如智能手机、游戏机、路由器或平板电脑等。总而言之,本发明并不限制所述电子设备所包括本实施例的动态触发器的具体实现方式,本技术领域中具有通常知识者应可依据实际需求或应用来进行相关设计。请参阅图2,图2是本发明实施例所提供的动态触发器的电路示意图。动态触发器2主要具有输入端IN及输出端OUT,且其包括传输闸201、逆变器202、逆变器203、上拉电晶体204及下拉电晶体205。在本实施例中,传输闸201耦接于输入端IN,并且用来接收数据信号D,以及根据时脉信号CLKB及其反相的时脉信号CP输出数据信号D到节点T1。逆变器202经由节点T1耦接于传输闸201,并且用来反相数据信号D,以及输出已反相的数据信号D到节点T2。可以理解的是,本实施例的「节点T1」即能指的是传输闸201与逆变器202相连接的节点,且「节点T2」也就指的是逆变器202与逆变器203相连接的节点。
另外,逆变器202是第一逆变器,逆变器203是第二逆变器。在本实施例中,逆变器203耦接于节点T2和输出端OUT之间,并且用来反相已反相的数据信号D以产生数据信号Q,以及输出数据信号Q到输出端OUT。上拉电晶体204耦接于节点T2与电源电压VDD之间,并且用来上拉节点T2的电压到电源电压VDD,以及锁存(latch)数据信号Q。而下拉电晶体205则耦接于节点T2与接地电压VSS之间,并且用来下拉节点T2的电压到接地电压VSS,以及锁存数据信号Q。根据以上内容的教示,本技术领域中具有通常知识者应可理解到,本发明实施例所提供的动态触发器2是采用完全不同于习知动态触发器1的电路设计架构。
必须了解的是,这里所谓的「时脉信号CLKB」即就指的是由原先时脉信号CLK(图未示)所经反相而产生的时脉信号,且所谓的「时脉信号CP」也就指的是由时脉信号CLKB所经再次反相而产生的时脉信号。总而言之,「时脉信号CP」即相当于原先时脉信号CLK。但本发明并不限制时脉信号CLKB及时脉信号CP的具体实现方式,本技术领域中具有通常知识者应可依据实际需求或应用来进行相关设计。然而,由于动态触发器2所用到时脉信号CLKB及时脉信号CP的原理已为本技术领域中具有通常知识者所习知,因此有关上述时脉信号CLKB与时脉信号CP的细部内容在此就不再多加赘述。
具体来说,如图2所示,传输闸201包括相互并联的N型金氧半场效电晶体(NMOSFET)N1及P型金氧半场效电晶体(PMOSFET)P1,但本发明并不以此连接关系及电晶体类型为限。在本实施例中,N型金氧半场效电晶体N1的汲极及P型金氧半场效电晶体P1的汲极共同经由节点T3耦接于动态触发器2的输入端IN,N型金氧半场效电晶体N1的源极及P型金氧半场效电晶体P1的源极共同经由节点T4耦接于节点T1,N型金氧半场效电晶体N1的闸极则用来接收时脉信号CLKB,P型金氧半场效电晶体P1的闸极则用来接收时脉信号CP。可以理解的是,本实施例的「节点T3」即能指的是N型金氧半场效电晶体N1的汲极与P型金氧半场效电晶体P1的汲极相连接的节点,且「节点T4」也就指的是N型金氧半场效电晶体N1的源极与P型金氧半场效电晶体P1的源极相连接的节点。
另外,逆变器202包括相互串联的两个P型金氧半场效电晶体P2、P3及两个N型金氧半场效电晶体N2、N3。在本实施例中,P型金氧半场效电晶体P2的源极耦接于电源电压VDD,N型金氧半场效电晶体N3的源极耦接于接地电压VSS,P型金氧半场效电晶体P2的闸极及N型金氧半场效电晶体N3的闸极均分别耦接于节点T1,以用来接收数据信号D,P型金氧半场效电晶体P3的源极耦接于P型金氧半场效电晶体P2的汲极,N型金氧半场效电晶体N2的源极耦接于N型金氧半场效电晶体N3的汲极,P型金氧半场效电晶体P3的汲极及N型金氧半场效电晶体N2的汲极共同经由节点T5耦接于节点T2,P型金氧半场效电晶体P3的闸极则用来接收时脉信号CLKB,N型金氧半场效电晶体N2的闸极则用来接收时脉信号CP。可以理解的是,本实施例的「节点T5」也就指的是P型金氧半场效电晶体P3的汲极与N型金氧半场效电晶体N2的汲极相连接的节点。
因此,相较于图1的逆变器102,图2的逆变器202增加了P型金氧半场效电晶体P3及N型金氧半场效电晶体N2的电路设计,而且在本实施例中,逆变器202即可被视作为一个三态(tri-state)逆变器。另外,图2的传输闸201及逆变器202还可被整体视作为一个主锁存器(master latch)。根据以上内容的教示,本技术领域中具有通常知识者应可理解到,本发明的主要精神之一即在于,使得主锁存器利用这三态逆变器来进行数据撷取,以避免受到其输入端改变态样时的冲击。除此之外,本发明可利用这三态逆变器来取代作为主锁存器的输出端,从而减少漏电流问题,并且保持适用在高速操作环境下。
举例来说,假设在逆变器202不具有P型金氧半场效电晶体P3及N型金氧半场效电晶体N2的情况下,逆变器202内则容易会有来自电源电压VDD到接地电压VSS之间的漏电流问题,以致于使得节点T2受到漏电冲击(leakage attack)。因此,本实施例通过加入受控于时脉信号CLKB及时脉信号CP的P型金氧半场效电晶体P3及N型金氧半场效电晶体N2,来导通或截止逆变器202内电源电压VDD到接地电压VSS之间的电流路径,从而减少节点T2受到所述漏电冲击。
值得一提的是,在这样的电路设计架构下,此主锁存器也就相应为一个边缘触发型锁存器(edge triggered latch)。然而,由于P型金氧半场效电晶体P1、P2、P3及N型金氧半场效电晶体N1、N2、N3的运作原理已皆是本技术领域中具有通常知识者所习知,因此有关上述主锁存器,即传输闸201及逆变器202的细部内容在此就不再多加赘述。需要说明的是,图2中的逆变器202的具体实现方式在此也仅只是举例,其并不是用以限制本发明。举例来说,请参阅图3,图3是本发明另一实施例所提供的动态触发器的电路示意图。其中,图3中部分与图2相同或相似的元件以相同或相似的图号标示,因此,在此不再多加详述其细节。
在其他实施例中,如图3所示,P型金氧半场效电晶体P3可改为耦接于接近电源电压VDD,且N型金氧半场效电晶体N2可改为耦接于接近接地电压VSS。也就是说,在图3的实施例中,P型金氧半场效电晶体P3的源极耦接于电源电压VDD,N型金氧半场效电晶体N2的源极耦接于接地电压VSS,P型金氧半场效电晶体P3的汲极耦接于P型金氧半场效电晶体P2的源极,N型金氧半场效电晶体N2的汲极耦接于N型金氧半场效电晶体N3的源极,P型金氧半场效电晶体P2的汲极及N型金氧半场效电晶体N3的汲极则共同经由节点T5耦接于节点T2。可以理解的是,图3实施例的「节点T5」也就改指的是P型金氧半场效电晶体P2的汲极与N型金氧半场效电晶体N3的汲极相连接的节点。总而言之,本发明并不限制逆变器202的具体实现方式,本技术领域中具有通常知识者应可依据实际需求或应用来进行相关设计。
另外,再请参阅回图2,逆变器203包括相互串联的P型金氧半场效电晶体P4及N型金氧半场效电晶体N4,但本发明也不以此连接关系及电晶体类型为限。在本实施例中,P型金氧半场效电晶体P4的源极耦接于电源电压VDD,N型金氧半场效电晶体N4的源极耦接于接地电压VSS,P型金氧半场效电晶体P4的汲极及N型金氧半场效电晶体N4的汲极共同经由节点T6耦接于输出端OUT,P型金氧半场效电晶体P4的闸极及N型金氧半场效电晶体N4的闸极则共同经由节点T7耦接于节点T2,以用来接收已反相的数据信号D。可以理解的是,本实施例的「节点T6」即能指的是P型金氧半场效电晶体P4的汲极与N型金氧半场效电晶体N4的汲极相连接的节点,且「节点T7」也就指的是P型金氧半场效电晶体P4的闸极与N型金氧半场效电晶体N4的闸极相连接的节点。由于逆变器203的运作原理也已是本技术领域中具有通常知识者所习知,因此有关上述逆变器203的细部内容在此就不再多加赘述。
另一方面,如图2所示,上拉电晶体204可以是P型金氧半场效电晶体P5,且下拉电晶体205可以是N型金氧半场效电晶体N5,但本发明也不以此电晶体类型为限。在本实施例中,P型金氧半场效电晶体P5的源极耦接于电源电压VDD,N型金氧半场效电晶体N5的源极耦接于接地电压VSS,P型金氧半场效电晶体P5的汲极及N型金氧半场效电晶体N5的汲极均分别耦接于节点T2,P型金氧半场效电晶体P5的闸极及N型金氧半场效电晶体N5的闸极则均分别耦接于输出端OUT,以用来接收数据信号Q。
也就是说,在本实施例中,上拉电晶体204及下拉电晶体205即可构成一个反馈逆变器(feedback inverter)206。可以理解的是,图2的反馈逆变器206及逆变器203还可被整体视作为一个从属锁存器(slave latch),且在本实施例中,相较于逆变器202,此反馈逆变器206则必须被配置成一个弱保持电路(weak keeper circuit)。具体来说,当下一笔新的数据要写入时,逆变器202和逆变器206会容易在节点T2上发生数据冲突,所以逆变器202的信号输出能力要必须比逆变器206的信号输出能力来得较强,这样才能强制更新节点T2上的数据。因此,相较于逆变器202,逆变器206必须被配置成弱保持电路。
一般而言,通常是通过设计不同的临界电压(threshold voltage)或通道长度(channel length)来区分强保持电路及弱保持电路。因此,假如当逆变器202是一个短通道元件(short channel device)时,本实施例的反馈逆变器206也就相对被设计成一个长通道元件(long channel device);又或者是,假如当逆变器202是一个低临界电压元件时,本实施例的反馈逆变器206也就相对被设计成一个高临界电压元件。总而言之,本发明并不限制此强/弱保持电路的具体实现方式,本技术领域中具有通常知识者应可依据实际需求或应用来进行相关设计。
显然地,根据以上内容的教示,本技术领域中具有通常知识者应该也可以理解到,本发明的主要精神之二即在于,使得从属锁存器利用这弱保持电路来存储数据,以避免浮动点来驱动输出,并且确保从属锁存器能够工作在低频率下。除此之外,本发明也就是会利用这弱保持电路来保持节点T2的状态。举例来说,假如当输出端OUT的电压位于某逻辑低位准时,P型金氧半场效电晶体P5(即,上拉电晶体204)也就被开启来将节点T2的电压上拉到电源电压VDD。
反之,假如当输出端OUT的电压位于某逻辑高位准时,N型金氧半场效电晶体N5(即,下拉电晶体205)也就被开启来将节点T2的电压下拉到接地电压VSS。然而,由于P型金氧半场效电晶体P4、P5及N型金氧半场效电晶体N4、N5的运作原理已皆是本技术领域中具有通常知识者所习知,因此有关上述从属锁存器,即逆变器203、上拉电晶体204及下拉电晶体205的细部内容在此就不再多加赘述。
需要说明的是,若考量到将强保持电路的设计理念更直接延伸到输出端OUT中,因此,在其他实施例中(图未示),从属锁存器也可以是不需要使用反馈逆变器206,而是利用逆变器202的三态(tri-state)特性,整合逆变器203配置成一个强保持电路。这样的设计方式也能同样有助于达到保持节点T2的状态。由于详尽细节也如同前述实施例所述,因此,在此就不再多加赘述。另外,请参阅图4,图4是本发明另一实施例所提供的动态触发器的电路示意图。其中,图4中部分与图2相同或相似的元件以相同或相似的图号标示,因此,在此不再多加详述其细节。
相较于图2的动态触发器2,图4的动态触发器4更包括串联于P型金氧半场效电晶体P5及N型金氧半场效电晶体N5之间的P型金氧半场效电晶体P6及N型金氧半场效电晶体N6。在本实施例中,P型金氧半场效电晶体P6的源极耦接于P型金氧半场效电晶体P5的汲极,N型金氧半场效电晶体N6的源极耦接于N型金氧半场效电晶体N5的汲极,P型金氧半场效电晶体P6的汲极及N型金氧半场效电晶体N6的汲极均分别耦接于节点T2,P型金氧半场效电晶体P6的闸极则用来接收时脉信号CP,N型金氧半场效电晶体N6的闸极则用来接收时脉信号CLKB。
也就是说,在本实施例中,P型金氧半场效电晶体P5、P6及N型金氧半场效电晶体N5、N6即可被整体视作为一个反馈锁存器(feedback latch)406。由于此反馈锁存器406采用近似于逆变器202的设计方式,因此本实施例将能够使得动态触发器4的布局架构变得更加友善,从而减少制程变异(process variation)。除此之外,本实施例也就是会利用这反馈锁存器中的P型金氧半场效电晶体P6及N型金氧半场效电晶体N6来再次防止节点T2受到漏电冲击。由于详尽细节也如同前述实施例所述,因此,在此就不再多加赘述。
另一方面,若考量到让图2中的动态触发器2也能够具有保持时间(hold time)功能,且不需要额外增加电晶体个数的话,本发明是会让传输闸201被配置成一个弱保持电路,并且相较于传输闸201,时脉讯号的产生路径则应当被配置成一个强保持电路。举例来说,这里的时脉信号CLKB也就能够指的是直接由时脉信号CP所经另一逆变器(未绘示)而产生,且此另一逆变器会相较于传输闸201而被配置成强保持电路。由于强保持电路及弱保持电路的运作原理已是本技术领域中具有通常知识者所习知,因此有关上述细部内容在此就不再多加赘述。
再者,若考量到让动态触发器2更能够具有扫瞄功能(scan function)的话,因此,请一并参阅图5,图5是本发明另一实施例所提供的动态触发器的电路示意图。其中,图5中部分与图2相同或相似的元件以相同或相似的图号标示,因此,在此不再多加详述其细节。
如图5所示,动态触发器5更可包括耦接于输入端IN及节点T3之间的电晶体串501及电晶体串502。在本实施例中,电晶体串501包括相互串联的P型金氧半场效电晶体P7及N型金氧半场效电晶体N7。其中,P型金氧半场效电晶体P7的源极及N型金氧半场效电晶体N7的源极均分别耦接于输入端IN,以用来接收数据信号D,P型金氧半场效电晶体P7的汲极及N型金氧半场效电晶体N7的汲极则共同经由子节点A1耦接于节点T3,P型金氧半场效电晶体P7的闸极用来接收扫描致能信号SE,N型金氧半场效电晶体N7的闸极则用来接收与扫描致能信号SE反相的扫描致能信号SEB。
另外,在本实施例中,电晶体串502包括相互串联的P型金氧半场效电晶体P8及N型金氧半场效电晶体N8。其中,P型金氧半场效电晶体P8的源极及N型金氧半场效电晶体N8的源极均分别耦接于扫描端SCAN,以用来接收扫描信号SI,P型金氧半场效电晶体P8的汲极及N型金氧半场效电晶体N8的汲极则共同经由子节点A2耦接于节点T3,P型金氧半场效电晶体P8的闸极用来接收扫描致能信号SEB,N型金氧半场效电晶体N8的闸极则用来接收扫描致能信号SE。可以理解的是,本实施例的「子节点A1」及「子节点A2」即能指的是同一子节点,且所述子节点也就指的是输入端IN与节点T3相连接的节点。
也就是说,在本实施例中,电晶体串501、502及传输闸201即可被整体视作为一个数据复用器(multiplexer,MUX)503,并且应当理解的是,本实施例是利用传输闸201来作为此数据复用器503的控制端,使得此数据复用器503将能择一选择输出数据信号D或扫描信号SI到逆变器202。根据以上内容的教示,本技术领域中具有通常知识者应可理解到,图5中的动态触发器5具有了优于习知动态触发器1的功耗(power consumption)。由于具有扫瞄功能的触发器的运作原理也已是本技术领域中具有通常知识者所习知,因此有关上述细部内容在此就不再多加赘述。
又或者,若考量到让动态触发器2更能够具有重置(reset)功能的话,因此,请一并参阅图6,图6是本发明另一实施例所提供的动态触发器的电路示意图。其中,图6中部分与图2相同或相似的元件以相同或相似的图号标示,因此,在此不再多加详述其细节。如图6所示,动态触发器6更可包括P型金氧半场效电晶体P9及N型金氧半场效电晶体N9。在本实施例中,P型金氧半场效电晶体P9耦接于节点T2及节点T7之间。其中,P型金氧半场效电晶体P9的源极耦接于电源电压VDD,P型金氧半场效电晶体P9的汲极耦接于节点T2及节点T7之间的子节点A3,P型金氧半场效电晶体P9的闸极则用来接收重置信号RB。
另外,在本实施例中,N型金氧半场效电晶体N9串联于N型金氧半场效电晶体N3及接地电压VSS之间。其中,N型金氧半场效电晶体N9的源极耦接于接地电压VSS,N型金氧半场效电晶体N9的汲极耦接于N型金氧半场效电晶体N3的源极,N型金氧半场效电晶体N9的闸极则用来接收重置信号RB。也就是说,相比于习知动态触发器1,图6的动态触发器6只需要加入少量的电晶体个数就能达到具有重置功能,且图6的动态触发器6仍可采用了解决前述漏电流问题的电路设计。由于具有重置功能的触发器的运作原理也已是本技术领域中具有通常知识者所习知,因此有关上述细部内容在此就不再多加赘述。
类似地,若考量到让动态触发器2更能够具有设置(set)功能的话,因此,请一并参阅图7,图7是本发明另一实施例所提供的动态触发器的电路示意图。其中,图7中部分与图2相同或相似的元件以相同或相似的图号标示,因此,在此不再多加详述其细节。如图7所示,动态触发器7更可包括P型金氧半场效电晶体P10及N型金氧半场效电晶体N10。在本实施例中,P型金氧半场效电晶体P10串联于电源电压VDD及P型金氧半场效电晶体P2之间。其中,P型金氧半场效电晶体P10的源极耦接于电源电压VDD,P型金氧半场效电晶体P10的汲极耦接于P型金氧半场效电晶体P2的源极,P型金氧半场效电晶体P10的闸极则用来接收设置信号S。
另外,在本实施例中,N型金氧半场效电晶体N10耦接于节点T2及节点T7之间。其中,N型金氧半场效电晶体N10的源极耦接于接地电压VSS,N型金氧半场效电晶体N10的汲极耦接于节点T2及节点T7之间的子节点A3,N型金氧半场效电晶体N10的闸极则用来接收设置信号S。然而,由于动态触发器7的优点,以及具有设置功能的触发器的运作原理也已是本技术领域中具有通常知识者所习知,因此有关上述细部内容在此就不再多加赘述。
另一方面,若考量到让动态触发器2更能够具有数据保留(data retention)功能的话,因此,请一并参阅图8,图8是本发明另一实施例所提供的动态触发器的电路示意图。其中,图8中部分与图2相同或相似的元件以相同或相似的图号标示,因此,在此不再多加详述其细节。如图8所示,动态触发器8更可包括P型金氧半场效电晶体P11~P13及N型金氧半场效电晶体N11~N13。
在本实施例中,P型金氧半场效电晶体P11串联于电源电压VDD及P型金氧半场效电晶体P2之间。其中,P型金氧半场效电晶体P11的源极耦接于电源电压VDD,P型金氧半场效电晶体P11的汲极耦接于P型金氧半场效电晶体P2的源极,P型金氧半场效电晶体P11的闸极则用来接收控制信号SL。N型金氧半场效电晶体N11串联于N型金氧半场效电晶体N3及接地电压VSS之间。其中,N型金氧半场效电晶体N11的源极耦接于接地电压VSS,N型金氧半场效电晶体N11的汲极耦接于N型金氧半场效电晶体N3的源极,N型金氧半场效电晶体N11的闸极则用来接收与控制信号SL反相的控制信号SLB。
另外,在本实施例中,P型金氧半场效电晶体P12串联于P型金氧半场效电晶体P5及节点T2之间。其中,P型金氧半场效电晶体P12的源极耦接于P型金氧半场效电晶体P5的汲极,P型金氧半场效电晶体P12的汲极耦接于节点T2,P型金氧半场效电晶体P12的的闸极则用来接收控制信号SLB。N型金氧半场效电晶体N12串联于N型金氧半场效电晶体N5及节点T2之间。其中,N型金氧半场效电晶体N12的源极耦接于N型金氧半场效电晶体N5的汲极,N型金氧半场效电晶体N12的汲极耦接于节点T2,N型金氧半场效电晶体N12的闸极则用来接收控制信号SL。
类似地,在本实施例中,P型金氧半场效电晶体P13的源极耦接于P型金氧半场效电晶体P5的汲极及P型金氧半场效电晶体P12的源极之间的子节点A4,P型金氧半场效电晶体P13的汲极耦接于节点T2及节点T5之间的子节点A5,P型金氧半场效电晶体P13的闸极则用来接收时脉信号CP。另外,N型金氧半场效电晶体N13的源极耦接于N型金氧半场效电晶体N5的汲极及N型金氧半场效电晶体N12的源极之间的子节点A6,N型金氧半场效电晶体N13的汲极耦接于子节点A5,N型金氧半场效电晶体N13的闸极则用来接收时脉信号CLKB。由于具有数据保留的触发器的运作原理也已是本技术领域中具有通常知识者所习知,因此有关上述细部内容在此就不再多加赘述。
综上所述,本发明实施例所提供的动态触发器,是将采用完全不同于习知动态触发器的电路设计架构。具体来说,本实施例的动态触发器,可以是使得主锁存器利用三态逆变器来进行数据撷取,以减少漏电流问题。除此之外,本实施例的动态触发器,还可以是使得从属锁存器利用弱保持电路来存储数据,以避免浮动点来驱动输出。
以上所述仅仅是本发明的实施例,其并不是用以局限本发明的专利范围。
Claims (9)
1.一种动态触发器,具有一输入端及一输出端,其特征在于,所述动态触发器包括:
一传输闸,耦接于所述输入端,并且用来接收一第一数据信号,以及根据一第一时脉信号及其反相的一第二时脉信号输出所述第一数据信号到一第一节点;
一第一逆变器,经由所述第一节点耦接于所述传输闸,并且用来反相所述第一数据信号,以及输出已反相的所述第一数据信号到一第二节点;
一第二逆变器,耦接于所述第二节点与所述输出端之间,并且用来反相已反相的所述第一数据信号以产生一第二数据信号,以及输出所述第二数据信号到所述输出端;
一上拉电晶体,耦接于所述第二节点与一电源电压之间,并且用来上拉所述二节点的电压到所述电源电压;以及
一下拉电晶体,耦接于所述第二节点与一接地电压之间,并且用来下拉所述二节点的电压到所述接地电压;
其中所述传输闸包括相互并联的一第一N型金氧半场效电晶体及一第一P型金氧半场效电晶体,所述第一N型金氧半场效电晶体的汲极及所述第一P型金氧半场效电晶体的汲极共同经由一第三节点耦接于所述动态触发器的所述输入端,所述第一N型金氧半场效电晶体的源极及所述第一P型金氧半场效电晶体的源极共同经由一第四节点耦接于所述第一节点,所述第一N型金氧半场效电晶体的闸极则用来接收所述第一时脉信号,所述第一P型金氧半场效电晶体的闸极则用来接收所述第二时脉信号;
其中所述第一逆变器是一三态逆变器,且其包括相互串联的一第二P型金氧半场效电晶体、一第三P型金氧半场效电晶体、一第二N型金氧半场效电晶体及一第三N型金氧半场效电晶体,所述第二P型金氧半场效电晶体的源极耦接于所述电源电压,所述第三N型金氧半场效电晶体的源极耦接于所述接地电压,所述第二P型金氧半场效电晶体的闸极及所述第三N型金氧半场效电晶体的闸极均分别耦接于所述第一节点,以用来接收所述第一数据信号,所述第三P型金氧半场效电晶体的源极耦接于所述第二P型金氧半场效电晶体的汲极,所述第二N型金氧半场效电晶体的源极耦接于所述第三N型金氧半场效电晶体的汲极,所述第三P型金氧半场效电晶体的汲极及所述第二N型金氧半场效电晶体的汲极共同经由一第五节点耦接于所述第二节点,所述第三P型金氧半场效电晶体的闸极则用来接收所述第一时脉信号,所述第二N型金氧半场效电晶体的闸极则用来接收所述第二时脉信号;
其中所述第二逆变器包括相互串联的一第四P型金氧半场效电晶体及一第四N型金氧半场效电晶体,所述第四P型金氧半场效电晶体的源极耦接于所述电源电压,所述第四N型金氧半场效电晶体的源极耦接于所述接地电压,所述第四P型金氧半场效电晶体的汲极及所述第四N型金氧半场效电晶体的汲极共同经由一第六节点耦接于所述动态触发器的所述输出端,所述第四P型金氧半场效电晶体的闸极及所述第四N型金氧半场效电晶体的闸极则共同经由一第七节点耦接于所述第二节点,以用来接收已反相的所述第一数据信号;
其中所述上拉电晶体是一第五P型金氧半场效电晶体,所述下拉电晶体是一第五N型金氧半场效电晶体,所述第五P型金氧半场效电晶体的源极耦接于所述电源电压,所述第五N型金氧半场效电晶体的源极耦接于所述接地电压,所述第五P型金氧半场效电晶体的汲极及所述第五N型金氧半场效电晶体的汲极均分别耦接于所述第二节点,所述第五P型金氧半场效电晶体的闸极及所述第五N型金氧半场效电晶体的闸极则均分别耦接于所述动态触发器的所述输出端,以用来接收所述第二数据信号;
其中所述上拉电晶体及所述下拉电晶体组构成一反馈逆变器,且相较于所述第一逆变器,所述反馈逆变器被配置成一弱保持电路。
2.如权利要求1所述的动态触发器,其特征在于,所述动态触发器更包括串联于所述第五P型金氧半场效电晶体及所述第五N型金氧半场效电晶体之间的一第六P型金氧半场效电晶体及一第六N型金氧半场效电晶体,所述第六P型金氧半场效电晶体的源极耦接于所述第五P型金氧半场效电晶体的汲极,所述第六N型金氧半场效电晶体的源极耦接于所述第五N型金氧半场效电晶体的汲极,所述第六P型金氧半场效电晶体的汲极及所述第六N型金氧半场效电晶体的汲极均分别耦接于所述第二节点,所述第六P型金氧半场效电晶体的闸极则用来接收所述第二时脉信号,所述第六N型金氧半场效电晶体的闸极则用来接收所述第一时脉信号。
3.如权利要求1所述的动态触发器,其特征在于,所述动态触发器更包括耦接于所述输入端及所述第三节点之间的一第一电晶体串及一第二电晶体串。
4.如权利要求3所述的动态触发器,其特征在于,所述第一电晶体串包括相互串联的一第七P型金氧半场效电晶体及一第七N型金氧半场效电晶体,所述第七P型金氧半场效电晶体的源极及所述第七N型金氧半场效电晶体的源极均分别耦接于所述输入端,以用来接收所述第一数据信号,所述第七P型金氧半场效电晶体的汲极及所述第七N型金氧半场效电晶体的汲极则共同经由一第一子节点耦接于所述第三节点,所述第七P型金氧半场效电晶体的闸极用来接收一第一扫描致能信号,所述第七N型金氧半场效电晶体的闸极则用来接收与所述第一扫描致能信号反相的一第二扫描致能信号。
5.如权利要求4所述的动态触发器,其特征在于,所述第二电晶体串包括相互串联的一第八P型金氧半场效电晶体及一第八N型金氧半场效电晶体,所述第八P型金氧半场效电晶体的源极及所述第八N型金氧半场效电晶体的源极均分别耦接于一扫描端,以用来接收一扫描信号,所述第八P型金氧半场效电晶体的汲极及所述第八N型金氧半场效电晶体的汲极则共同经由一第二子节点耦接于所述第三节点,所述第八P型金氧半场效电晶体的闸极用来接收所述第二扫描致能信号,所述第八N型金氧半场效电晶体的闸极则用来接收所述第一扫描致能信号。
6.如权利要求1所述的动态触发器,其特征在于,所述动态触发器更包括:
一第九P型金氧半场效电晶体,耦接于所述第二节点及所述第七节点之间,其中所述第九P型金氧半场效电晶体的源极耦接于所述电源电压,所述第九P型金氧半场效电晶体的汲极耦接于所述第二节点及所述第七节点之间的一第三子节点,所述第九P型金氧半场效电晶体的闸极则用来接收一重置信号;以及
第九N型金氧半场效电晶体,串联于所述第三N型金氧半场效电晶体及所述接地电压之间,其中所述第九N型金氧半场效电晶体的源极耦接于所述接地电压,所述第九N型金氧半场效电晶体的汲极耦接于所述第三N型金氧半场效电晶体的源极,所述第九N型金氧半场效电晶体的闸极则用来接收所述重置信号。
7.如权利要求1所述的动态触发器,其特征在于,所述动态触发器更包括:
一第十P型金氧半场效电晶体,串联于所述电源电压及所述第二P型金氧半场效电晶体之间,其中所述第十P型金氧半场效电晶体的源极耦接于所述电源电压,所述第十P型金氧半场效电晶体的汲极耦接于所述第二P型金氧半场效电晶体的源极,所述第十P型金氧半场效电晶体的闸极则用来接收一设置信号;以及
一第十N型金氧半场效电晶体,耦接于所述第二节点及所述第七节点之间,其中所述第十N型金氧半场效电晶体的源极耦接于所述接地电压,所述第十N型金氧半场效电晶体的汲极耦接于所述第二节点及所述第七节点之间的一第三子节点,所述第十N型金氧半场效电晶体的闸极则用来接收所述设置信号。
8.如权利要求1所述的动态触发器,其特征在于,所述动态触发器更包括:
一第十一P型金氧半场效电晶体,串联于所述电源电压及所述第二P型金氧半场效电晶体之间,其中所述第十一P型金氧半场效电晶体的源极耦接于所述电源电压,所述第十一P型金氧半场效电晶体的汲极耦接于所述第二P型金氧半场效电晶体的源极,所述第十一P型金氧半场效电晶体的闸极则用来接收一第一控制信号;
一第十一N型金氧半场效电晶体,串联于所述第三N型金氧半场效电晶体及所述接地电压之间,其中所述第十一N型金氧半场效电晶体的源极耦接于所述接地电压,所述第十一N型金氧半场效电晶体的汲极耦接于所述第三N型金氧半场效电晶体的源极,所述第十一N型金氧半场效电晶体的闸极则用来接收与所述第一控制信号反相的一第二控制信号;
一第十二P型金氧半场效电晶体,串联于所述第五P型金氧半场效电晶体及所述第二节点之间,其中所述第十二P型金氧半场效电晶体的源极耦接于所述第五P型金氧半场效电晶体的汲极,所述第十二P型金氧半场效电晶体的汲极耦接于所述第二节点,所述第十二P型金氧半场效电晶体的闸极则用来接收所述第二控制信号;
一第十二N型金氧半场效电晶体,串联于所述第五N型金氧半场效电晶体及所述第二节点之间,其中所述第十二N型金氧半场效电晶体的源极耦接于所述第五N型金氧半场效电晶体的汲极,所述第十二N型金氧半场效电晶体的汲极耦接于所述第二节点,所述第十二N型金氧半场效电晶体的闸极则用来接收所述第一控制信号;
一第十三P型金氧半场效电晶体,其中所述第十三P型金氧半场效电晶体的源极耦接于所述第五P型金氧半场效电晶体的汲极及所述第十二P型金氧半场效电晶体的源极之间的一第四子节点,所述第十三P型金氧半场效电晶体的汲极耦接于所述第二节点及所述第五节点之间的一第五子节点,所述第十三P型金氧半场效电晶体的闸极则用来接收所述第二时脉信号;以及
一第十三N型金氧半场效电晶体,其中所述第十三N型金氧半场效电晶体的源极耦接于所述第五N型金氧半场效电晶体的汲极及所述第十二N型金氧半场效电晶体的源极之间的一第六子节点,所述第十三N型金氧半场效电晶体的汲极耦接于所述第五子节点,所述第十三N型金氧半场效电晶体的闸极则用来接收所述第一时脉信号。
9.一种电子设备,其特征在于,包括如权利要求1~8的任一项所述的动态触发器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2018/092538 WO2020000120A1 (zh) | 2018-06-25 | 2018-06-25 | 动态触发器及电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110859056A CN110859056A (zh) | 2020-03-03 |
CN110859056B true CN110859056B (zh) | 2023-05-02 |
Family
ID=68985308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880038966.0A Active CN110859056B (zh) | 2018-06-25 | 2018-06-25 | 动态触发器及电子设备 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10992289B2 (zh) |
CN (1) | CN110859056B (zh) |
WO (1) | WO2020000120A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110706731A (zh) * | 2019-09-30 | 2020-01-17 | 杭州嘉楠耘智信息科技有限公司 | 漏电补偿动态寄存器、数据运算单元、芯片、算力板及计算设备 |
US11398814B2 (en) * | 2020-03-09 | 2022-07-26 | Intel Corporation | Low-power single-edge triggered flip-flop, and time borrowing internally stitched flip-flop |
CN111600577A (zh) * | 2020-06-22 | 2020-08-28 | 深圳比特微电子科技有限公司 | 反相输出动态d触发器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4554467A (en) * | 1983-06-22 | 1985-11-19 | Motorola, Inc. | CMOS Flip-flop |
CN1365150A (zh) * | 2001-01-11 | 2002-08-21 | 精工电子有限公司 | 动态触发器 |
TWI264106B (en) * | 2002-04-30 | 2006-10-11 | Winbond Electronics Corp | Static charge protection circuit of adopting gate-coupled MOSFET (metal-oxide-semiconductor field effect transistor) |
US8115531B1 (en) * | 2008-03-31 | 2012-02-14 | Lsi Corporation | D flip-flop having enhanced immunity to single-event upsets and method of operation thereof |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5280198A (en) * | 1992-11-06 | 1994-01-18 | Intel Corporation | Power supply level detector |
US6563356B2 (en) * | 1999-10-19 | 2003-05-13 | Honeywell International Inc. | Flip-flop with transmission gate in master latch |
CN1758537B (zh) * | 2005-11-18 | 2010-12-08 | 清华大学 | 低漏电低时钟信号摆幅条件预充cmos触发器 |
-
2018
- 2018-06-25 WO PCT/CN2018/092538 patent/WO2020000120A1/zh active Application Filing
- 2018-06-25 CN CN201880038966.0A patent/CN110859056B/zh active Active
- 2018-06-25 US US16/622,952 patent/US10992289B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4554467A (en) * | 1983-06-22 | 1985-11-19 | Motorola, Inc. | CMOS Flip-flop |
CN1365150A (zh) * | 2001-01-11 | 2002-08-21 | 精工电子有限公司 | 动态触发器 |
TWI264106B (en) * | 2002-04-30 | 2006-10-11 | Winbond Electronics Corp | Static charge protection circuit of adopting gate-coupled MOSFET (metal-oxide-semiconductor field effect transistor) |
US8115531B1 (en) * | 2008-03-31 | 2012-02-14 | Lsi Corporation | D flip-flop having enhanced immunity to single-event upsets and method of operation thereof |
Also Published As
Publication number | Publication date |
---|---|
CN110859056A (zh) | 2020-03-03 |
US10992289B2 (en) | 2021-04-27 |
WO2020000120A1 (zh) | 2020-01-02 |
US20210058073A1 (en) | 2021-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8368425B2 (en) | Level shifter | |
US20070080734A1 (en) | Pulse-based flip-flop | |
US8471618B2 (en) | Flip-flop for low swing clock signal | |
US7301381B2 (en) | Clocked state devices including master-slave terminal transmission gates and methods of operating same | |
CN110859056B (zh) | 动态触发器及电子设备 | |
US6573775B2 (en) | Integrated circuit flip-flops that utilize master and slave latched sense amplifiers | |
CN114567297B (zh) | D触发器以及包括d触发器的处理器和计算装置 | |
CN106169921B (zh) | 用于低功率脉冲触发的触发器的条件式脉冲发生器电路 | |
US8552761B2 (en) | Flip-flop including keeper circuit | |
CN114567291A (zh) | D触发器以及包括d触发器的处理器和计算装置 | |
US11509295B2 (en) | High-speed flip flop circuit including delay circuit | |
US20130265092A1 (en) | Flip-Flop Circuits | |
CN114567293B (zh) | 锁存器以及包括锁存器的处理器和计算装置 | |
US10651850B2 (en) | Low voltage tolerant ultra-low power edge triggered flip-flop for standard cell library | |
US10958252B2 (en) | Multi-bit flip-flop and electronic device | |
TWI664819B (zh) | 動態正反器及電子設備 | |
US20070052466A1 (en) | Flip-flop with improved operating speed | |
CN110858765B (zh) | 标准单元库的耐低压超低功率边沿触发触发器 | |
US11133921B1 (en) | High-speed synchronizer with lower metastability failure rate | |
KR100689588B1 (ko) | 더블 에지 트리거 플립플롭 | |
KR20050103371A (ko) | 저-전력 고속 래치와 이를 구비하는 데이터 저장장치 | |
KR100696959B1 (ko) | 플립플롭회로 | |
KR20050106577A (ko) | 래치와 상기 래치를 구비하는 플립플롭 | |
KR20110072157A (ko) | 플립플롭 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: No.6, 8th Floor, No.6, Taiyuan 1st Street, Zhubei City, Hsinchu County, Taiwan, China, China Applicant after: Horizhi Technology Co.,Ltd. Address before: 5 / F, 8 / F, No. 6, Taiyuan 1st Street, Zhubei City, Hsinchu County, Taiwan, China Applicant before: Horizhi Technology Co.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |