DE2839834A1 - Lineare ausgangsstufe fuer ladungsgekoppelte schaltungen - Google Patents

Lineare ausgangsstufe fuer ladungsgekoppelte schaltungen

Info

Publication number
DE2839834A1
DE2839834A1 DE19782839834 DE2839834A DE2839834A1 DE 2839834 A1 DE2839834 A1 DE 2839834A1 DE 19782839834 DE19782839834 DE 19782839834 DE 2839834 A DE2839834 A DE 2839834A DE 2839834 A1 DE2839834 A1 DE 2839834A1
Authority
DE
Germany
Prior art keywords
clock
electrode
auxiliary
output stage
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19782839834
Other languages
English (en)
Inventor
Ernst Dipl Ing Hebenstreit
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19782839834 priority Critical patent/DE2839834A1/de
Priority to FR7922201A priority patent/FR2436470A1/fr
Priority to US06/072,980 priority patent/US4302685A/en
Priority to JP54116626A priority patent/JPS6043599B2/ja
Priority to GB7931630A priority patent/GB2030406B/en
Publication of DE2839834A1 publication Critical patent/DE2839834A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Description

SIEMENS AEIIENGESEIiIiSCHAi1T Unser Zeichen Berlin und München VPA »n 7 J | 4 BRD
Lineare Ausgangsstufe für ladungsgekoppelte Schaltungen 5
Die Erfindung "bezieht sich auf eine lineare Ausgangsstufe für ladungsgekoppelte Schaltungen nach dem Oberfeegriff des Patentanspruchs 1.
ladungsgekoppelte Schaltungen (Charge Coupled Devices) sind für die Verarbeitung von analogen Signalen von Bedeutung, da sie als analoge Schieberegister verwendbar sind. Die üblichen Ausgangsschaltungen von ladungsge-Icoppelten Elementen sind mit Sourcefolger aufgebaut.
Dabei wird die nichtlineare Kennlinie des MOS-Sourcefolgers mit externem lastwiderstand mit der Hilfe eines hochohmigen SourcewiderStandes weitgehend linearisiert. In der Veröffentlichung D.P. Barbe "Imaging devices using the charge coupled concept" Proceedings of the IEEE, Vol. 63, No. 1, Jan. 1975, S. 38 bis 67 ist eine solche Ausgangsschaltung beschrieben. Ein wesentlicher Nachteil der beschriebenen Ausgangsschaltung besteht darin, daß die Bewertung des Signals in der Hauptsache mittels einer spannungsabhängigen, weil von der Raum-
PapHhe / 12.9.1978
030013/0151
vpa 78 ρ 7 1 H BRD
ladungstiefe abhängigen, Raumladungskapazität vorgenommen wird.
Aus der deutschen Auslegeschrift 2 602 520 ist ein linearer Ausgangsverstärker für ladungsgekoppelte Elemente bekannt, bei dem ein Verstärker mit einem Schalttransistor und einem lastelement vorgesehen ist, wobei der Schalttransistor und das Lastelement in einem Punkt, der den Ausgang des Verstärkers darstellt, zueinander in Reihe geschaltet sind, ein Gate-Anschluß des Schalttransistors den Eingang des Verstärkers darstellt, der Eingang des Verstärkers mit der CCD-?Anordnung verbunden ist und der Ausgang des Verstärkers über einen Hilfstransistor mit dem Eingang des Verstärkers verbunden ist. Der Gate-Anschluß des Hilfstransistors ist mit einer Impulsquelle verbunden, die den Transistor während des Auslesevorganges sperrt und zwischen den Auslesevorgängen leitend schaltet.
Zur Verhinderung von Takteinkoppelungen sind bei dieser bekannten Schaltungsanordnung zwei zusätzliche Transistoren aufzuwenden, mittels derer jeweils der Source- bzw. Dpainanschluß des Hilfstransistors abzuschalten ist. Damit ergeben sich jedoch Toleranzprobleme. Diese bekannte Schaltungsanordnung bietet zwar den Vorteil, daß der beschriebene MOS-Verstärker immer im linearen Gebiet betrieben wird, jedoch ist eine durch die spannungsabhängige Raumladungskapazität des Signalausgangs bedingte Mchtlinearität weiterhin gegeben.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine lineare Ausgangsstufe für ladungsgekoppelte Elemente anzugeben, bei der die oben geschilderten Nachteile vermieden werden.
030013/0151
YPA 78 ρ 7 1 1 ^ BRD
Diese Aufgabe wird durch eine wie eingangs bereits erwähnte lineare Ausgangsstufe für ladungsgekoppelte Schaltungen gelöst, die durch die in dem kennzeichnenden Teil des Patentanspruchs 1 aufgeführten Merkmale gekennzeichnet ist.
Die Erfindung geht von der Erkenntnis aus, daß eine linearisierung zum einen dadurch erzielbar ist, daß der Einfluß der spannungsabhängigen Raumladungskapazitäten durch das Mitwirken von an sich konstanten Oxidkapazitäten verringert wird und daß zum anderen zumindest teilweise eine Kompensation der Signalverzerrung durch die Gegenläufigkeit der Raumladungstiefen von Eingangs- und Ausgangs-Raumladungskapazitäten erreichbar ist.
Ein wesentlicher Vorteil der Erfindung besteht darin, daß die Bewerterelektrode die Signalladung nicht floatend, sondern bei festem Potential empfängt, die Umsetzung der Ladung im wesentlichen mittels der konstanten Oxidkapazität der Elektrode vorgenommen wird und die Abfrage des Signals nach Abtrennen der Spannungsquelle von der Bewerterelektrode durch Einprägen eines festen Oberflächenpotentials mittels einer Diode erfolgt, womit alle wesentlichen die Linearität verhindernden Einflüsse weitgehend ausgeschlossen sind. Außerdem ist die erfindungsgemäße Ausgangsstufe vorteilhafterweise kompatibel zu bekannten COD-Eingangsschaltungen ausführbar.
Im folgenden wird die Erfindung a-n Hand mehrerer Figuren erläutert.
Fig. 1 zeigt eine Schaltungsanordnung für die erfindungsgemäße Ausgangsstufe und mit ihr beispielsweise zusammenarbeitende weitere Schaltungsteile, 35
B Ψ 7 t M BRD
Fig. 2 zeigt einen iDaktplan für den Betrieb der Ausgangsstufe,
Fig. 3 zeigt ein erstes Ersatzschaltbild für die erfindungsgemäße Schaltungsanordnung in der Phase der Signalladungsaufnahme,
Fig. 4 zeigt ein zweites Ersatzschaltbild für die erfindungsgemäße Schaltungsanordnung in der Phase der Signalspannungsabgabe„
Fig. 5 zeigt eine Kennlinienschar für den Betrieb mit verschiedenen angenommenen Parametern.
Wie bereits angegeben, zeigt Fig, 1 eine Schaltungsanordnung der erfindungsgeäßen Ausgangsstufe und mit ihr zusammenarbeitende v/eitere Schaltungsteile<= Dabei ist die lineare Ausgangsstufe mit SA, eine Treiberstufe mit TR und eine "Fill and Spill"-Eingangsstufe mit SE bezeichnet» Sine Bewerterelektrode E1'erhält die reguläre Taktspannung U0.j eines ersten Schiebetaktes 01. Durch einen Schalttransistor T1, dessen Gate-Anschluß ein Schalttakt 0R zugeführt wirds ist die Bewerterelektrode Ξ1 von 01 trennbar. Neben der Bewerterelektrode E1 ist eine Folgeelektrode E2 mit einem festen Hilfspotential U1 und ein mit einem ersten Hilf stakt 0D1 getaktetes Dl^fusionsgebiet angeordnete Beide dienen zum verüber·= gehenden Einstellen eines festen Oberflächenpotentials pSA unter der Bewerterelektrode E1 bei der Abfrage eines Signals ο E1 ist mit dem Eingang eines aus einem Treibertransist or T2 und einem lasttransistor T3 gebildeten Sourcefolgers als Uraberstufe IR verbunden, deren Aus= gang slit einer ersten Steuerelektrode E3 und einer dritten. Steuerelektrode E5 der "Fill·= and Spill"-Eingangs= stufe SE verbunden isto Die Sreiberstufe ist auf ein Bstriebsspannungspotsntial UB gelegte Unter Umgehung der Srsiösrstufe SR ist unter bestimmten Umständen auch eine
"r.? IAi1WIr;:; :_;Steuerung &©r Elektrode E5 mögliche Außar dan
t\ D π ο 11^ / η ι s ι
sj β ti ti S «i> / W ι 9 I
78 P 7 1 H BRIT
genannten Steuerelektroden sind bei der "Pill and Spill"-Eingangsstufe SE noch, eine zweite Steuerelektrode E4 und ein mit einem zweiten Hilfstakt 0D2 getaktetes Diffusionsgebiet vorgesehen.
Die Funktionsweise soll nun an Hand des in Pig. 2 gezeigten Taktplans erläutert werden. Nachdem eine Signalladung qs im Verlauf eines regulären CCD-Betriebes vollständig von E1 übernommen wurde, wird mittels 0R der Schalttransistor T1 gesperrt (erster Zeitpunkt ti). Nun wird nach einem geeigneten ersten Zeitabstand At1 zu einem zweiten Zeitpunkt t2 ein geeignetes niedriges Oberflächenpotential 0SA unter E1 eingestellt, wobei (U1-0SA) größer als die Einsatzspannung sein muß. Das in der Oxidkapazität von E1 gespeicherte Signal wird somit an T2 bzw. E3 oder E5 weitergegeben. Die Auswertung muß hier abgeschlossen sein, bevor die Einprägung von 0SA aufgehoben wird. Es muß daher die negative Taktphase von 0Ds früher, nämlich zu einem dritten Zeitpunkt t3 als jene von 0D1 beendet sein (zweiter Zeitabstand At2), wogegen ihre Einsatzpunkte identisch sein können. Der Schalttakt 0R hebt nach diesen Vorgängen, also nach einem vierten Zeitpunkt t4, jedoch vor Beginn des letzten Schiebetaktes 04- des Schiebetaktzyklus die Sperrung von T1 wieder auf.
Wie bereits erwähnt,zeigen Pig. 3 und 4 ein erstes bzw. zweites Ersatzschaltbild für die erfindungsgemäße Schaltungsanordnung für die Phase der Signalladungsaufnahme (Pig. 3) und die Phase der Signalspannuzgabgabe (Pig. 4). Dabei bedeuten
0S : Oberflächenspannung
qs : Signalladung
C1 : Oxidkapazität der Bewerterelektrode 01* : Raumladungskapazität der Bewerterelektrode
030013/0151
78 P 7 1 1 4 BRD
C 2 : Gatekapazität des Treibers
C3 : Raumladungskapaa-ität des Sourcebereiches des
Schalttransistors
A : Knoten
QA : Sunmenladung im Knoten A
A1 : Fläche der Bewerterelektrode
A2 : Fläche des Gates des !Treibers
A3 : Fläche des Sourcebereiches des Schalttransistors
U01 : reguläre Taktspannung
0SA : festes eingeprägtes Oberflächenpotential
ua : Ausgangssignalspannung
Analytische Untersuchungen haben gezeigt, daß durch entsprechende Wahl des Flächenverhältnisses γγ die Optimierung der Kompensation der nichtlinearen Einflüsse erzielbar ist. Dm die nichtlinearen Abweichungen anschaulich darzustellen, sind die relativen Änderungen der Kennliniensteilheiten Λ S der erfindungsgemäßen Schaltungsanordnung in Abhängigkeit des Arbeitspunktes in! Fig. 5 dargestellt, wobei bestimmte technische relevante Betriebsparameter angenommen wurden.
A O
Es wurde das Verhältnis jrr konstant mit 1 angenommen und W als Parameter variiert. Sonstige verwendete Parameterwerte sind in Fig. 5 gezeigt. Die größten Abweichungen liegen bei jf = 0, also bei Fehlen von C3 vor.
Mit zunehmenden Werten für
A3 IT
wird die Linearität ver-
bessert. Bei jf = 6 ist annähernd das Optimum erreicht. Aus diesem "Verlauf ist zu folgerns daß die nichtlinearen Einflüsse von C1* und C3 gegenläufig sind und eine teilweise Kompensation zulassen.
Ö30013/0151
*"/" 78 P 7 11 4 BRD
Aus den Kennlinien ist im weiteren zu entnehmen, daß die Kennliniensteilheit mit zunehmendem Arbeitspunkt qs/A1C01 kleiner wird (das Vorzeichen von qs ist negativ!). Vorteilhafterweise weist die Kennlinie eines Sourcefolgers eine hierzu gegenläufige Tendenz auf. Damit besteht außerdem eine entsprechende zusätzliche Kompensationsmöglichkeit.
Es wurde bereits erwähnt, daß bezüglich E5 eine direkte Kopplungsmöglichkeit besteht, für E3 jedoch nicht. Dies ist darin begründet, daß unter E5 das Oberflächenpotential bei der Ladungsbemessung jeweils durch E3 vorgegeben ist und so nur die Ozidkapazität in Erscheinung tritt. Die Verhältnisse sind also ähnlich wie bei Verwendung eines Treibers, für die Eingangskapazität von E3 gilt dies nicht.
Die erfindungsgemäße lineare Ausgangsstufe ist nicht auf eine Anwendung für sog. 4-Phasen-CCD beschränkt. Sie ist vielmehr auch für 2-Phasen-oder 3-Phasen-CCD geeignet,
4 Patentansprüche
5 Figuren
030013/0151

Claims (4)

  1. VPA ■ '
    78 P 7 1 1 4 BFiD
    Patentansprüche
    Lineare Ausgangsstufe für ladungsgekoppelte Schaltungen, bei der die Bewerterelektrode mit dem Eingang eines Verstärkers verbunden ist und bei der ein Schalttransistor vorgesehen ist, dessen Gate-Anschluß ein Schalttakt zugeführt wird, so daß der Schalttranaistor während eines AusIeseVorganges sperrt und zwischen zwei Auslesevorgängen für eine bestimmte Zeitspanne leitend geschaltet wird, dadurch gekennzeichnet , daß der Schalttransistor (T1) in der Ausgangsstufe (SA) zwischen die einen ersten Schiebetakt (01) liefernde Taktleitung und die Bewerterelektrode (E1) eingefügt ist, daß der Schalttakt (0R) zeitlich so gelegt ist, daß die den ersten Schiebetakt (01) liefernde Taktleitung vor dem Auslesevorgang mit der Bewerterelektrode (E1) verbunden und während des AusleseVorgangs von der Bewerterelektrode (E1) getrennt ist, so daß eine Signalladung nicht bei floatender, sondern bei auf festem Potential liegender Elektrode empfangen wird, daß eine Folgeelektrode (E2) vorgesehen ist, die fest auf einem^ Hilfspotential (ΤΓ1) liegt, und daß eine Diode vorgesehen ist, die mit einer einen ersten Hilfstakt (0D1) liefernden Taktquelle zum Einprägen eines definierten.
    Oberflächenpotentials (0SA) verbunden ist.
  2. 2. Lineare Ausgangsstufe nach Anspruch 1, dadurch gekennzeichnet , daß die Bewerterelektrode (E1) mit dem Eingang einer aus einem Treibertransistor (T2) und einem Lasttransistor (T3) gebildeten, als Sourcefolger arbeitenden Treiberstufe (TR) verbunden ist und daß der Ausgang der Treiberstufe (TR) mit einer ersten Steuerelektrode (E3) und einer dritten Steuerelektrode (E5) einer Eingangsstufe, vorzugsweise einer "J1Ul and Spill"-Eingangsstufe (SE) verbunden ist.
    030013/0151
    ORIGINAL INSPECTED
    78 P 7 1 1 4 BRD
  3. 3. Lire are Ausgangsstufe nach Anspruch 1, dadurch gekennzeichnet , daß die Bewerterelektrode (E1) direkt mit der dritten Steuerelektrode (E5) der "Pill and Spill"-Eingangsstufe (SE) verbunden ist.
  4. 4. Verfahren zum Betrieh einer linearen Ausgangsstufe nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , daß eine Signalladung (qs) vollständig "bei festem Potential der Bewerterelektrode (E1) aufgenommen wird, daß der Schalttakt (0R) zu einem ersten Zeitpunkt (ti), der vor das Ende des ersten Schiebetaktes (01) gelegt ist, abgeschaltet und somit der Schalttransistor (T1) gesperrt wird, daß der erste Hilfstakt (0D1) und ein für die Signalübernahme vorgesehener zweiter Hilfstakt (0D2) nach einem ersten Zeitabstand ( A ti) zu einem zweiten Zeitpunkt (t2) eingeschaltet werden, wobei durch den ersten Hilfstakt (0D1) das Oberflächenpotential (0SA) unter der Bewerterelektrode (E1) eingestellt wird, das so zu bemessen ist, daß die Differenz zwischen ihm und dem Hilfspotential (TJ1) größer als die Einsat ζ spannung ist, daß zu einem dritten Zeitpunkt (t3) der zweite Hilfstakt (0D2) ausgeschaltet wird, daß nach einem zweiten Zeitabstand (Δΐ2) zu einem vierten Zeitpunkt (t4) der erste Hilfstakt (0D1) ausgeschaltet wird und daß der Schalttakt (0R) vor dem Beginn des letzten Schiebetaktes (04) eines Schiebetaktzyklus den Schalttransistor (T1) wieder leitend schaltet.
    030013/0151
DE19782839834 1978-09-13 1978-09-13 Lineare ausgangsstufe fuer ladungsgekoppelte schaltungen Ceased DE2839834A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19782839834 DE2839834A1 (de) 1978-09-13 1978-09-13 Lineare ausgangsstufe fuer ladungsgekoppelte schaltungen
FR7922201A FR2436470A1 (fr) 1978-09-13 1979-09-05 Etage de sortie lineaire pour des circuits a couplage direct de charge, notamment pour des installations pour le traitement de signaux analogiques
US06/072,980 US4302685A (en) 1978-09-13 1979-09-06 Linear output stage for charge-coupled circuits
JP54116626A JPS6043599B2 (ja) 1978-09-13 1979-09-11 電荷結合回路に対する直線性出力段およびその駆動方法
GB7931630A GB2030406B (en) 1978-09-13 1979-09-12 Charge coupled device output amplifier stages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19782839834 DE2839834A1 (de) 1978-09-13 1978-09-13 Lineare ausgangsstufe fuer ladungsgekoppelte schaltungen

Publications (1)

Publication Number Publication Date
DE2839834A1 true DE2839834A1 (de) 1980-03-27

Family

ID=6049348

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782839834 Ceased DE2839834A1 (de) 1978-09-13 1978-09-13 Lineare ausgangsstufe fuer ladungsgekoppelte schaltungen

Country Status (5)

Country Link
US (1) US4302685A (de)
JP (1) JPS6043599B2 (de)
DE (1) DE2839834A1 (de)
FR (1) FR2436470A1 (de)
GB (1) GB2030406B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631739A (en) * 1984-11-28 1986-12-23 Xerox Corporation High dynamic range charge amplifier
US5748035A (en) * 1994-05-27 1998-05-05 Arithmos, Inc. Channel coupled feedback circuits

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3623132A (en) * 1970-12-14 1971-11-23 North American Rockwell Charge sensing circuit
DE2541686A1 (de) * 1975-09-18 1977-03-24 Siemens Ag Regenerierschaltung fuer ladungsgekoppelte elemente
DE2602520B2 (de) * 1976-01-23 1978-02-02 Linearer ausgangsverstaerker fuer ladungsgekoppelte elemente
US4139784A (en) * 1977-08-02 1979-02-13 Rca Corporation CCD Input circuits

Also Published As

Publication number Publication date
JPS5542395A (en) 1980-03-25
US4302685A (en) 1981-11-24
GB2030406A (en) 1980-04-02
FR2436470A1 (fr) 1980-04-11
JPS6043599B2 (ja) 1985-09-28
FR2436470B1 (de) 1983-08-05
GB2030406B (en) 1982-11-24

Similar Documents

Publication Publication Date Title
DE2145295C3 (de) Schaltungsanordnung für ein Schieberegister
DE2726487C2 (de) Spannungsvergleicherschaltung
DE2451362B2 (de) Schaltungsanordnung zur automatischen rueckstellung von digitalen schaltkreisen
DE3737279C2 (de)
DE2531165A1 (de) Faltungsfilter
DE2310267C2 (de) Digital/Analog-Umsetzer
DE2711829A1 (de) Vergleicher fuer einen analog/digital- und digital/analog-umsetzer
DE1424528B2 (de) Leseschaltung mit erhoehter ablesegeschwindigkeit fuer einen oberflaechenspeicher mit einem eine magnetisierbare oberflaeche spurweise abtastenden bewickelten lesekopf
DE2248423C3 (de) Ladungsübertragungssystem
DE2801272A1 (de) Schaltungsanordnung mit gewichtsfaktorabhaengiger ladungsaufteilung und -uebertragung
CH615504A5 (de)
DE2314015C3 (de) Signalverstärker
DE2946000A1 (de) Integrierende analog-digitalwandlerschaltung
DE2839834A1 (de) Lineare ausgangsstufe fuer ladungsgekoppelte schaltungen
DE2951166C2 (de)
DE2852117A1 (de) Regenerationsschaltung
DE3246176A1 (de) Einrichtung zur offsetkompensation in einer verstaerkerschaltung
DE2140509C3 (de) Leseverstärker
DE2210037C3 (de) Speicher-Prozessor-Element
DE2620188C3 (de) Bistabile Multivibratorschaltung
DE1815422C3 (de) Fotoelektrisches Lesegerät für einen bewegten bandförmigen Aufzeichnungsträger
DE2062605C3 (de) Vertikalablenkschaltung
DE1249345B (de) Verschiebematrix für Parallelverschiebung eines Wortes
DE2439241A1 (de) Schaltungsanordnung mit einer ersten periodisch leitenden schalteinrichtung zur vervollstaendigung eines uebertragungsweges
DE2934979A1 (de) Anordnung zum stabilisieren der frequenz eines hf-oszillators mit einem feldeffekttransistor

Legal Events

Date Code Title Description
OAM Search report available
OC Search report available
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G11C 19/18

8131 Rejection