DE2711829A1

DE2711829A1 - Vergleicher fuer einen analog/digital- und digital/analog-umsetzer

Info

Publication number: DE2711829A1
Application number: DE19772711829
Authority: DE
Inventors: Peter William Cook; James Thomas Parrish; Stanley Everett Schuster
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1976-04-02
Filing date: 1977-03-18
Publication date: 1977-10-13
Also published as: US4097753A; FR2346906A1; JPS52120749A; FR2346906B1; GB1569395A; DE2711829C2; JPS5941326B2

Description

Böblingen, den 17. März 1977 gg-se/som

Anmelderin:

International Business Machines Corporation, Armonk, N.Y. 10504

Amtliches Aktenzeichen:

Neuanmeldung

Aktenzeichen der Anmelderin; YO 975 019

Vertreter:

Patentassessor Dipl.-Ing. Heinz Gaugel Böblingen

Bezeichnung:

Vergleicher für einen Analog/ Digital- und Digital/Analog-Umsetzer

7098 4 1/0657

Die Erfindung befaßt sich insbesondere mit einer Anordnung, wie sie in der DT-OS 26 21 335 bereits vorgeschlagen wurde. Dabei bildet ein Digital/Analog-Umsetzer einen wesentlichen Bestandteil eines Analog/Digital-Umsetzers in Verbindung mit einem monolithisch aufbaubaren Kapazitäts-Kettenleiter und einem Vergleicher.

Die analoge Ausgangsspannung des Kapazitäts-Kettenleiters, dessen Kapazitäten in den Längsgliedern doppelt so groß sind wie in den Quergliedern, bildet die eine Eingangsspannung des Vergleichers. Die andere Eingangsspannung des Vergleichers ist eine in einen Digitalwert umzusetzende analoge Spannung, Der Ausgang des Vergleichers steuert eine Torschaltung _f über die Taktimpulse auf einen Zähler gegeben werden. Die Zählerstufen steuern über Schalter die Auf- bzw. Entladung der Kapazitäten des Kapazitäts-Kettenleiters. Der Ausgangszähler bildet den digitalen Ausgang des Analog/Digital-Umsetzers.

Da eine der wichtigsten Funktionen bei der Digitalisierung eines analogen Signals der Vergleich zweier Spannungspegel ist, ist der Vergleicher ein wesentlicher Bestandteil eines Analog/Digital-Umsetzers. Ein für diesen Zweck idealer Vergleicher wäre eine Schaltung, die keine Spannungs- und Stromversetzungen, eine unendliche Eingangsimpedanz, eine unendliche Verstärkung und eine unendliche Bandbreite aufweist.

Es ist die der Erfindung zugrundeliegende Aufgabe, einen Vergleicher für einen Analog/Digital-Umsetzer anzugeben, der die genannten Bedingungen optimal erfüllt.

Die Lösung dieser Aufgabe ist in den Ansprüchen niedergelegt.

Die Erfindung wird im folgenden anhand der Zeichnung näher erläutert .

709841/0657

YO 975 019

Es zeigen:

Fig. 1 das Schaltbild eines erfindungsgemäßen Ver

gleichers in Verbindung mit einem Kapazitäts-Kettenleiter (C-2C-Kettenleiter) in der Anwendung als Analog/Digital-ümsetzer,

Fign. 1A, 1B Blockschaltbilder von erfindungsgemäßen Kom-1C und 1D pensationsschaltungen zum Ausgleich der Versetzungsspannungen der Vergleicher,

Fig. 2 den Verlauf der dem Vergleicher gemäß Fig. 1

zugeführten Phasenspannung,

Fig. 3 ein Versetzungsspannungs/Analog-Eingangsspan-

nungs-Diagramm für zwei unterschiedliche Abfallzeiten der Phasenspannung,

Fig. 4A ein Ausführungsbeispiel einer erfindungsgemäßen Kompensationsschaltung zur Erzeugung der am Vergleicher auftretenden Versetzungsspannung,

Fig. 4B das Ersatzschaltbild des in Fig. 4A enthaltenen

Kapazitäts-Kettenleiters und

Fig. 5 ein weiteres Ausführungsbeispiel einer erfindungsgemäßen Kompensationsschaltung zur Erzeugung der Versetzungsspannung.

Fig. 1 zeigt die Kombination eines Vergleichers mit einem C-2C-Kapazitäts-Kettenleiter in der Anwendung in einem Analog/Digital-Umsetzer (A/D-Umsetzer). Der Vergleicher 10 enthält vier aktive Elemente, nämlich die Feldeffekttransistoren T1, T2, T3 und T4, die nach Art einer Verriegelungsschaltung miteinander verbun-

709841/0G57

YO 975 019

den sind. Die Transistoren T1 und T2 sind mit einer ihrer stromführenden Elektroden mit dem gemeinsamen Knoten 12 verbunden, während die beiden anderen stromführenden Elektroden dieser Transistoren in einem Knoten 14 bzw. 16 jeweils mit einer der stromführenden Elektroden der Transistoren T3 und T4 verbunden sind. Zur Vereinfachung der Beschreibung des Vergleichers 10 sind die Knoten 14 und 16 zusätzlich als Knoten A und B bezeichnet. Die zweiten stromführenden Elektroden der Transistoren T3 und T4 sind an einen gemeinsamen Knoten 18 geführt. Der Knoten A ist mit der Gate-Elektrode des Transistors T4 und der Knoten B mit der Gate-Elektrode des Transistors T3 verbunden. An den Knoten 12 ist eine Spannungsquelle V_dd angeschlossen. Am Knoten 18 liegt eine mit Φ bezeichnete Impulsquelle, die eine Phasenspannung des in Fig.2 dargestellten Verlaufs liefert.

Beim Betrieb des Vergleichers 10 werden zunäcnst die Knoten A und B der Verriegelungsschaltung über die Spannung V,, auf die Spannung V_o-V_T1 bzw. V_a-V_T2 aufgeladen, wo V_T1 und V_T2 die Schwellenspannungen der Transistoren T1 und T2 angeben. Da die Phasenspannung Φ zu diesem Zeitpunkt hoch ist, sind die Transistoren T3 und T4 gesperrt, wenn nicht der Fall vorliegt, daß sich die Spannungen V und V um mehr als eine Schwellen-

o a

spannung unterscheiden. In diesem Fall wird infolge der Spannungsdifferenz zwischen den Knoten A und B entweder der Transistor T3 oder der Transistor T4 so lange leitend, bis diese Spannungsdifferenz auf eine Schwellenspannung reduziert ist. Diese Spannungsdifferenz ist immer noch groß und relativ leicht vom Vergleicher abzufühlen. Problematischer ist es, wenn die Spannungen V und V dicht beieinander liegen. In

O el

diesem Fall beginnen sich die Knoten A und B mit abfallender Phasenspannung zu entladen, sobald die Phasenspannung

*^=Va"^VT2"^VT3 ^{und V}O~^VT1~^VT4 ^ist* ^{Ist die} ^^fallzeit ^der Phasenspannung Φ sehr groß, so ist nur die Schwellenspannung maßgeblich dafür, welchen Schaltzustand die Verriegelungsschaltung annehmen wird. Bei kurzen Abfallzeiten sind die Stromleit-YO $75 019 70 98 4 1/0657

fähigkeiten und die Kapazitäten mit zu berücksichtigen. In Abhängigkeit davon, welcher Knoten A oder B schneller entladen wird, wird ein Schaltzustand des Vergleichers erreicht, bei dem ein Knoten um eine Schwellenspannung niedriger als das Eingangsgate und der andere Knoten ungefähr euf dem unteren Wert der Phasenspannung Φ liegt.

Der vorstehenden Beschreibung der Arbeitsweise ist zu entnehmen, daß sich der schließlich beim Vergleicher einstellende Schaltzustand nicht nur aus der Differenz der Eingangsspannungen V und V , sondern auch aus den unterschiedlichen ο a

Schwellenspannungen und Stromleitungseigenschaften der verwendeten Transistoren ergeben kann. Werden diese Einflüsse mitberücksichtigt, so zeigt sich, daß zur Erzielung einer ausreichenden Genauigkeit eine Versetzungsspannung einzuführen ist. In Fig. 3 ist die Abhängigkeit der Versetzungsspannung (d.h., V-Vl in Abhängigkeit von der Analog-Eingangsspannung V„

Oa a

für den ungünstigsten Fall unterschiedlicher Eigenschaften der Transistoren angegeben. Diese unterschiedlichen Eigenschaften bedingen ein Ungleichgewicht des den Vergleicher bildenden Verriegelungsschalters. Speziell zeigt die Fig. 3 die Abhängigkeit der Versetzungsspannung von der analogen Eingangsspannung bei Abfallzeiten der Phasenspannung Φ von 100 und 200 Nanosekunden, einem Schwellenwertgleichlauf von + 50 mV und einer Stromleitfähigkeit von +51 der verwendeten Transistoren.

Durch die Erfindung wird der im wesentlichen aus einer Verriegelungsschaltung bestehende Vergleicher hinsichtlich seiner Versetzungscharakteristik kompensiert, so daß eine erhöhte Genauigkeit und Linearität der Analog/Digital-Umsetzung gewährleistet wird.

Im folgenden sind Kompensationsschaltungen zum Ausgleich der Versetzungscharakteristik des Vergleichers beschrieben. Bei einer ersten Methode werden über einen ganzen Bereich von Analog-Eingangsspannungen V_a Versetzungsspannungen, fest-

^10975019 709841/0G57

gelegt durch die in Fig. 3 dargestellte Versetzungscharakteristik, erzeugt. Diese Versetzungsspannungen können in digitaler Form, entsprechend der Schaltung nach Fig. 1A oder in analoger Form, entsprechend der Schaltung nach Fig.1B erzeugt werden. In der Kompensationsschaltung nach Fig. 1A vergleicht ein Vergleicher 47A die analoge Eingangsspannung V

mit der Ausgangsspannung V eines Kapazltäts-Kettenleiters und D/A-Umsetzers 47B. Die letztere Einrichtung wird in Verbindung mit Fig. 1 noch im einzelnen beschrieben. Der Digitaleingang D. des Umsetzers ist gleichzeitig mit einem Festwertspeicher (ROS) 47C verbunden. Der Festwertspeicher 47C liefert Versetzungsspannungen, die in einem Versetzungsspannungsregister 47D gespeichert werden. Das Versetzungsspannungsregister 47D erhält ein Freigabesignal, sobald der Vergleicher 47A Gleichheit feststellt. Der Ausgang des Versetzungs-Spannungsregisters 47D und der Digitaleingang D₁ sind mit Eingängen eines Addierers 47E verbunden. Beim Betrieb der Schaltung nach Fig. 1A werden Vergleiche über den gesamten Bereich der Analog-Eingangsspannung V durchgeführt. Sobald bei einer Eingangsspannung Gleichheit festgestellt wird, liefert der Festwertspeicher 47C die bereits im voraus für diesen Eingangsspannungspegel bestimmte Versetzungsspannung in das Register 47D, über das dann die Versetzungsspannung zu der Digital-Eingangsspannung im Addierer 47E addiert wird. Die digitale Versetzungsspannung ergibt bei ihrer Addition mit der digitalen Eingangsspannung D. den wahren Digitalwert V, am Ausgang des Addierers 47E.

Bei der Kompensationsschaltung, die in Fig. 1B im Blockschaltbild dargestellt ist, wird die Versetzungsspannung in digitaler Form für den gesamten EingangsSpannungsbereich erzeugt, bevor sie in analoger Form zu der Eingangsanalogspannung V addiert wird. Dabei wird dem Vergleicher 49A

sowohl die Eingangsanalogspannung V als auch die Ausgangs-

^YO975019 709841/0657

geingsspannung des Kapazitäts-Kettenleiters und D/A-Umsetzers 49B zugeführt. Der mit dem D/A-ümsetzer 49B verbundene Eingang D. ist auch auf einen Festwertspeicher (ROS) 49C geführt. In diesem Festwertspeicher ist die Vielzahl der digitalen Versetzungsspannungen gespeichert, die im voraus für die infragekommenden Eingangs-Analogspannungen V. bestimmt wurden. Die Ausgangssignale des Festwertspeichers 49C werden im Umsetzer 49B in analoge Form gebracht und im Addierer 55 zum Eingangs-Analogsignal V addiert. In beiden, in Fig. 1A und 1B gezeig-

el

ten Kompensationsschaltungen wird die Versetzungsspannung also im voraus jeweils für den gesamten vorkommenden Bereich der Eingangs-Analogspannungen V₃ ermittelt. Im Ausführungsbeispiel

Cl

gemäß Fig. 1A wird eine digitale Versetzungsspannung zum digitalen Eingangssignal D. addiert oder davon subtrahiert, während beim Ausführungsbeispiel gemäß Fig. 1D eine analoge Versetzungsspannung zur analogen Eingangsspannung V_ addiert wird.

Eine weitere Art der Kompensation der Versetzungscharakteristik des Vergleichers ist in den Blockschaltbildern gemäß Fig. 1C und 1D dargestellt. Diese zweite Art ist dadurch gekennzeichnet, daß das Ausgangssignal V, des D/A-Umsetzers vom Eingangs-Analogsignal V. durch Zusammenführung in einem

Knoten subtrahiert wird, so daß der Vergleich stets bei ein- und demselben Spannungspegel stattfindet. In diesem Fall benötigt man dann nur einen einzigen Wert, um die Versetzungsspannung zu kompensieren. Es sei hier daraufhingewiesen, daß die Zeichnungen V. und V austauschbar sind und jeweils das Ausgangssignal des D/A-Umsetzers betreffen. Diese zweite Art der Kompensationsspannungserzeugung wird in der Schaltung nach Fig. 1C digital und in der Schaltung nach Fig. 1D analog durchgeführt.

Bei dem in Fig. 1C dargestellten, digital arbeitenden Ausführungsbeispiel der Kompensationsschaltung, wird dem wiederum aus dem Latch bestehenden Vergleicher 51A eine Bezugsspannung Vp und eine auf der Leitung 51B vorhandene Diffe-

^YO975019 709841/0657

renzspannung zugeführt, die sich aus der Differenz zwischen dem Ausgangssignal V, des D/A-Umsetzers 51C und der Eingangs-Ana logspannung V ergibt. Die digitale Eingangsspannung D.

a χ

wird sowohl dem D/A-ümsetzer 51C als auch einem digitalen Addierer 51D zugeführt, der diese digitale Eingangsspannung zu der Ausgangsspannung des Festwertspeichers 51G addiert. Der Festwertspeicher 51E enthält die zuvor ermittelte digitale Versetzungsspannung. Der kompensierte bzw. korrigierte digitale Wert, der die unbekannte analoge Eingangsspannung V

repräsentiert, wird am Ausgang 51F des digitalen Addierers 51D geliefert. Bei dieser Art der Kompensation wird zum digitalen Eingangssignal D. eine konstante Versetzungsspannung addiert und dadurch der kompensierte digitale Wert der unbekannten analogen Eingangsspannung V erzeugt.

Im Ausführungsbeispiel gemäß Fig. 1D ist eine Methode angegeben, bei der eine einzige analoge Versetzungsspannung für alle durchzuführende Vergleiche verwendet wird, da diese Vergleiche immer bei dem gleichen Spannungspegel durchgeführt werden. Es sei schon jetzt daraufhingewiesen, daß bei den Ausführungsbeispielen gemäß der Fign. 4A und 5 diese Methode angewendet wird. Wie beim Ausführungsbeispiel der Kompensationsschaltung nach Fig. 1C, wird auch beim Ausführungsbeispiel nach Fig. 1D in einem Vergleicher 53A eine feste Bezugsspannung V_R mit einer auf der Leitung 53B gelieferten Differenzspannung vergleicht, die der analogen Ausgangsspannung ν, des D/A-Umsetzers 53C und der analogen Eingangsspannung V entspricht. Der digitale Eingang des Umsetzers 53C ist wieder mit D. bezeichnet. Wie bei der Kompensationsschaltung nach Fig. 1C ist auch hier die Bezugsspannung V_R auf einem konstanten Wert gehalten. Eine die analoge Versetzungsspannung liefernde Quelle 53D liefert den im voraus

^{Y0 975} °¹⁹ 709841/0657

- -Unbestimmten Analogwert der Versetzungsspannung zum geeigneten Zeitpunkt an den Addierer 57, wo sie mit der Bezugsspannung V_ addiert wird. Bei der hier beschriebenen Kompensationsmethode wird die Kompensation über den gesamten Bereich der Eingangsspannungen durchgeführt, indem lediglich eine bestimmte analoge Versetzungsspannung an den Vergleicher 53A geliefert wird. Es sei hier erwähnt, daß auch beim Ausführungsbeispiel gemäß Fig. 4A eine analoge Versetzungsspannung zur Verfügung gestellt wird, daß diese jedoch in einem separaten Kapazitäts-Kettenleiter erzeugt wird. Im Ausführungsbeispiel gemäß Fig. 5 wird die analoge Versetzungsspannung von einem D/A-Umsetzer geliefert. Eine ins einzelne gehende Beschreibung der in der Fign. 4A und 5 dargestellten Schaltungen erfolgt nachstehend.

Es sei zunächst wiederum die Anordnung der Fig. 1 mit dem Kapazitäts-Kettenleiter und dem Vergleicher 10 betrachtet, bei dem aufgrund von unterschiedlichen Schwellenspannungen und Stromleitfähigkeitseigenschaften der Einzelelemente zu kompensierende Spannungsversetzungen auftreten. Es wird eine unbekannte analoge Eingangsspannung zugeführt und mit der Ausgangsspannung V bis D/A-Umsetzers verglichen. An einem der Knoten A und B des den Vergleicher 10 bildenden Verriegelungsschalters wird eine Versetzungseichspannung V-V₁₁ geliefert, um den Gleichgewichtszustand einzustellen.

Es hat sich gezeigt, daß mit einer kleinen gespeicherten digitalen Versetzungsspannung Genauigkeiten von etwa 1 mV über einen Bereich von 5 V der analogen Eingangsspannung erzielbar sind. Hohe Leistungen (200 bis 400 nsek) ergeben sich infolge der während des Schaltens wirksamen Schleifenverstärkung. Der Vergleicher weist außerdem eine hohe Ein-

14

gangsimpedanz (beispielsweise > 10 Ohm), eine hohe Verstärkung und eine große Bandbreite auf.

Die in Verbindung mit der Erfindung verwendeten und mit einem ^ΪΟ975019 709841/0657

Kapazitäts-Kettenleiter ausgestatteten Analog/Digital- und Digital/Analog-Umsetzer als Beispiel für eine Umsetzerart sind in der bereits eingangs erwähnten US-Patentanmeldung Nr. 585 629 beschrieben. Der Kapazitäts-Kettenleiter enthält eine Vielzahl von aus Feldeffekttransistoren bestehenden Schalterpaaren 20-21, 22-23 und 24-25. Ein Schalter jedes Paares ist an eine gemeinsame Bezugsspannung V₁,

angeschlossen, während der jeweils andere Schalter mit dem gemeinsamen Massepotential verbunden ist. über die Schalterpaare erfolgt die Aufladung oder Entladung einer Kapazität mit dem Kapazitätswert C, die im folgenden mit Kapazität C bezeichnet ist. Jede dieser Kapazitäten, mit Ausnahme der jeweils ersten und letzten in der Kette, sind an den gemeinsamen Verbindungspunkt zweier Kapazitäten 2C angeschlossen, die die Längsglieder des Kettenleiters bilden. Die erste Kapazität C mit dem Bezugszeichen 26 ist an einen Ausgangsknoten 28 geführt, an den die analoge Ausgangsspannung V gebildet wird. Die letzte Kapazität C mit dem Bezugszeichen 30 liegt an dem gemeinsamen Verbindungspunkt 32 zwischen einer Kapazität 2C mit dem Bezugszeichen 34 und einer Kapazität C mit dem Bezugszeichen 36, wobei die letztere an Massepotential geführt ist. Die Gate-Elektroden der Feldeffekttransistor-Schalterpaare werden durch die echten und komplementären Ausgangssignale einer Binärsignalquelle gesteuert. Diese Ausgänge sind entsprechend mit d.-d.., d_-d₂,

..., d -d bezeichnet,
η η

Der bis hierher beschriebene Schaltungsteil, den Vergleicher 10 ausgenommen, bildet einen D/A-Umsetzer. Die Digitalsignale d schalten die Feldeffekttransistoren der einzelnen Schalterpaare, so daß am Ausgang 28 des Kapazitäts-Kettenleiters eine analoge Ausgangsspannung V erzeugt wird. Die grundsätzliche Funktionsweise dieses D/A-Umsetzers läßt sich unter idealen Bedingungen durch die Gleichung

^{Y0 975} °¹⁹ 70 984 1/06 57

V = V (d-2 + d_o2 + ... + d 2 ) ο R 1 2 η

darstellen, wobei d. an den digitalen Eingängen eine binäre Null oder eine binäre Eins kennzeichnet.

Der D/A-Umsetzer bildet eine Einheit eines A/D-Umsetzers, wie er in Fig. 1 dargestellt ist, bei dem die analoge AusgangsSpannung V des Kapazitäts-Kettenleiters dem einen Eingang des Vergleichers 10 an der Gate-Elektrode des Transistors T1 zugeführt wird. An den anderen Eingang des Vergleichers 10 wird die analoge Eingangsspannung V_a angelegt, die in einen digitalen Wert umzuwandeln ist. Die analoge Eingangsspannung V_ wird über eine Leitung

Cl

38 an die Gate-Elektrode des Transistors T2 gelegt. Der Ausgang des Vergleichers 10 wird vom Knoten 14 gebildet, über den eine UND-Schaltung 40 in Abhängigkeit vom Schaltzustand des Vergleichers entweder durchgeschaltet oder gesperrt wird. An einen weiteren Eingang der UND-Schaltung 40 ist eine Taktimpulsquelle 42 angeschlossen, deren Taktimpulse bei durchgeschaltetem UND-Gate 40 in einen Zähler 44 gelangen. Die Stufen des Zählers 44 sind mit den Gate-Elektroden der Feldeffekttransistoren der Schalterpaare des Kapazitäts-Kettenleiters verbunden und liefern damit die bereits erwähnten Digitalsignale d. Der Ausgang des Zählers 44 bildet also den Digitalausgang des A/D-Umsetzers.

Es ergibt sich folgende Betriebsweise. Zunächst ist der Zähler 44 zurückgestellt, so daß alle Digitalsignale ä. Null sind. Das analoge Ausgangssignal V des Kapazitätskettenleiters ist über den durch einen Startimpuls V__N_ in den leitenden Zustand gebrachten Feldeffekttransistor 46 auf Massepotential gelegt. Der Feldeffekttransistor 46 hat die Aufgabe, die Einstellung der Startbedingungen und die Eichung des Kapazitäts-Kettenleiters zu ermöglichen. Am Ausgang 28 des Kapazits-Kettenleiters ist zu Beginn jeder A/D- und D/A-Umsetzung ein festes

^{Yo 975} °¹⁹ 7098 U 1/0657

Startpotential sicherzustellen. Leckströme in diesem Ausgangsknoten 28 können allmähliche Spannungsverschiebungen verursachen, wenn der Ausgang nicht in gewissen Zeitabschnitten an eine feste Spannung gelegt wird. Das bedeutet also, daß zu Beginn jeder Umwandlungsoperation der Ausgang 28 über den Feldeffekttransistor 46 zunächst an Massepotential gelegt wird. Durch Festlegung der Startbedingungen am Ausgang 28 des Kapazitäts-Kettenleiters sind die Anfangsbedingungen an den inneren Knoten des Kettenleiters zwischen den Kapazitäten 2C ohne Einfluß auf die am Ende einer Umsetzung erreichte Ausgangsspannung, die lediglich eine Funktion der nach dem Start eintretenden Änderungen ist.

Der beschriebene A/D-Umsetzer verwenden einen Zähl-Algorithmus. Selbstverständlich kann der Kapazitäts-Kettenleiter auch in Verbindung mit anderen A/D-Umsetzungs-Algorithmen eingesetzt werden.

Es sei nunmehr das Ausführungsbeispiel gemäß Fig. 4A näher betrachtet, dessen wesentliches Merkmal darin besteht, daß die Ausgangsspannung V des D/A-Umsetzers vom analogen Eingangssignal V subtrahiert wird, derart, daß der Ver-

gleich immer bei ein- und demselben Spannungspegel ausgeführt wird. Dadurch bietet sich die Möglichkeit, zum Ausgleich eines Ungleichgewichts des den Vergleicher bildenden Verriegelungsschalters eine analoge Versetzungsspannung hinzuzufügen. Im speziellen Fall wird einer mit dem Bezugszeichen 48 versehenen Kapazität C die analoge Spannung V

a a

zugeführt und zwar über einen Feldeffekttransistor 50, der an seiner Gate-Elektrode 52 entsprechend gesteuert wird. Die Kapazität C ist außerdem mit einem Feldeffekttran-

el

sistor 54 verbunden, über den zur Herstellung der Startbedingungen eine Verbindung zu Masse hergestellt wird.

^TO975019 709841/0657

In entsprechender Weise werden am Knoten 60 über einen Feldeffekttransistor 61 die Startbedingungen eingestellt. Der Knoten 1, also die Gate-Elektrode des Transistors C1 ist sowohl mit dem Ausgang des D/A-Umsetzers und mit einem Feldeffekttransistor 56 verbunden, der zu Deginn ebenfalls an seiner Steuerelektrode den Startimpuls V_int empfängt und dadurch am Knoten 1 Massepotential erzeugt. Der gemeinsame Verbindungspunkt der Kapazität C (40) und der Feldeffekttransistoren 50 und 54 bilaet den Knoten 2. Der Knoten 1 ist also mit dem Ausgang des Kapazitäts-Kettenleiters 58 verbunden, der beispielsweise in der in Fig. 1 gezeigten Art aufgebaut sein kann. Es ergibt sich damit folgende Betriebsweise. Jeweils vor Beginn einer A/D-Umsetzung werden die Anfangsbedingungen dadurch eingestellt, daß über den Startimpuls V₁ die Knoten 1 und 2 auf Massepotential gelegt werden. Dann wird dem Kapazitäts-Kettenleiter 58 das binäre Eingangssignal und gleichzeitig der Kapazität C

(48) über den Transistor 50 die analoge Eingangsspannung

V„ zugeführt. Die Spannung am Knoten 1 ergibt sich aus: a

V = V — V ΙΛ\

N1 a ⁿ ■^Λ-^η ~ *"" ^J-^r'

Ist der Schaltpunkt eingestellt bei Massepotential am Knoten 1, so ist

^VA * τξ ^Vo

wobei C die am Knoten 1 wirkende Ersatzkapazität des

Kapazitäts-Kettenleiters 58 darstellt.

Fig. 4B zeigt das Ersatzschaltbild des Kapazitäts-Kettenleiters 58 gemäß Fig. 4A. Wird die Kapazität C so eingestellt,

el

daß sie gleich der Kapazität C ist, so erhält man als Ergebnis:

^{Y0 975} °¹⁹ 70 98/. 1/06 57

^Va - ^vo ⁽³⁾

Die Zufuhr einer geeigneten analogen Versetzungsspannung für den Vergleicher 10 am Schaltungspunkt 60 können beispielsweise einige Stufen eines weiteren Kapazitäts-Kettenleiters mit entsprechender Abstimmung verwendet werden, wie sie in der bereits angegebenen US-Patentanmeldung Nr. 585 beschrieben sind.

Beim erfindungsgemäßen Vergleicher 10 wird lediglich eine kleine Versetzungsspannung benötigt, um eine Genauigkeit entsprechend weniger als 1 mV über einem Analogspannungsbereich von 5 V zu erreichen. Der Vergleicher 10 weist eine hohe Eingangsimpedanz auf und ist relativ unempfindlich im Hinblick auf Transistor-Parameter und geometrischen Strukturabwandlungen. Der Vergleicher arbeitet mit hoher Geschwindigkeit, beispielsweise im Bereich von 200 bis 400 msek. Außerdem handelt es sich bei dem Vergleicher um eine relativ einfache Schaltung.

Dem Ausführungsbeispiel gemäß Fig. 5 ist eine einfache Art der Erzeugung der Versetzungsspannung für den Vergleicher zu entnehmen. Wie bereits beschrieben, ist der Gate-Elektrode des Transistors T2 eine Versetzungsspannung zuzuführen, daß der den Vergleicher 10 bildende kreuzgekoppelte Verriegelungsschalter ins Gleichgewicht gebracht wird. Beim Ausführungsbeispiel gemäß Fig. 4A wird die Versetzungsspannung vom Ausgang eines zusätzlichen D/A-Umsetzers geliefert. Beim Ausführungsbeispiel gemäß Fig. 5 wird die Versetzungsspannung von demselben D/A-Umsetzer geliefert, der gleichzeitig den Spannungspegel erzeugt, mit dem die unbekannte Analogspannung zu vergleichen ist.

Die Analogspannung V„ wird einer Kapazität 62 zugeführt, die

975 019 7098 A 1 /06 57

wiederum mit C bezeichnet ist. Dies geschieht über einen a

Feldeffekttransistor 64 (T6) , an dessen Gate-Elektrode 66 zu diesem Zweck eine entsprechende Steuerspannung angelegt wird. Die Kapazität C, (62) ist außerdem mit einem Transistor 68 (T5) verbunden, der aufgrund des Startimpulses V,_NT eine MasseVerbindung herstellt. Die Gate-Elektrode des Transistors T1 wird gleichzeitig mit dem Knoten 2 verbunden. Der gemeinsame Knoten 1 zwischen der Kapazität C (62) und den Transistoren 64 (T6) und 68 (T5) trägt das Bezugszeichen 72. Die Transistoren T5 und T6 und die Kapazität T (62) haben die

gleiche Funktion wie die entsprechenden Transistoren 50 und 54 und d:
Fig. 4A.

Transistoren T5 und T6 und die Kapazität T (62) haben die

:a

54 und die Kapazität C (48) im Ausführungsbeispiel gemäß

Der Knoten 2 ist mit einem Feldeffekttransistor 74 (T7) verbunden, so daß an diesen Knoten über einen Schalter 78 Massepotential oder eine Bezugsspannung V_n angelegt werden kann, wenn an die Gate-Elektrode 76 dieses Transistors eine geeignete Steuerspannung angelegt wird. Der Knoten 2 ist außerdem über eine Kapazität C_D (84) mit Transistoren 18 (T10) und 82 (T11) verbunden, die an den Gate-Elektroden 86 bzw. 88 gesteuert werden. Der Transistor T11 liegt mit einer seiner Stromflußelektroden an Masse. Der gemeinsame Knoten 4 von Transistor T10, Transistor T11 und Kapazität 84 (C_ß) trägt das Bezugszeichen 90. Der Knoten 4 ist über eine Kapazität mit Masse verbunden. Außerdem steht der Knoten über eine

Kapazität 94 (C ) und einen Transistor 96 (T9) mit dem Aus-

Cl

gang 98 eines D/A-Umsetzers 1OO in Verbindung. Der Ausgang des Umsetzers 100 ist außerdem mit dem Transistor 80 (T10) verbunden. Der Knoten 3, der außerdem das Bezugszeichen trägt, zwischen Transistor 96 (T9) und Kapazität 94 (C ) ist

el

mit einem Transistor 104 (T8) verbunden, der über seine Gate-Elektrode 106 gesteuert eine Verbindung zu Masse herstellt. Dem Transistor T9 wird eine Steuerspannung an seiner

^YO975019 709841/0657

Gate-Elektrode 108 zugeführt.

Es ergibt sich folgende Betriebsweise. Zur Einstellung der Startbedingung wird der Transistor T7 zunächst in den leitenden und dann in den gesperrten Zustand umgeschaltet, so daß der Knoten 2 Massepotential oder irgend eine Bezugsspannung V_n, abzüglich einer parasitären Koppelspannung erhält. Die Transistoren T5, T8 und T11 werden dabei in den leitenden Zustand geschaltet. Anschließend wird mit Hilfe eines Zählers 118 über eine Torschaltung 126, die zur Herstellung des Gleichgewichtes des Vergleichers erforderliche Versetzungsspannung bestimmt, indem der Knoten 4 über die Leitung 98 und die Transistoren T10 und T11 von Massepotential auf die Ausgangsspannung des D/A-Umsetzers angehoben wird bis das Gleichgewicht vorhanden ist. Diese Versetzungsspannung erscheint am Knoten 2. Der Wert der Kapazität C_fi ist unkritisch. Die vom Knoten 2 auf den Knoten 4 gekoppelte

c_B
Spannung beträgt etwa V . ψ— . Durch Verkleinerung

B a

der Kapazität C_ß wird die Ausgangsspannung des D/A-Umsetzers am Knoten 2 verringert, so daß eine viel bessere Auflösung im Hinblick auf die Versetzungsspannung erhalten wird. Während dieses Vorganges sind die Transistoren T5 und T8 leitend und verbinden die Knoten 1 und 3 mit Masse, während der Transistor T7 gesperrt ist und dadurch der Knoten 2 gleitend ist. Während des Schaltens vom Massepotential auf die Ausgangsspannung des D/A-Umsetzers über die Transistoren T10 und T11, wird der leitende Transistor T11 als erster in den gesperrten Zustand und dann der Transistor T10 in den leitenden Zustand gebracht, so daß sich der Knoten 4 auf die Ausgangsspannung des D/A-Umsetzers auflädt. Dann wird Transistor T10 wiederum gesperrt. Die Spannung im Knoten 4 ist dann gleich der Ausgangsspannung des Umsetzers, abzüglich der parasitären Spannung. Schließlich wird über dem Takt Φ der Vergleich durchgeführt. Durch diese Arbeitsweise werden

YO 975 019

709841 /0657

die parasitären Auswirkungen auf die Versetzungsspannung, die nunmehr am Knoten 2 anliegt, eliminiert. Der Takt Φ wird am Knoten 18 und die Betriebsspannung V,, am Knoten 12 des Vergleichers 10 zugeführt. Auch die Ausgangsleitung 112 des Vergleichers 10 ist über eine durch den Takt 116 gesteuerte Torschaltung 114 mit dem Zähler 118 verbunden, der die Eingänge des D/A-Umsetzers 100 in der in Verbindung mit Fig. 1 beschriebenen Weise bildet.

Sobald die Versetzungsspannung bestimmt ist, kann das dem Umsetzer 100 vom Zähler 118 zugeführte digitale Signal, das die erforderliche Versetzungsspannung ergibt, über eine Torschaltung 120 in einem Versetzungsspannungsregister 122 gespeichert werden. Vor Durchführung eines Vergleiches wird der Knoten 2 in der beschriebenen Weise auf das Startpotential eingestellt. Anschließend wird dem Knoten 2 die Versetzungsspannung zugeführt. Die Erzeugung der Versetzungsspannung erfolgt über ein Auslesesignal am Tor 124, wobei das erforderliche, im Versetzungsspannungsregister 122 gespeicherte digitale Signal dem D/A-Umsetzer 100 zugeführt wird. Das Auslesesignal wird auch über einen Inverter 128 dem Tor zugeführt, so daß lediglich eines der beiden Tore 124 und 126 gleichzeitig durchgeschaltet ist. Nunmehr wird zur Ermittlung der unbekannten analogen Spannung über das Tor ein binärer Suchvorgang durchgeführt, in dem durch Sperrung des Transistors T5 und Durchschaltung des Transistors T6 durch die Kapazitätsverhältnisse bestimmte Bruchteile der Analogspannung dem Knoten 2 zugeführt werden. Gleichzeitig wird die durch den Inhalt des Zählers 118 festgelegte Ausgangsspannung des D/A-Umsetzers 100 dadurch zum Knoten 2 geleitet, daß der Transistor T8 in den gesperrten und der Transistor T9 in den leitenden Zustand geschaltet wird. Sind die Spannungen in den Knoten 1 und 3 gleich groß, jedoch entgegengesetzer Polarität, so ergibt sich im Knoten 2 keine Spannungsänderung und der Vergleicher 10 ist im Gleichgewicht.

^{Y0 975} °¹⁹ 70 98/, 1 /0657

- Ή—

Sind diese Spanungen nicht gleich, so werden durch die Kapazitäten im Knoten 2 bestimmte Bruchteile ihrer Differenz oder Summe der Versetzungsspannung überlagert und der Vergleicher 10 verriegelt in der entsprechenden Schaltlage. Parasitäre Effekte haben keinen Einfluß, da lediglich die Differenz zwischen den Anfangs- und Entspannungen der Knoten 1 und 2 von Interesse sind und nicht die Verhältnisse während des Schaltvorganges.

YO 975 019 7098Λ 1 /06 57

Leerseite

Claims

PATENTANSPRÜCHE

1J Vergleicher zur Durchführung der erforderlichen Vergleiche in einem Analog/Digital- und Digital/Analog-Umsetzer, dadurch gekennzeichnet, daß der Vergleicher nach Art eines Verriegelungsschalters zwei kreuzgekoppelte Feldeffekttransistoren (T3, T4) und zwei weitere, in deren Lastkreisen angeordnete Feldeffekttransistoren (T1, T2) enthält, daß an die Gate-Elektrode des in einem ersten Lastkreis angeordneten Feldeffekttransistors die analoge Eingangsspannung oder Bezugsspannung und an die Gate-Elektrode des im zweiten Lastkreis angeordneten Feldeffekttransistors die von einem Digital/Analog-Umsetzer gelieferte Ausgangsspannung angelegt ist, daß der eine Knoten der Kreuzkopplung mit dem Eingang des Digital/Analog-Umsetzers verbunden ist und daß eine Kompensationsschaltung vorgesehen ist, die vor oder nach einem Vergleich durch Lieferung einer vorbestimmten Versetzungsspannung Ungleichgewichte des Vergleichers kompensiert.
2. Vergleicher nach Anspruch 1, dadurch gekennzeichnet, daß die Kompensationsschaltung einen Versetzungsspannungsspeicher für eine oder mehrere Versetzungsspannungen enthält, die dem Digitaleingang des Digital/Analog-Umsetzers zugeführt und zum Digitalwert addiert werden.
3. Vergleicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Kompensationsschaltung den Digital/Analog-Umsetzer umfaßt, dessen Ausgang auf die Steuerelektrode des im zweiten Lastkreis angeordneten Feldeffekttransistors geführt ist.
4. Vergleicher nach Anspruch 3, dadurch gekennzeichnet, daß in dem Versetzungsspannungsspeicher digitale Versetzungsspannungen gespeichert sind.

YO 975 019

7 0 U 3 U / 0 G 5 7 ORIGINAL INSPECTED
5. Vergleicher nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß der Digital/Analog-Umsetzer einen Kapazitätskettenleiter enthält.
6. Vergleicher nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß die Ausgangsspannung des Digital/Analog-Umsetzers von der umzusetzenden analogen Eingangsspannung subtrahiert und die Differenzspannung der Gate-Elektrode des im zweiten Lastkreis angeordneten Feldeffekttransistors zugeführt wird und daß an den ersten oder zweiten Knoten der Kreuzkopplung ein weiterer Digital/Analog-Umsetzer angeschlossen ist, der die Versetzungsspannung der Gate-Elektrode des im einen Lastkreis liegenden Feldeffekttransistors zuführt,
7. Vergleicher nach den Ansprüchen 2 bis 6, dadurch gekennzeichnet, daß im Versetzungsspannungsspeicher über den gesamten Bereich der umzusetzenden analogen Eingangsspannungen vorbestimmte Versetzungsspannungen gespeichert sind.
8. Vergleicher nach den Ansprüchen 1 bis 7, dadurch gekennzeichnet, daß ein Addierer vorgesehen ist, der vor oder nach Durchführung des Vergleiches die geeignete Versetzungsspannung dem Vergleichsergebnis hinzufügt.
9. Vergleicher nach Anspruch 8, dadurch gekennzeichnet, daß ein digitaler Addierer verwendet ist.
10. Vergleicher nach Anspruch 8, dadurch gekennzeichnet, daß ein analoger Addierer verwendet ist.

7 f ι 0RA1/0G57

YO 975 019