DE2711829C2

DE2711829C2 - Vergleicher für einen Analog/Digital- und Digital/Analog-Umsetzer

Info

Publication number: DE2711829C2
Application number: DE2711829A
Authority: DE
Inventors: Peter William Mount Kisco N.Y. Cook; James Thomas Carmel N.Y. Parrish; Stanley Everett Granite Springs N.Y. Schuster
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1976-04-02
Filing date: 1977-03-18
Publication date: 1985-05-23
Also published as: FR2346906B1; US4097753A; FR2346906A1; GB1569395A; DE2711829A1; JPS5941326B2; JPS52120749A

Description

dungsgemäßen Kompensationsschaltung zur Erzeugung der Versetzungsspannung.

F i g. 1 zeigt die Kombination eines Vergleichen; mit einem C-2C-Kapazitäts-Kettenleiter in der Anwendung IBs in einem Analog/Digital-Umsetzer (A/D-Umsetzer). Sp Der Vergleicher 10 enthält vier aktive Elemente, nämj| lieh die Feldeffekttransistoren Ti, Tl, TZ und TA, die [Β nach Art einer Verriegelungsschaltung miteinander ver-H bunden sind. Die Transistoren Ti und Tl sind mit dner tf ihrer stromführenden Elektroden mit dem gemeinsaj'--men Knoten 12 verbunden, während die beiden anderen ^:: stromführenden Elektroden dieser Transistoren in einem Knoten 14 bzw. 16 jeweils mit einer der stromfühlt renden Elektroden der Transistoren Γ3 und TA verbunj-| den sind. Zur Vereinfachung der Beschreibung des Ver- ψ. gleichers 10 sind die Knoten 14 und 16 zusätzlich als |; Knoten A und B bezeichnet Die zweiten stromführen-P. den Elektroden der Transistoren 7"3 und TA sind an yj einen gemeinsamen Knoten 18 geführt. Der Knoten A f^l: ist mit der Gate-Elektrode des Transistors TA und der

Knoten B mit der Gate-Elektronik des Transistors T3 ⁴; verbunden. An den Knoten 12 ist eine Spannungsquelle ; Vdd angeschlossen. Am Knoten 18 liegt eine mit Φ bezeichnete Impulsquelle, die eine Phasenspannung des in F i g. 2 dargestellten Verlaufs liefert.

Beim Betrieb des Vergleicher 10 werden zunächst die

Knoten A und B der Verriegelungsschaltung über die

. Spannung Vdd auf die Spannung V₀- Vn bzw. V₃- V72 ; aufgeladen, wo Vn und Vr die Schwellenspannungen • der Transistoren Ti und 7"2 angeben. Da die Phz?en-

spannung Φ zu diesem Zeitpunkt hoch ist, sind die Tran- ; sistoren T3 und TA gesperrt, wenn nicht der Fall vorliegt, daß sich die Spannungen V₀ und V₃ um mehr als eine Schwellenspannung unterscheiden. In diesem Fall wird infolge der Spannungsdifferenz zwischen den Kno- ; ten A und B entweder der Transistor Γ3 oder der Tran-

■ sistor TA so lange leitend, bis diese Spannungsdifferenz ^! auf eine Schwellenspannung reduziert ist. Diese Spannungsdifferenz ist immer noch groß und relativ leicht

; vom Vergleicher abzufühlen. Problematischer ist es, ν wenn die Spannungen V₀ und V₃ dicht beieinander liegen. In diesem Fall beginnen sich die Knoten A und B

■ mit abfallender Phasenspannung zu entladen, sobald die Phasenspannung

45 φ = V₃- V-n- V-n und V₀- V_n - V_n

ist. Ist die Abfallzeit der Phasenspannung 0 sehr groß, ; so ist nur die Schwellenspannung maßgeblich dafür, welchen Schaltzustand die Verriegelungsschaltung annehmen wird. Bei kurzen Abfaiizeiten sind die Stromleitfähigkeiten und die Kapazitäten mit zu berücksichtigen. In Abhängigkeit davon, welcher Knoten A oder B schneller entladen wird, wird ein Schaltzustand des Vergleichers erreicht, bei dem fein Knoten um eine Schwellenspannung niedriger als das Eingangsgate und der andere Knoten ungefähr auf dem unteren Wert der Phasenspannung fliegt.

Der vorstehenden Beschreibung der Arbeitsweise ist zu entnehmen, daß sich der schließlich beim Vergleicher einstellende Schaltzustand nicht nur aus der Differenz der Eingangsspannungen Vo und Vi, sondern auch aus den unterschiedlichen Schwellenspannungen und Stromleitungseigenschaften der verwendeten Transistoren ergeben kann. Werden diese Einflüsse milberücksichtigt, so zeigt sich, daß zur Erzielung eintr ausreichenden Genauigkeit eine Versetzungsspannung einzuführen ist. In Fig. 3 ist die Abhängigkeit der Versetzungsspannung (d. h,Vo— V₁) in Abhängigkeit von der Analog-Eingangsspannung V₁ für den ungünstigsten Fall unterschiedlicher Eigenschaften der Transistoren angegeben. Diese unterschiedlichen Eigenschaften bedingen ein Ungleichgewicht des den Vergleicher bildenden Verriegelungsschalters. Speziell zeigt die F i g. 3 die Abhängigkeit der Versetzungsspannung von der analogen Eingangsspannung bei Abfallzeiten der Phasenspannung Φ von 100 und 200 Nanosekunden, einem Schwellenwertgleichlauf von ± 50 mV und einer Stromleitfähigkeit von ± 5% der verwendeten Transistoren.

Durch die Erfindung wird der im wesentlichen aus einer Verriegelungsschaltung bestehende Vergleicher hinsichtlich seiner Versetzungscharakteristik kompensiert, so daß eine erhöhte Genauigkeit und Linearität der Analog/Digital-Umsetzung gewährleistet wird.

Im folgenden sind Kompensationsschaltungen zum Ausgleich der Versetzungscharakteristik des Vergleichers beschrieben. Bei einer ersten Methode werden über einen ganzen Bereich von Analog-Eingangsspannungen V₃ Versetzungsspannungen, festgelegt durch die in Fig.3 dargestellte Versetzungscharakteristik, erzeugt. Diese Versetzungsspannungen können in digitaler Form, entsprechend der Schaltung nach Fig. IA oder in analoger Form, entsprechend der Schaltung nach Fig. IB erzeugt werden. In der Kompensationsschaltung nach Fig. IA vergleicht ein Vergleicher ATA die analoge Eingangsspannung V₃ mit der Ausgangsspannung V₀ eines Kapazitäts-Ketten Ieiters und D/AUmsetzers 47Ä Die letztere Einrichtung wird in Verbindung mit F i g. 1 noch im einzelnen beschrieben. Der Digitaleingang D, des Umsetzers ist gleichzeitig mit einem Festwertspeicher (ROS) 47C verbunden. Der Festwertspeicher 47C liefert Versetzungsspannungen, die in einem Versetzungsspannungsregister 47D gespeichert werden. Das Versetzungsspannungsregister 47D erhält ein Freigabesignal, sobald der Vergleicher 47/4 Gleichheit feststellt. Der Ausgang des Versetzungsspannungsregisters 47D und der Digitaleingang D; sind mit Eingängen eines Addierers 47 £ verbunden. Beim Betrieb der Schaltung nach Fig. IA werden Vergleiche über den gesamten Bereich der Analog-Eingangsspannungen V₃ durchgeführt. Sobald bei e.ner Eingangsspannung Gleichheit festgestellt wird, liefert der Festwertspeicher 47C die bereits im voraus für diesen Eingangsspannungspegel bestimmte Versetzungsspannung in das Register 47D, über das dann die Versetzungsspannung zu der Digital-Eingangsspannung im Addierer 47£ addiert wird. Die digitale Versetzungsspannung ergibt bei ihrer Addition mit der digitalen Eingangsspannung D, den wahren Digitalwert V^am Ausgang des Addierers 47E

Bei der Kompensationsschaltung, die in Fig. IB im Blockschaltbild dargestellt ist, wird die Versetzungsspannung in digitaler Form für den gesamten Eingangsspannungsbereich erzeugt, bevor sie in analoger Form zu der Eingangsanalogspannung V, addiert wird. Dabei wird dem Vergleicher A9A sowohl die Eingangsanalogspannung Vj als auch die Ausgangsspannung des Kapazitäts-Kettenleiters und D/A-Umsetzers49ß zugeführt. Der mit dem D/A-Umsetzer 49ß verbundene Eingang D₁ ist auch auf einen Festwertspeicher (ROS) 49C geführt. In diesem Festwertspeicher ist die Vielzahl der digitalen Versetzungsspannungen gespeichert, die im voraus für die infragekommenden Eingangs-Analogspannungen Vy bestimmt wurden. Die Ausgangssignale des Festwertspeichers 49C werden im Umsetzer 49Ä in analoge Form gebracht und im Addierer 55 zum Ein-

gangs-Analogsignal V_a addiert. In beiden, in Fig. IA und 1B gezeigten Kompensationsschaltungen wird die Versetzungsspannung also im voraus jeweils für den gesamten vorkommenden Bereich der Eingangs-Analogspannungen V_s ermittelt. Im Ausführungsbeispiel gemäß Fig. IA wird eine digitale Versetzungsspannung zum digitalen Eingangssignal D, addiert oder davon subtrahiert, während beim Ausführungsbeispiel gemäß Fig. ID eine analoge Versetzungsspannung zur analogen Eingangsspannung V₃ addiert wird.

Eine weitere Art der Kompensation der Versetzungscharakteristik des Vergleichers ist in den Blockschaltbildern gemäß Fig. IC und ID dargestellt. Diese zweite Art ist dadurch gekennzeichnet, daß das Ausgangssignal Vd des D/A-Umsetzers vom Eingangs-Anaiogsignai V₃ durch Zusammenführung in einem Knoten subtrahiert wird, so daß der Vergleich stets bei ein- und demselben Spannungspegel stattfindet. In diesem Fall benötigt man dann nur einen einzigen Wert, um die Versetzungsspannung zu kompensieren. Es sei hier daraufhingewiesen, daß die Zeichnungen Vd und V₀ austauschbar sind und jeweils das Ausgangssignal des D/A-Umsetzers betreffen. Diese zweite Art der Kompensationsspannungserzeugung wird in der Schaltung nach F i g. IC digital und in der Schaltung nach F i g. 1D analog durchgeführt.

Bei dem in Fig. IC dargestellten, digital arbeitenden Ausführungsbeispiel der Kompensationsschaltung, wird dem wiederum aus dem Latch bestehenden Vergleicher 51/4 eine Bezugsspannung Vr und eine auf der Leitung 51B vorhandene Differenzspannung zugeführt, die sich aus der Differenz zwischen dem Ausgangssignal Vd des D/A-Umsetzers 51C und der Eingangs-Analogspannung V_a ergibt. Die digitale Eingangsspannung D, wird sowohl dem D/A-Umsetzer 51CaIs auch einem digitalen Addierer 51D zugeführt, der diese digitale Eingangsspannung zu der Ausgangsspannung des Festwertspeichers 51C addiert. Der Festwertspeicher 51 Eenthält die zuvor ermittelte digitale Versetzungsspannung. Der kompensierte bzw. korrigierte digitale Wert, der die unbekannte analoge Eingangsspannung V₁ repräsentiert, wird am Ausgang 51 Fdes digitalen Addierers 51Dgeliefert. Bei dieser Art der Kompensation wird zum digitalen Eingangssignal D, eine konstante Versetzungsspannung addiert und dadurch der kompensierte digitale Wert der unbekannten analogen Eingangsspannung V_a erzeugt.

Im Ausführungsbeispiel gemäß Fig. ID ist eine Methode angegeben, bei der eine einzige analoge Versetzungsspannung für alle durchzuführende Vergleiche verwendet wird, da diese Vergleiche immer bei dem gleichen Spannungspegel durchgeführt werden. Es sei schon jetzt daraufhingewiesen, daß bei den Ausführungsbeispielen gemäß der F i g. 4A und 5 diese Methode angewendet wird. Wie beim Ausführungsbeispiel der Kompensationsschaltung nach Fig. IC, wird auch beim Ausführungsbeispie! nach F i g. 1D in einem Vergleicher 53Λ eine feste Bezugsspannung Vr mit einer auf der Leitung 535 gelieferten Differenzspannung vergleicht die der analogen Ausgangsspannung Vd des D/A-Umsetzers 53Cund der analogen Eingangsspannung V_a entspricht. Der digitale Eingang des Umsetzers 53Cist wieder mit Di bezeichnet. Wie bei der Kompensationsschaltung nach F i g. IC ist auch hier die Bezugsspannung Vr auf einem konstanten Wert gehalten. Eine die analoge Versetzungsspannung liefernde Quelle 53D liefert den im voraus bestimmten Analogwert der Versetzungsspannung zum geeigneten Zeitpunkt an den Addierer 57, wo sie mit der Bezugsspannung Vr addiert wird. Bei der hier beschriebenen Kompensationsmethode wird die Kompensation über den gesamten Bereich der Eingangsspannungen durchgeführt, indem lediglich eine bestimmte analoge Versetzungsspannung an den Vergleicher 53/4 geliefert wird. Es sei hier erwähnt, daß auch beim Ausführungsbeispiel gemäß Fig.4A eine analoge Versetzungsspannung zur Verfügung gestellt wird, daß diese jedoch in einem separaten Kapazitäts-Kettenleiter erzeugt wird. Im Ausführungsbeispiel gemaß F i g. 5 wird die analoge Versetzungsspannung von einem D/A-Umsetzer geliefert. Eine ins einzelne gehende Beschreibung der in der F i g. 4A und 5 dargestellten Schaltungen erfolgt nachstehend.

Es sei zunächst wiederum die Anordnung der F i g. 1 mit dem Kapazitäts-Keuenieiter und dem Vergleicher 10 betrachtet, bei dem aufgrund von unterschiedlichen Schwellenspannungen und Stromleitfähigkeitseigenschaften der Einzelelemente zu kompensierende Spannungsversetzungen auftreten. Es wird eine unbekannte analoge Eingangsspannung zugeführt und mit der Ausgangsspannung V₀ bis D/A-Umsetzers verglichen. An einem der Knoten A und ödes den Vergleicher 10 bildenden Verriegelungsschalters wird eine Versetzungseichspannung V₀- V_a geliefert, um den Gleichgewichtszustand einzustellen. Es hat sich gezeigt, daß mit einer kleinen gespeicherten digitalen Versetzungsspannung Genauigkeiten von etwa 1 mV über einen Bereich von 5 V der analogen Eingangsspannung erzielbar sind. Hohe Leistungen (200 bis 400 nsek) ergeben sich infolge der während des Schaltens wirksamen Schleifenverstärkung. Der Vergleicher weist außerdem eine hohe Eingangsimpedanz (beispielsweise > 10^u Ohm), eine hohe Verstärkung und eine große Bandbreite auf.

Die in Verbindung mit der Erfindung verwendeten und mit einem Kapazitäts-Kettenleiter ausgestatteten Analog/Digital- und Digital/Analog-Umsetzer als Beispiel für eine Umsetzerart sind in der bereits eingangs erwähnten US-Patentanmeldung Nr. 5 85 629 beschrieben. Der Kapazitäts-Kettenleiter enthält eine Vielzahl von aus Feldeffekttransistoren bestehen Schalterpaaren 20-21, 22-23 und 24-25. Ein Schalter jedes Paares ist an eine gemeinsame Bezugsspannung Vr angeschlossen, während der jeweils andere Schalter mit dem gemeinsamen Massepotential verbunden ist. Ober die Schalterpaare erfolgt die Aufladung oder Entladung einer Kapazität mit dem Kapazitätswert C, die im folgenden mit Kapazität Cbezeichnet ist. Jede dieser Kapazitäten, mit Ausnahme der jeweils ersten und letzten in der Kette, sind an den gemeinsamen Verbindungspunkt zweier Kapazitäten 2C angeschlossen, die die Längsglieder des Kettenieiters bilden. Die erste Kapazität C mit dem Bezugszeichen 26 ist an einen Ausgangsknoten 28 geführt, an den die analoge Ausgangsspannung V₀ gebildet wird. Die letzte Kapazität C mit dem Bezugszeichen 30 liegt an dem gemeinsamen Verbindungspunkt 32 zwischen einer Kapazität 2Cmit dem Bezugszeichen 34 und einer Kapazität C mit dem Bezugszeichen 36, wobei die letztere an Massepotential geführt ist Die Gate-Elektroden der Feldeffekttransistor-Schalterpaare werden durch die echten und komplementären Ausgangssignale einer Binärsignalquelle gesteuert Diese Ausgänge sind entsprechend mit d\—d\, d₂—d₂ d„—d„ bezeichnet

Der bis hierher beschriebene Schaltungsteil, den Vergleicher 10 ausgenommen, bildet einen D/A-Umsetzer.

b5 Die Digitalsignale d schalten die Feldeffekttransistoren der einzelnen Schalterpaare, so daß am Ausgang 28 des Kapazitäts-Kettenleiters eine analoge Ausgangsspannung V₀ erzeugt wird. Die grundsätzliche Funktionswei-

se dieses D/A-Umsetzers läßt sich unter idealen Bedingungen durch die Gleichung

d„2")

darstellen, wobei d, an den digitalen Eingängen eine binäre Null oder eine binäre Eins kennzeichnet.

Der D/A-Umsetzer bildet eine Einheit eines A/D-Umsetzers, wie er in F i g. 1 dargestellt ist, bei dem die analoge Ausgangsspannung Vo des Kapazitäts-Kettenleiters dem einen Eingang des Vergleichers 10 an der Gate-Elektrode des Transistors Ti zugeführt wird. An den anderen Eingang des Vergleichers 10 wird die analoge Eingangsspannung V_a angelegt, die in einen digitalCn tv Crt ümZÜVrailuCin ISt. L*r!C anaiGgC L^ingaPigSSpaM- nung V₃ wird über eine Leitung 38 an die Gate-Elektrode des Transistors Tl gelegt. Der Ausgang des Vergleichers 10 wird vom Knoten 14 gebildet, über den eine UND-Schaltung 40 in Abhängigkeit vom Schaltzustand des Vergleichers entweder durchgeschaltet oder gesperrt wird. An einen weiteren Eingang der UND-Schaltung 40 ist eine Taktimpulsquelle 42 angeschlossen, deren Taktimpulse bei durchgeschaltetem UND-Gate 40 in einen Zähler 44 gelangen. Die Stufen des Zählers 44 sind mit den Gate-Elektroden der Feldeffekttransistoren der Schalterpaare des Kapazitäts-Kettenleiters verbunden und liefern damit die bereits erwähnten Digitalsignale d. Der Ausgang des Zählers 44 bildet also den Digitalausgang des A/D-Umsetzers.

Es ergibt sich folgende Betriebsweise. Zunächst ist jo der Zähler 44 zurückgestellt, so daß alle Digitalsignale d) Null sind. Pas analoge Ausgangssignal V₀des Kapazitätskettenleiters ist über den durch einen Startimpuls Vwr in den leitenden Zustand gebrachten Feldeffekttransistor 46 auf Massepotential gelegt. Der Feldeffekttransistor 46 hat die Aufgabe, die Einstellung der Startbedingungen und die Eichung des Kapazitäts-Kettenleiters zu ermöglichen. Am Ausgang 28 des Kapazitäts-Kettenleiters ist zu Beginn jeder A/D- und D/A-Umsetzung ein festes Startpotential sicherzustellen. Leckströme in diesem Ausgangsknoten 28 können allmähliche Spannungsverschiebungen verursachen, wenn der Ausgang nicht in gewissen Zeitabschnitten an eine feste Spannung gelegt wird. Das bedeutet also, daß zu Beginn jeder Umwandlungsoperation der Ausgang 28 über den Feldeffekttransistor 46 zunächst an Massepotential gelegt wird. Durch Festlegung der Startbedingungen am Ausgang 28 des Kapazitäts-Kettenleiters sind die Anfangsbedingungen an den inneren Knoten des Kettenleiters zwischen den Kapazitäten IC ohne Einfluß auf die am Ende einer Umsetzung erreichte Ausgangsspannung, die lediglich eine Funktion der nach dem Start eintretenden Änderungen ist.

Der beschriebene A/D-Umsetzer verwenden einen Zähl-Algorithmus. Selbstverständlich kann der Kapazitäts-Kettenleiter auch in Verbindung mit anderen A/D-Umsetzungs-Algorithmen eingesetzt werden.

Es sei nunmehr das Ausführungsbeispiel gemäß F i g. 4A näher betrachtet, dessen wesentliches Merkmal darin besteht, daß die Ausgangsspannung V₀ des D/A-Umsetzers vom analogen Eingangssignal V₃ subtrahiert wird, derart, daß der Vergleich immer bei ein- und demselben Spannungspegel ausgeführt wird. Dadurch bietet sich die Möglichkeit, zum Ausgleich eines Ungleichgewichts des den Vergleicher bildenden Verriegelungsschakers eine analoge Versetzungsspannung hinzuzufügen. Im speziellen Fall wird einer mit dem Bezugszeichen 48 versehenen Kapazität C, die analoge Spannung V„ zugeführt, und zwar über einen Feldeffekttransistor 50, der an seiner Gate-Elektrode 52 entsprechend gesteuert wird. Die Kapazität C ist außerdem mil einem Feldeffekttransistor 54 verbunden, über den zur Herstellung der Startbedingungen eine Verbindung zu Masse hergestellt wird. In entsprechender Weise werden am Knoten 60 über einen Feldeffekttransistor 61 die Startbedingungen eingestellt. Der Knoten 1, also die Gate-Elektrode des Transistors Cl ist sowohl mit dem Ausgang des D/A-Umsetzers und mit einem Feldeffekttransistor 56 verbunden, der zu Beginn ebenfalls an seiner Steuerelektrode des Startimpuls Vint empfängt und dadurch am Knoten 1 Massepotential erzeugt. Der gemeinsame Verbindungspunkt der Kapazität C₁, (48) und

ViVI I klUl.ll\.IVUIUiijlJIUI\.ll -TV Ullvi ~ß-¥ UIIUk I UVII IYIIUlt.ll

2. Der Knoten 1 ist also mit dem Ausgang des Kapazitäts-Kettenleiters 58 verbunden, der beispielsweise in der in Fig. 1 gezeigten Art aufgebaut sein kann. Es ergibt sich damit folgende Betriebsweise. Jeweils vor Beginn einer A/D-Umsetzung werden die Anfangsbedingungen dadurch eingestellt, daß über den Startimpuls Vint die Knoten 1 und 2 auf Massepotential gelegt werden. Dann wird dem Kapazitäts-Kettenleiter 58 das binäre Eingangssignal und gleichzeitig der Kapazität C₁ (48) über den Transistor 50 die analoge Eingangsspannung V_a zugeführt. Die Spannung am Knoten 1 ergibt sich aus:

C*

Vv, = K

C,+ C_n

-v„

C₁₁ + C_n

Ist der Schaltpunkt eingestellt bei Massepotential am Knoten 1, so ist

wobei Co die am Knoten 1 wirkende Ersatzkapazität des Kapazitäts-Kettenleiters 58 darstellt.

Fig.4B zeigt das Ersatzschaltbild des Kapazitäts-Kettenleiters 58 gemäß F i g. 4A. Wird die Kapazität C₃ so eingestellt, daß sie gleich der Kapazität Co ist, so erhält man als Ergebnis:

V₃ - V₀ (3)

Die Zufuhr einer geeigneten analogen Versetzungsspannung für den Vergleicher 10 am Schaltungspunkt 60 können beispielsweise einige Stufen eines weiteren Kapazitäts-Kettenleiters mit entsprechender Abstimmung verwendet werden, wie sie in der bereits angegebenen US-Patentanmeldung Nr. 5 85 629 beschrieben

Beim erfindungsgemäßen Vergleicher 10 wird lediglich eine kleine Versetzungsspannung benötigt, um eine Genauigkeit entsprechend weniger als 1 mV über einem Analogspannungsbereich von 5 V zu erreichen. Der Vergleicher 10 weist eine hohe Eingangsimpedanz auf und ist relativ unempfindlich im Hinblick auf Transistor-Parameter und geometrischen Strukturabwandlungen. Der Vergleicher arbeitet mit hoher Geschwindigkeit, beispielsweise im Bereich von 200 bis 400 msek. Außerdem handelt es sich bei dem Vergleicher um eine relativ einfache Schaltung.

Dem Ausführungsbeispiel gemäß F i g. 5 ist eine einfache Art der Erzeugung der Versetzungsspannung für den Vergleicher zu entnehmen. Wie bereits beschrieben, ist der Gate-Elektrode des Transistors Tl eine Versetzungsspannung zuzuführen, daß der den Vergleicher 10 bildende kreuzgekoppelte Verriegelungsschalter ins

Gleichgewicht gebracht wird. Beim Ausführungsbeispiel gemäß Fig.4A wird die Versetzungsspannung vom Ausgang eines zusätzlichen D/A-Umsetzers geliefert. Beim Ausführungsbeispiel gemäß Fig. 5 wird die Versetzungsspannung von demselben D/A-Umsetzer geliefert, der gleichzeitig den Spannungspegel erzeugt, mit dem die unbekannte Analogspannung zu vergleichen ist.

Die Analogspannung V_a wird einer Kapazität 62 zugeführt, die wiederum mit C_a bezeichnet ist. Dies geschieht über einen Feldeffekttransistor 64 (T6), an dessen Gate-Elektronik 66 zu diesem Zweck eine entsprechende Steuerspannung angelegt wird. Die Kapazität Ca (62) ist außerdem mit einem Transistor 68 (T5) verbunden, der aufgrund des Startimⁿu'*-^iic ι/ι^τρίηρ Mac. severbindung herstellt. Die Gate-Elektrode des Transistors Π wird gleichzeitig mit dem Knoten 2 verbunden. Der gemeinsame Knoten 1 zwischen der Kapazität C_s (62) und den Transistoren 64 (T6) und 68 (T5) trägt das Bezugszeichen 72. Die Transistoren Γ5 und Γ6 und die Kapazität T, (62) haben die gleiche Funktion wie die entsprechenden Transistoren 50 und 54 und die Kapazität C, (48) im Ausführungsbeispiel gemäß F i g. 4A.

Der Knoten 2 ist mit einem Feldeffekttransistor 74 (T7) verbunden, so daß an diesen Knoten über einen Schalter 78 Massepotential oder eine Bezugsspannung Vr angelegt werden kann, wenn an die Gate-Elektrode 76 dieses Transistors eine geeignete Steuerspannung angelegt wird. Der Knoten 2 ist außerdem über eine Kapazität C_D (84) mit Transistoren 18 (TlO ) und 82 (TU) verbunden, die an den Gate-Elektroden 86 bzw. 88 gesteuert werden. Der Transistor Γ11 liegt mit einer seiner Stromflußelektroden an Masse. Der gemeinsame Knoten 4 von Transistor Γ10, Transistor Γ11 und Kapazität 84 (Cb) trägt das Bezugszeichen 90. Der Knoten 4 ist über eine Kapazität 92 (C_n) mit Masse verbunden. Außerdem steht der Knoten über eine Kapazität 94 (CJ und einen Transistor 96 (T9) mit dem Ausgang 98 eines D/A-Umsetzers 100 in Verbindung. Der Ausgang 98 des Umsetzers 100 ist außerdem mit dem Transistor 80 (TlO) verbunden. Der Knoten 3, der außerdem das Bezugszeichen 102 trägt, zwischen Transistor % (T9) und Kapazität 94 (CJ ist mit einem Transistor 104 (78) verbunden, der über seine Gate-Elektrode 106 gesteuert eine Verbindung zu Masse herstellt. Dem Transistor 7"9 wird eine Steuerspannung an seiner Gate-Elektrode 108 zugeführt.

Es ergibt sich folgende Betriebsweise. Zur Einstellung der Startbedingungen wird der Transistor Tl zunächst in den leitenden und dann in den gesperrten Zustand umgeschaltet, so daß der Knoten 2 Massepotentia! oder irgend eine Beztgsspannung Vr, abzüglich einer parasitären Koppelspannung erhält. Die Transistoren T5, TS und Γ11 werden dabei in den leitenden Zustand geschaltet. Anschließend wird mit Hilfe eines Zählers 118 über eine Torschaltung 126, die zur Herstellung des Gleichgewichtes des Vergleichers erforderliche Versetzungsspannung bestimmt, indem der Knoten 4 über die Leitung 98 und die Transistoren Γ10 und Γ11 von Massepotential auf die Ausgangsspannung des D/A-Umsetzers angehoben wird bis das Gleichgewicht vorhanden ist. Diese Versetzungsspannung erscheint am Knoten 2. Der Wert der Kapazität C₈ ist unkritisch. Die vom Knoten 2 auf den Knoten 4 gekoppelte Spannung beträgt etwa

G,+ 2 C

Durch Verkleinerung der Kapazität Cb wird die Ausgangsspannung des D/A-Umsetzers am Knoten 2 verringert, so daß eine viel bessere Auflösung im Hinblick auf die Versetzungsspannung erhalten wird. Während dieses Vorganges sind die Transistoren Γ5 und T% leitend und verbinden die Knoten 1 und 3 mit Masse, während der Transistor Tl gesperrt ist und dadurch der Knoten 2 gleitend ist. Während des Schaltens vom Massepotential auf die Ausgangsspannung des D/A-Umsetzers über die Transistoren Γ10 und Γ11, wird der leitende Transistor Γ11 als erster in den gesperrten Zustand und dann der Transistor Γ10 in den leitenden Zustand gebracht, so daß sich der Knoten 4 auf die Ausgangsspannung des D/A-Umsetzers auflädt. Dann wird Transistor 7~!Q wiederum "es^errt. Die $^ηΗηηυη^σ im Knoten 4 ist dann gleich der Ausgangsspannung des Umsetzers, abzüglich der parasitären Spannung. Schließlich wird über dem Takt Φ der Vergleich durchgeführt. Durch diese Arbeitsweise werden die parasitären Auswirkungen auf die Versetzungsspannung, die nunmehr am Knoten 2 anliegt, eliminiert. Der Takt Φ wird am Knoten 18 und die Betriebsspannung Vm am Knoten 12 des Vergleichers 10 zugeführt. Auch die Ausgangsleitung 112 des Vergleichers 10 ist über eine durch den Takt 116 gesteuerte Torschaltung 114 mit dem Zähler 118 verbunden, der die Eingänge des D/A-Umsetzers 100 in der in Verbindung mit F i g. 1 beschriebenen Weise bildet.
Sobald die Versetzungsspannung bestimmt ist. kann das dem Umsetzer 100 vom Zähler 118 zugeführte digitale Signal, das die erforderliche Versetzungsspannung ergibt, über eine Torschaltung 120 in einem Versetzungsspannungsregister 122 gespeichert werden. Vor Durchführung eines Vergleiches wird der Knoten 2 in der beschriebenen Weise auf das Startpotential eingestellt. Anschließend wird dem Knoten 2 die Versetzungsspannung zugeführt. Die Erzeugung der Versetzungsspannung erfolgt über ein Auslesesignal am Tor 124, wobei das erforderliche, im Versetzungsspannungsregister 122 gespeicherte digitale Signal dem D/A-Umsetzer 100 zugeführt wird. Das Ausiesesignai wird auch über einen Inverter 128 dem Tor 126 zugeführt, so daß lediglich eines der beiden Tore 124 und 126 gleichzeitig durchgeschaltet ist. Nunmehr wird zur Ermittlung der unbekannten analogen Spannung über das Tor 126 ein binärer Suchvorgang durchgeführt, in dem durch Sperrung des Transistors Tb und Durchschaltung des Transistors Γ6 durch die Kapazitätsverhältnisse bestimmte Bruchteile der Analogspannung dem Knoten 2 zugeführt werden. Gleichzeitig wird die durch den Inhalt des Zählers 118 festgelegte Ausgangsspannung des D/AUmsetzers 100 dadurch zum Knoten 2 geleitet, daß der Transistor Γ8 in den gesperrten und der Transistor T9 in den leitenden Zustand geschaltet wird. Sind die Spannungen in den Knoten 1 und 3 gleich groß, jedoch entgegengesetzter Polarität, so ergibt sich im Knoten 2 keine Spannungsänderung und der Vergleicher 10 ist im Gleichgewicht.
Sind diese Spannungen nicht gleich, so werden durch die Kapazitäten im Knoten 2 bestimmte Bruchteile ihrer Differenz oder Summe der Versetzungsspannung überlagert und der Vergleicher 10 verriegelt in der entsprechenden Schaltlage. Parasitäre Effekte haben keinen Einfluß, da lediglich die Differenz zwischen den Anfangs- und Entspannungen der Knoten 1 und 2 von Interesse sind und nicht die Verhältnisse während des Schaltvorganges.

Hierzu 6 Blatt Zeichnungen

Claims

Patentansprüche:

1. Vergleicher zur Durchführung der erforderlichen Vergleiche in Analog/Digital- und Digital/Analog-Umsetzern, der aus einer rückgekoppelten, bistabiles Verhalten zeigenden Schaltung aus Feldeffekttransistoren besteht, dadurch gekennzeichnet, daß der Vergleicher nach Art eines Verriegelungsschalters zwei kreuzgekoppelte Feldeffekttransistoren (T3, T4) und zwei weitere, in deren Lastkreisen angeordnete Feldeffekttransistoren (Ti, T2) enthält, daß an die Gate-Elektrode des in einem ersten Lastkreis angeordneten Feldeffekttransistors die analoge Eingangsspannung oder Bezugsspannung und an die Gate-Elektrode des im zweiten Lastkreis angeordneten Feldeffekttransistors die von einem Digital/Analog-Umsetzer gelieferte Ausgangsspannung angelegt ist, daß der eine Knoten der Kreuzkopplung mit dem Eingang des Digital/Analog-Umsetzers verbunden ist und daß eine Kompensationsschaltung vorgesehen ist, die vor oder nach einem Vergleich durch Lieferung einer vorbestimmten Versetzspannung Ungleichgewichte des Vergleichers kompensiert.

2. Vergleicher nach Anspruch 1, dadurch gekennzeichnet, daß die Kompensationsschaltung einen Versetzungsspannungsspeicher für eine oder mehrere Versetzungsspannungen enthält, die dem Digitaleingang des Digital/Analog-Umsetzers zugeführt und zum Digitalwert addiert werden.

3. Vergleicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Kompensationsschaltung den Digital/Analog-Umsetzer umfaßt, dessen Ausgang auf die Steuerelektrode des im zweiten Lastkreis angeordneten Feldeffekttransistors geführt ist.

4. Vergleicher nach Anspruch 3, dadurch gekennzeichnet, daß in dem Versetzungsspannungsspeicher digitale Versetzungsspannungen gespeichert sind.

5. Vergleicher nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß der Digital/Analog-Umsetzer einen Kapazitätskettenleiter enthält.

6. Vergleicher nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß die Ausgangsspannung des Digital/Analog-Umsetzers von der umsetzenden analogen Eingangsspannung subtrahiert und die Differenzspannung der Gate-Elektrode des im zweiten Lastkreis angeordneten Feldeffekttransistors zugeführt wird und daß an den ersten oder zweiten Knoten der Kreuzkopplung ein weiterer Digital/Analog-Umsetzer angeschlossen ist, der die Versetzungsspannung der Gate-Elektrode des im einen Lastkreis liegenden Feldeffekttransistors zuführt.

7. Vergleicher nach den Ansprüchen 2 bis 6, dadurch gekennzeichnet, daß im Versetzungsspannungsspeicher über den gesamten Bereich der umzusetzenden analogen Eingangsspannungen vorbestimmte Versetzungsspannungen gespeichert sind.

8. Vergleicher nach den Ansprüchen 1 bis 7, dadurch gekennzeichnet, daß ein Addierer vorgesehen ist, der vor oder nach Durchführung des Vergleiches die geeignete Versetzungsspannung dem Vergleichsergebnis hinzufügt.

9. Vergleicher nach Anspruch 8, dadurch gekennzeichnet, daß ein digitaler Addierer verwendet ist.

10. Vergleicher nach Anspruch 8, dadurch gekennzeichnet, daß ein analoger Addierer verwendet ist.

Die Erfindung betrifft einen Vergleicher zur Durchführung der erforderlichen Vergleiche in Analog/Digital- und Digital/Analog-Umsetiern, der aus einer rückgekoppelten, bistabiles Verhalten zeigenden Schaltung aus Feldeffekttransistoren besteht.

Die Erfindung befaßt sich insbesondere mit einer Anordnung, wie sie in der DT-OS 26 21 335 bereits vorgeschlagen wurde. Dabei bildet ein Digital/Analog-Umsetzer einen wesentlichen Bestandteil eines Analog/Di- gital-Umsetzers in Verbindung mit einem monolithisch aufbaubaren Kapazitäts-Kettenleiter und einem Vergleicher.

Die analoge Ausgangsspannung des Kapazitäts-Kettenleiters, dessen Kapazitäten in den Längsgliedern doppelt so groß sind wie in den Quergliedern, bildet die eine Eingangsspannuiig des Vergleichers. Die andere Eingangsspannung des Vergleichers ist eine in einen Digitalwert umzusetzende analoge Spannung, Der Ausgang des Vergleichers steuert eine Torschaltung, über die Taktimpulse auf einen Zähler gegeben werden. Die Zählerstufen steuern über Schalter die Auf- bzw. Entladung der Kapazitäten des Kapazitäten-Kettenleiters. Der Ausgangszähler bildet den digitalen Ausgang des Analog/Digital-Umsetzers.

Da eine der wichtigsten Funktionen bei der Digitalisierung eines analogen Signals der Vergleich zweier Spannungspegel ist, ist der Vergleicher ein wesentlicher Bestandteil eines Analog/Digital-Umsetzers. Ein für diesen Zweck idealer Vergleicher wäre eine Schaltung, die keine Spannungs- und Stromversetzungen, eine unendliche Eingangsimpedanz, eine unendliche Verstärkung und eine unendliche Bandbreite aufweist

Rückgekoppelte, bistabile Verhalten zeigende Vergleicher für Digital/Analog- und Analog/Digital-Umsetzer in Form von mit Feldeffekttransistoren aufgebauten Differenzverstärkern sind bereits aus dem Buch von D. F. Hoeschele, »Analog-to-Digital/Digital-to-Analog Conversion Techniques«, New York u. a., 1968, John Wiley & Sons, Ine beschrieben. Dort ist auch bereits das Problem der auftretenden Versetzungsspannungen behandelt ohne jedoch eine geeignete optimale Lösung anzugeben.

Es ist die der Erfindung zugrundeliegende Aufgabe, einen Vergleicher für einen Analog/Digital-Umsetzer anzugeben, der die genannter. Bedingungen optimal erfüllt.

Die Lösung dieser Aufgabe ist ir. den Ansprüchen niedergelegt.

Die Erfindung wird im folgenden anhand der Zeichnungen näher erläutert. Es zeigt

Fig. 1 das Schaltbild eines erfindungsgemäßen Vergleichers in Verbindung mit einem Kapazitäts-Kettenleiter fC2C-Kettenleiter) in der Anwendung als Analog/Digital-Umsetzer,

Fig. IA, IB₁ IC und ID Blockschaltbilder von erfindungsgemäßen Kompensationsschaltungen zum Ausgleich der Versetzungsspannungen der Vergleicher,

Fig. 2 den Verlauf der dem Vergleicher gemäß Fig. 1 zugeführten Phasenspannung,

Fig. 3 ein Versetzungsspannungs/Analog-Eingangsspannungs-Diagramm für zwei unterschiedliche Abfallzeiten der Phasenspannung,

Fig. 4A ein Ausführungsbeispiel einer erfindungsgemäßen Kompensationsschaltung zur Erzeugung der am Vergleicher auftretenden Versetzungsspannung,

F i g. 4B das Ersatzschaitbiid des in F i g. 4A enthaltenen Kapazitäts-Kettenleiters und

Fig. 5 ein weiteres Ausführungsbeispiel einer erfin-