DE2445455A1 - Bipolare speicherschaltung - Google Patents

Bipolare speicherschaltung

Info

Publication number
DE2445455A1
DE2445455A1 DE19742445455 DE2445455A DE2445455A1 DE 2445455 A1 DE2445455 A1 DE 2445455A1 DE 19742445455 DE19742445455 DE 19742445455 DE 2445455 A DE2445455 A DE 2445455A DE 2445455 A1 DE2445455 A1 DE 2445455A1
Authority
DE
Germany
Prior art keywords
transistor
collector
base
junction
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19742445455
Other languages
English (en)
Inventor
Michael Paul Anthony
Wendell Beck Sander
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of DE2445455A1 publication Critical patent/DE2445455A1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/39—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using thyristors or the avalanche or negative resistance type, e.g. PNPN, SCR, SCS, UJT
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Description

. FRIEDRICH B. FISCHER 5038 rodenkirchen (bz.
PATENTANWALT SAARSTRASSE 71
FAIRCHILD CAMERA AWD BJSTRUMiSNT Dr.F/Wi
CüRPORATION F 7486
464 Ullis Street
Mountain View, California 94040, USA
Bipolare Speicherschaltung
Die Erfindung bezieht sich auf Halbleiter-Speicherzellen, und sie bezieht sich insbesondere auf eine Speicherzelle, bei der die Speicherung nur durch einen einzelnen Transistor erfolgt.
Einzeltransistor-Speicherzellen, welche in manchen Fällen auch als "Zweipol"-Transistor-Speicherzellen bezeichnet werden, sind bekannt, und zwar z.B. aus "ΙΕϊίΕ Journal of Solid-State Circuits", Band SC-6, No. 5, October 1971, Seiten 280 283, in der eine Zelle dieser Art beschrieben ist«, In dieser Zelle wird ein einzelner Transistor verwendet, und die Ladungsspeicherung erfolgt in den in Sperrichtung vorgespannten, gegenpolig geschalteten pn-Übergängen. Um die "Ladungslöschung11 (charge erasure), also denjenigen Zustand, in dem die Kondensatoren entladen werden, bei dieser Zelle im Betrieb zu erreichen, muß wenigstens ein pn-übergang des Transistors im Lawinendurchbruch arbeiten. Die Betriebsweise des Lawinendurchbruchs zum Löschen der Ladung wird in der Technik vielfach
509817/0721
— c. —
angewandt, da sie ermöglicht, daß Speicherzellen mit nur einem einzigen Transistor hergestellt werden können. Jedoch sind mit dieser Technik auch gewisse Nachteile verbunden. Insbesondere haben Lebensdäueruntersuchungen gezeigt, daß häufige Lawinendurchbrüche der Übergänge zu Beschädigungen der Übergänge führen und die Lebensdauer der Speicher herabsetzen. Die Transistorverschlechterung aufgrund wiederholter Lawinendurchbrüche von pn-Übergängen ist eine bekannte Erscheinung, wie beispielsweise aus dem Aufsatz von D.R. Collins "h^-g Degradation Due to Reverse-Bias Emitter-Base Junction Stress", IEEE Transactions on Electron Devices, Band ED-16, April 1969f Seiten 403 - 406 hervorgeht. Zur Lösung dieses Problems sind in der Vergangenheit schon verschiedene Spezialbauarten von Transistoren verwendet worden, jedoch sind Transistoren dieser Art schwieriger herzustellen, und sie ermöglichten auch keine zuverlässige Serienproduktion großer Speicheranordnungen.
Die vorliegende Erfindung ermöglicht, eine neuartige Speicherzelle zu schaffen, bei der der Vorgang des Eingebens und des Ausgebens erfolgen kann, ohne daß einer der pn-Übergänge des Speichertransistors dem Lawinendurchbruch unterliegt. Die erfindungsgemäße Speicherschaltung enthält: Eine Speicherzelle, welche einen einzelnen bipolaren Transistor mit Emitter-, Basis- und Kollektorelektroden aufweist; einen Kollektor-Basis-Übergang zwischen Basis und Kollektor, welcher als Kondensator für die kapazitive Speicherung der Ladung arbeitet j eine Ladeeinrichtung, welche mit der Emitter- oder der Kollektor-Elektrode des Transistors zur Ladung der Kapazität des Kollektor-Basis-Übergangs über die Emitter-Basis-Dlode gekoppelt ist, wobei der aufgeladene Zustand des Transistors einen ersten Zustand der Speicherzelle darstellt! eine Entladeeinrichtung mit wenigstens
509817/0721
_ 3 —
einem pn-übergang in Serie mit dem Basis-Kollektor-Übergang des Transistors und einer mit dem pn-übergang gekoppelten Eingangseinrichtung zur Entladung der in dem Kollektor-Basis-Übergang des einzelnen bipolaren Transistors gespeicherten Ladung ohne erforderlichen Lawinendurchbruch des Transistors, wobei der entladene Zustand des Kondensators einen zweiten Zustand der Speicherzelle darstellt; einen Impulsgeber zum Anlegen von Abtastimpulsen gegebener Höhe und Polarität zwischen Emitter- und Kollektorelektrode des einzelnen bipolaren Transistors j und eine Nachweiseinrichtung zur Feststellung des Signals an Emitteroder Kollektorelektrode des einzelnen bipolaren Transistors bei Eingang eines Abtastimpulses zur Feststellung, in welchem Speidberzustand sich die Zelle befindet.
Der pn-übergang in der erfindungsgemäßen Entladeeinrichtung kann entweder eine Diode oder ein Teil eines Transistors mit gegenüber dem Speichertransistor entgegengesetztem Leitfähigkeitstyp sein. Wenn z.B. der Speicherzellentransistor ein npn-Transistor ist, so ist der andere Transistor entgegengesetzten Leitfähigkeitstyps ein pnp-Transistor, welcher den erforderlichen pn-übergang hat.
Ausführungsbeispiele der Erfindung werden nachfolgend anhand der Zeichnungen näher beschrieben.
Figur 1 zeigt ein schematisches Schaltbild eines ersten Ausführungsbeispiels der Erfindung.
Figur 2 zeigt ein schematisches Schaltbild eines zweiten Ausführungsbeispiels der Erfindung.
509817/0721
2U5455
Figur 3 zeigt ein schematisches Schaltbild eines weiteren Ausführungsbeispiels der Erfindung.
Figuren 4 und 5 sind Blockschaltbilder von Anordnungen von Zellen der in den Figuren 1-3 dargestellten Art-,
Figur 6 ist eine Schnittdarstellung der Anordnung eines komplementären Transistorpaars, welches in der Speicherschaltung gemäß Figur 2 mit Vorteil verwendet werden kann.
In Figur 1 ist eine Speicherzelle 9 einer ersten Ausführungsform der Erfindung dargestellt. Die Speicherzelle besteht aus einem einzelnen bipolaren Transistor 10 mit Emitter 11, Basis 12 und Kollektor 13· Bei dem dargestellten Ausführungsbeispiel ist der einzelne Transistor ein npn-Transistor. Der pn-übergang zwischen Kollektor 13 und Basis 12 bildet einen Kondensator zur kapazitiven Ladungsspeicherung. Klemme 14 ist mit dem Emitter 11 des Transistors 10 gekoppelt und dient der Ladung. Ein in die Klemme 14 eingegebener negativer Impuls bewirkt bei diesem Ausführungsbeispiel der Erfindung die Ladung der Kapazität des Kollektor-Basis-Übergangs. Der hierdurch erreichte Ladezustand ist repräsentativ für einen ersten Zustand der Speicherzelle 9, wie nachfolgend noch im Rahmen der Beschreibung der Arbeitsweise der Zelle näher erläutert werden wird. Die genaue Ladungsmenge ist nicht kritisch, solange sie ausreicht, daß die Differenz zwischen dem geladenen und dem entladenen Zustand des Kondensators elektrisch ohne Schwierigkeit festgestellt werden kann.
Die Zelle 9 besitzt eine Entladeeinrichtung mit Klemme 15 und Diode 16. Der pn-übergang der Diode 16 ist in Serie mit dem
509817/0721
Basis-Kollektor-Übergang des Transistors 10 verbunden. Die Klemme 15 arbeitet als Eingangsklemme zur Weitergabe positiver Impulse durch den pn-übergang der Diode 16, um Transistor 10 in den Ein-Zustand zu versetzen, wobei eine Absenkung der Spannung an der Kollektorelektrode 13 bewirkt wird, und es wird gleichzeitig im Kollektor-Basis-Übergang des Transistors 10 gespeicherte Ladung über den pn-übergang der Diode 16 entladen. Diese Entladung erfolgt, ohne daß einer der beiden pn-Übergänge des Transistors 10 oder der pn-Übergang 16 in den Zustand des Lawinendurchbruchs versetzt werden muß.
Klemme 14 hat im Zusammenhang mit dem Auslesen der Zelle eine zusätzliche Funktion. An die Klemme 14 und dementsprechend an die Emitterelektrode 11 des Transistors 10 wird ein Abtastimpuls von vorgegebener Größe und Polarität angelegt. Bei der beschriebenen Ausführungsform ist die Polarität des Impulses negativ» Der Zustand der Speicherzelle wird-festgestellt durch eine Nachweiseinrichtung mit Klemme 17. Zur gleichen Zeit, wie ein Abtastimpuls an Klemme 14 anliegt, wird das Signal an der mit Kollektorelektrode 13 des Transistors 10 gekoppelten Klemme festgestellt, um eine Aussage darüber zu erhalten, in welchem Zustand sich die Speicherzelle 9 bei Beginn des Auslesevorgangs befand.
In der Bezeichnungsweise der Speicherzellen ist Leitung 18 die "Bit-Leitung" (bit line) der Zelle; Leitungen 19 und 20 sind die "Wort-Leitungen" (word lines) der Zelle. Die Zelle 9 gemäß der Erfindung hat zwei getrennte Wort-Leitungen, nämlich 19 und 20. Bei bestimmten Betriebsarten der Zelle können sie jedoch auch zu einer einzigen Viort-Leitung zusammengefaßt werden, wie noch beschrieben werden wird.
509817/0721
In Figur 2 ist eine Zelle gemäß einer weiteren Ausführungsform der Erfindung dargestellt. Die Zelle arbeitet in ähnlicher Weise wie die in Figur 1 dargestellte, bereits beschriebene Zelle. Zusätzlich zu dem Speichertransistor 10 besitzt die Zelle jedoch einen zweiten bipolaren Transistor 21, welcher gegenüber dem bipolaren Transistor 10 die entgegengesetzte Polarität hat. Bei dem dargestellten Ausführungsbeispiel ist der Transistor 10 ein npn-Transistor, während der Transistor 21 ein pnp-Transistor ist. Die Klemmen 14, 15 und 17 arbeiten in gleicher Weise wie die entsprechenden Klemmen bei dem Ausführungsbeispiel nach Figur 1. Bei dem in Figur 2 dargestellten Ausführungsbeispiel ist der pn-übergang der Entladeeinrichtung der Emitter-Basis-Übergang des pnp-Transistors 21. Das Eingangssignal von Klemme 15 wird über diesen Emitter-Basis-Übergang des Transistors 21 geleitet, so daß es den Transistor 21 in den Ein-Zustand versetzt und dadurch die in dem Kollektor-Basis-Übergang des Speichertransistors 10 gespeicherte Ladung entlädt, ohne daß am Transistor ein Lawinendurchbruch auftreten muß.
Figur 3 zeigt eine dritte Ausführungsform der Erfindung. Transistor 10 erfüllt die gleiche Funktion wie bei den vorbeschriebenen Ausführungsbeispielen. Bei dem vorliegenden Ausführungsbeispiel ist Leitung 18 die Bit-Leitung und Klemme 17 die Ausgangsklemme zur Feststellung des Signals an der Kollektorelektrode des Transistors 10, um zu bestimmen, in welchem Zustand die Zelle 9 sich befindet. Bei dem AusfUhrungsbeispiel gemäß Figur 3 ist jedoch nur eine einzige Wort-Leitung 22 vorhanden. Die Ladeeinrichtung, welche mit dem Emitter des. Transistors 10 gekoppelt ist, ist Klemme 23ο Klemme 24 ist mit einer zweiten Bit-Leitung verbunden υηά nicht, wie bei den vorbeschriebenen Ausführungsbeispielen, mit einer zweiten Wort-Leitung. Bei dem
509817/0721
vorliegenden Ausführungsbeispiel besteht die Entladeeinrichtung aus pnp-Transistor 25 in Serie mit dem Kollektor-Basis-Übergang des Speichertransistors 10. Die Eingangseinrichtung 24 ist mit der Basis des Transistors 10 über die beiden Übergänge des Transistors 25 gekoppelt, um die Transistoren 10 und 25 in den Ein-Zustand zu versetzen, die !Spannung an Kollektor 13 des Transistors 10 abzusenken und dadurch die in dem Kollektor-Basis-Übergang des Transistors. 10 enthaltene Ladung zu entladen, ohne daß die Notwendigkeit eines Lawinendurchbruchs besteht. Die Feststellung des Zustandes der Zelle 9 wird in der gleichen Weise wie vorbeschrieben über Klemme 17 vorgenommen.
Figur 4 zeigt eine Anordnung von Zellen 9, wobei Zellen gemäß den in den Figuren 1 und 2 dargestellten Ausführungsbeispielen verwendet werden. Leitungen 30, 31 und 32 sind Bit-Leitungen der Anordnung, während Leitungen 33» 34 und 35 sowie Leitungen 36, 37 und 38 zwei Sätze Wort-Leitungen darstellen.
Figur 5 zeigt eine Anordnung von Zellen der in Figur 3 dargestellten Art. Leitungen 50, 51 und 52 sind Wort-Leitungen, welche die Klemmen 23 (Figur 3) verbinden. Leitungen 53» 54 und 55 sind Bit-Leitungen, welche die Klemmen 24 (Figur 3) verbinden. Leitungen 56, 57 und. 58 sind die zweiten Bit-Leitungen, welche die Klemmen 17 (Figur 3) verbinden.
Im Hinblick auf die Arbeitsweise der Zellen gemäß der Erfindung sind zwei Hauptgesichtspunkte zu beachten, nämlich das Einschreiben bzw. die Eingabe von Daten in die Zelle und die Ablesung bzw. die Ausgabe von Daten aus der Zelle. Zur Ablesung ist es erforderlich, eine Spannung zwischen die Klemmen 14 und 17 der Zellen gemäß Figur 1 oder 2 oder zwischen die Klemmen 23 und
509817/0721
17 bei der Zelle gemäß Figur 3 anzulegen. Diese Spannung sollte positiv bei Kollektorelektrode 13 und negativ bei Emitterelektrode 19 sein, und sie sollte eine solche Höhe haben, daß bei geladenem Zustand des Kollektor-Basis-Kondensators die Emitter-Basis-Diode des Transistors 10 nur im geringen Maße an Vorwärts-Vorspannung liegt und die Leitung durch Transistor 10 einen geringen Wert hat oder gleich Null istj wenn dagegen der Kollektor-Basis-Kondensator entladen ist, so isb der Emitter-Basis-Übergang in Vorwärtsrichtung stark vorgespannt, und es tritt eine meßbar höhere Leitung durch Transistor 10 auf. Es ist daher lediglich erforderlich, die entsprechende Spannung an diese Klemmen 14 (Klemme 23 in Figur 3) und 17 anzulegen, und gleichzeitig das Signal (Strom oder Spannung) entweder an der Emitterklemme 14 (Klemme 23 in Figur 3) oder der Kollektorklemme 17 zu messen. Wenn der Kondensator entladen ist, wird die Spannung an Klemme 17 niedriger sein, und der Stromfluß wird erhöht. Wenn aber der Kondensator geladen ist, wird die Spannung an Klemme 17 höher sein, und der Strom ist nicht verstärkt.
Um eine binäre "1" in eine der in den Figuren 1, 2 oder 3 dargestellten Zellen einzugeben (im vorliegenden Fall wurde eine binäre "1" willkürlich dem Zustand zugeordnet, in dem der Kollektor-Basis-Kondensator des Speichertransistors 10 geladen ist), wird ein 3-Volt-Impuls zwischen den Klemmen 17 und 14 (oder Klemme 23 in Figur 3) angelegt, wobei die positive Seite des Impulses bei Klemme 17 liegt. In diesem Fall wird Ladung in dem Kollektor-Basis-Übergang des Speichertransistors 10 gespeichert.
Wenn eine binäre "0" in Zelle 9 der in Figur 1 dargestellten Ausführungsform eingegeben werden soll (wobei eine binäre "0" willkürlich demjenigen Zustand zugeordnet ist, in dem der
509817/0721
kollektor-Basis-Kondensator des Speicliertransistors 10 entladen ist), wird eine positive Spannung von geeigneter Höhe an Klemme 15 uer Wort-Leitung angelegt, wobei Klemme 17 der Bit-Leitung auf einem negativeren Potential gehalten wird, als es der Fall beim Eingeben bei einer binären "1" ist. Wenn der Kollektor-Basis-Übergang des Speichertransistors 10 dann geladen war, wird er entlla den werden; wenn er aber nicht geladen war, ist das An legen dieser Impulse ohne Wirkung.
Venn in Zelle 9 gemäß der Ausführungsform in Figur 2 eine binäre "0" eingegeben werden soll, wird eine positive Spannung zwischen Wort-Leitung 15 und Bit-Leitung 17 angelegt, wobei die positive Seite sich auf Leitung 15 befindä;, während Wort-Leitung 14 auf einem positiveren Wert gehalten wird als die Bit-Leitung 17. Hierdurch wird Transistor 21 in den Ein-Zustand versetzt, und der i.i'llektor-Basis-Kondensator des Transistors 10 wird entladen.
Bei der /,eile 9 der /.usführungsform gemäß Figur 3 erfolgt die ijin^ aL>; einer "0" dadurch, daß ein positiver Spannungs-mpuls an Kleimne 24 gegenüber Klemme 23 angelegt wird, so daß sowohl pnp-Transistor 25 als auch Speichertransistor 10 in den Ein-Zustand versetzt werden. Wenn pnp-Transistor 25 in den Ein-Zustand versetzt v;ird, wird in dem Kollektor-Basis-Übergang des Speichertransistors 10 vorhandene Ladung entladen.
Wenn en au gone insane Wort-Leitung anstelle von zwei ,getrennten Wort-Leitungen bei den Ausführungsbeispielen gemäß Figuren 1 und 2 gewünscht wird, können Klemmen 14 und 15 zusammengefaßt werden. Bei der Verwendung von zwei V»ort-Leitungen anstelle einer einzigen Wort-Leitung steht beim Ablesen zusätzlich Signal zur Veriiijung. Lei sorgfältiger Auslegung der Zelle ist en jedoch
509817/0721
BAD ORIGINAL
2U5455
möglich, eine einzige Wort-Leitung anstelle der zwei V.or^-Leitungen zu verv/enden, so daß man zusätzliche Verbindungen zwischen Zellen der Anordnungen spart.
Damit die erfindungsgemäßen Schaltungen wie vorgesehen arbeiten können, muß das Basisgebiet 12 des Speichertr&nsistors 10 erdfrei gehalten sein, wenn sich die Zelle im Ruhezustand befindet (also keine Ausgabe oder Eingabe erfolgt). Bei Schaltungen der bisherigen Art war daher die Basis des Speichertransistors nicht angeschlossen. Dementsprechend war ein Lawinendurchbruch bei der Eingabe einer binären "0" in eine solche Zelle erforderlich. Die vorliegende Erfindung behebt die Notwendigkeit eines Lawinendurchbruchs, da ein zusätzlicher pn-übergang in Serie mit dem Basisgebiet des Speichertransistors 10 eingesetzt ist (enxweder eine Diode oder ein Transistor der entgegengesetzten Polarität). Dementsprechend haben die Zellen bei Anwendung aer Erfindung erheblich höhere Lebensdauerwerte. Auch wird durch den Fortfall der Notwendigkeit von Lawinendurchbrüchen bei dem Transistor die äußere Schaltung erheblich vereinfacht, vrelche üblicherweise für das Einlesen und Auslesen benötigt wird, und es wird auch der erforderliche Höchstwert der Speisespannung herabgesetzt.
Wenn es auch auf den ersten Blick scheinen mag, als wäre die erfindungsgemäße Speicherzelle in der Herstellung aufwendiger als eine einzelne Transistorzelle nach dem Stand der Technik, ist jedoch zu bedenken, daß komplementäre Transistorpaare, beispielsweise der in Figur 2 dargestellten Art, einfach und kostengünstig hergestellt werden können, wenn man fortschrittliche Verfahren zur Herstellung integrierter Schaltungen anwendet, wxe sie heute bereits üblich sind.
509817/0721 BAD ORlG,NAL
2A45455
Figur 6 zeigt einen Schnitt durch ein komplementäres Transistorpaar, wie es "bei dem Ausführungsbeispiel der Erfindung gemäß Figur 2 verwendet wird. Der in Figur 2 schematisch dargestellte pnp-Transistor 21 enthält Emittergebiet 40, Basisgebiet 41 und Kollektorgebiet 45. Der npn-Transistor 10 gemäß Figur 2 besitzt in der .Darstellung der Figur 6 Emittergebiet 43, Basisgebiet 45 und Kollektorgebiet 46. Dabei ist zu beachten, daß das n-Basisgebiet 41 des pnp-Transistors mit dem Kollektorgebiet 46 des npn-Transistors gemeinsam ist. In entsprechender Weise ist das p-Kollektorgebiet 45 des pnp-Transistors mit dem p-Basisgebiet'
45 des npn-Transistors gemeinsam. Figur 2 zeigt die gemeinsame Verbindung des n-Basisgebiets des pnp-Transistors 21 und des p-Basisgebiets 12 des npn-Transistors 10.
Zwei der drei elektrischen Kontakte der in Figur 2 dargestellten Zelle, nämlich die Klemmen 14 und 15, finden sich in der in Figur 6 dargestellten Bauart als Kontaktklemmen 47 bzw. 48 entsprechend wieder.' Es werden keine weiteren Kontakte zu jeder Zelle der in Figur 6 dargestellten Art benötigt, um die Zellen zu Anordnungen in der in Figur 4 dargestellten Art zu verbinden, da die Klemmen 17 gemäß Figur 2, die npn-Kollektorklemmen, innerhalb der Zellen der Figur 6 durch ein gemeinsames n+ Gebiet
46 verbunden sind. Dabei können bekannte Verfahren zur Herstellung von Verbindungen mit Metallflächen bei integrierten Schaltungen angewandt werden, wie es beispielsweise in US-PS 2 981 877 der Anmelderin beschrieben ist.
Die Art der Herstellung des komplementären Transistors, wie er in Figur 6 dargestellt ist, js± inzwischen bekanntgeworden. Eine entsprechende Beschreibung findet sich in der US-Patentanmeldung Serial No. 357,968 (Richard D. Schinella und Michael P. Anthony),
509817/0721
angemeldet am 7.5.1973* der Anmelderin. Die gleiche oder eine ähnliche Verfahrenstechnik zur Herstellung integrierter Schaltungen kann bei der Ausbildung der in den Figuren 1 und 3 dargestellten Zellen angewandt werden.
509817/0721

Claims (7)

  1. Anspruch e.
    Speicherschaltung mit einer Speicherzelle, welche einen einzelnen bipolaren Transistor mit Emitter-, Basis- und Kollektorelektroden aufweist, gekennzeichnet durch; einen Kollektor-Basis-Übergang zwischen Basis und Kollektor, welcher als Kondensator zur kapazitiven Ladungsspeicherung dient,
    eine mit der Emitterelektrode oder der Kollektorelektrode des Transistors gekoppelte Ladeeinrichtung zur Ladung des Kollektor-Basis-Kondensators, wobei die'Ladung des Kondensators einen ersten Zustand der Speicherzelle darstellt, eine Entladeeinrichtung mit wenigstens einem pn-übergang in Reihe mit dem Basis-Kollektor-Übergang des Transistors und einer durch den pn-übergang gekoppelten Eingangseinrichtung, zur Entladung der in dem Kollektor-Basis-Übergang gespeicherten Ladung, ohne daß der Transistor in den Lawinendurchbruch versetzt werden muß, wobei die Entladung des Kondensators einen zweiten Zustand der Speicherzelle darstellt,
    einen ersten Impulsgeber zum Anlegen eines Abtastimpulses vorge-. gebener Höhe und Polarität an Emitter- bzw. Kollektor elektrode des bipolaren Transistors, und
    eine Nachweiseinrichtung zur Feststellung des Signals auf Kollektor- bzw. Emitterelektrode gleichzeitig mit dem Anlegen des Abtastimpulses, um festzustellen, in welchem Zustand sich die Zelle befindet.
  2. 2. Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der pn-übergang eine Diode 1st und eine Klemme der Diode mit der Basiselektrode des einzelnen Transistors gekoppelt ist.
    509817/0721
  3. 3. Speicherschaltung nach Anspruch 2, dadurch gekennzeichnet, daß der einzelne Transistor ein npn-Transistor ist und die Klemme der Diode, welche mit der Basiselektrode des Transistors gekoppelt ist, die Kathode der Diode ist.
  4. 4. Speicherschaltung nach Anspruch 2? dadurch gekennzeichnet, daß der Eingang der Entladeeinrichtung mit der anderen Klemme der Diode gekoppelt ist.
  5. 5. Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der pn-übergang der Emitter-Basis-Übergang eines zweiten bipolaren Transistors ist, welcher gegenüber dem einzelnen bipolaren Transistor die entgegengesetzte Polarität besitzt, wobei die Kollektorelektrode des zweiten bipolaren Transistors mit der Basiselektrode des einzelnen bipolaren Transistors gekoppelt ist.
  6. 6. Speicherschaltung nach Anspruch 5» dadurch gekennzeichnet, daß die Basiselektrode des zweiten bipolaren Transistors mit der Kollektorelektrode des einzelnen bipolaren Transistors gekoppelt ist.
  7. 7. Speicherschaltung nach Anspruch 5» dadurch gekennzeichnet, daß die Basiselektrode des zweiten bipolaren Transistors mit der Emitterelektrode des einzelnen bipolaren Transistors gekoppelt
    8,- Speicherschaltung nach Anspruch 5$ dadurch gekennzeichnet, daß der Eingang der Eat^r-d^sinrichtung tVr dia Aufnahme von Impulsen Vorgegebener Stiu-fcs am Polarität mit der !Emitterelektro de des zweiten "bipolaren Transistor gekoppelt ist„
    509817/0721
    4ε
    Leerseite
DE19742445455 1973-10-18 1974-09-24 Bipolare speicherschaltung Pending DE2445455A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US407710A US3898483A (en) 1973-10-18 1973-10-18 Bipolar memory circuit

Publications (1)

Publication Number Publication Date
DE2445455A1 true DE2445455A1 (de) 1975-04-24

Family

ID=23613211

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742445455 Pending DE2445455A1 (de) 1973-10-18 1974-09-24 Bipolare speicherschaltung

Country Status (5)

Country Link
US (1) US3898483A (de)
JP (1) JPS5068625A (de)
DE (1) DE2445455A1 (de)
FR (1) FR2248579B1 (de)
GB (1) GB1470559A (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5017180A (de) * 1973-06-13 1975-02-22
JPS5153483A (de) * 1974-11-06 1976-05-11 Hitachi Ltd
DE2460269A1 (de) * 1974-12-19 1976-07-01 Siemens Ag Bipolares transistorpaar mit elektrisch leitend miteinander verbundenen basisgebieten und verfahren zur herstellung des transistorpaares
FR2297495A1 (fr) * 1975-01-10 1976-08-06 Radiotechnique Compelec Structure de transistors complementaires et son procede de fabrication
US4180866A (en) * 1977-08-01 1979-12-25 Burroughs Corporation Single transistor memory cell employing an amorphous semiconductor threshold device
JPS5478092A (en) * 1977-12-05 1979-06-21 Hitachi Ltd Lateral semiconductor device
US4181981A (en) * 1977-12-30 1980-01-01 International Business Machines Corporation Bipolar two device dynamic memory cell
US4614897A (en) * 1984-05-11 1986-09-30 Rca Corporation Switching circuit
US4635087A (en) * 1984-12-28 1987-01-06 Motorola, Inc. Monolithic bipolar SCR memory cell
US4843448A (en) * 1988-04-18 1989-06-27 The United States Of America As Represented By The Secretary Of The Navy Thin-film integrated injection logic
US6781459B1 (en) 2003-04-24 2004-08-24 Omega Reception Technologies, Inc. Circuit for improved differential amplifier and other applications
JP4670458B2 (ja) * 2005-04-27 2011-04-13 株式会社日立製作所 半導体装置
CN115578978A (zh) * 2022-10-31 2023-01-06 云谷（固安）科技有限公司 像素电路及其驱动方法、显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE553184A (de) * 1955-12-07
US3299290A (en) * 1964-02-17 1967-01-17 Hewlett Packard Co Two terminal storage circuit employing single transistor and diode combination
US3609410A (en) * 1966-10-14 1971-09-28 Ibm Switching circuits utilizing minority carrier injection in a semiconductor device
US3588544A (en) * 1968-03-20 1971-06-28 Hazeltine Research Inc Signal generating circuits using internal semiconductor capacitance
JPS5149177B1 (de) * 1970-02-27 1976-12-24

Also Published As

Publication number Publication date
FR2248579A1 (de) 1975-05-16
US3898483A (en) 1975-08-05
GB1470559A (en) 1977-04-14
FR2248579B1 (de) 1978-08-11
JPS5068625A (de) 1975-06-09
AU7303174A (en) 1976-03-11

Similar Documents

Publication Publication Date Title
DE2850305C2 (de) Halbleiterspeichervorrichtung
DE2156805C3 (de) Monolithischer Halbleiterspeicher
DE2414917A1 (de) Leseverstaerker
DE2445455A1 (de) Bipolare speicherschaltung
DE2719462C2 (de) Transistor-Treiberschaltung
DE1961125B2 (de) Speicherschaltung
DE1942559A1 (de) Dioden-gekoppelter Halbleiterspeicher
DE2242332C3 (de) Zelle für eine integrierte Speicherschaltung mit wahlfreiem Zugriff
DE3634637A1 (de) Differentiell geschalteter kondensator-integrator mit einem einzelnen integrationskondensator
EP0000169B1 (de) Halbleitersperrschichtkapazität in integrierter Bauweise und Bootstrap-Schaltung mit einer derartigen Halbleitersperrschichtkapazität
DE1959870B2 (de) Kapazitive speicherschaltung
EP0078335B1 (de) Verfahren zum Lesen eines Halbleiterspeichers
DE1499650A1 (de) Einrichtung zur Speicherung und Verarbeitung von Daten
DE2247937C3 (de) Verfahren zur Messung einer kleinen gespeicherten Ladung
DE2048241A1 (de) Differenzverstärker
DE1153415B (de) Bistabile Kippstufe mit Vorspannschaltung
DE2541686A1 (de) Regenerierschaltung fuer ladungsgekoppelte elemente
EP0003030B1 (de) Dynamische bipolare Speicherzelle
DE2328471A1 (de) Transistor-halbleiterspeicher
DE2259432A1 (de) Npn-pnp-transistor-halbleitergedaechtnis mit zwei anschluessen
DE2442773C3 (de) Integrierte Master-Slave-Flipflopschaltung
DE1029872B (de) Fremdgesteuerte Transistorkippschaltung mit kurzer Abfallzeit
DE2348065C3 (de) Bipolarer Transistorspeicher mit kapazitiver Speicherung
DE1919507C3 (de) Kondensatorüberladungsvorrichtung
DE1964791C3 (de) Leseeinheit

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee