DE1964791C3

DE1964791C3 - Leseeinheit

Info

Publication number: DE1964791C3
Application number: DE1964791A
Authority: DE
Inventors: Ferdinand Eindhoven Camerik
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1969-01-16
Filing date: 1969-12-24
Publication date: 1982-02-11
Also published as: US3638048A; NL162771B; NL162771C; FR2033242A1; DE1964791A1; NL6900697A; JPS4911768B1; FR2033242B1; GB1257153A

Description

Die Erfindung betrifft eine Leseeinheit zum Abtasten der an einer Informationsklemme in Form eines zweiwertigen Spannungssignals vorhandenen Information, welche Einheit zur Selektion mittels zweiwertiger Signale eine Eingangsklemme aufweist, die über einen ersten Widerstand mit der Basis eines ersten Transistors verbunden ist, von dem ein Emitter mit der Informationsklemme und der Kollektor mit der Basis eines zweiten Transistors verbunden ist, dessen Emitter mit einer Quelle konstanten Potentials und dessen Kollektor einerseits mit einer Ausgangsklemme und andererseits über einen zweiten Widerstand mit einer Klemme einer Speisequelle verbunden ist.

Die Abtastung zweiwertiger Spannungssignale liegt unter anderem vor bei Halbleiterspeichern, in denen die Speicherelemente durch bistabile Halbleitervorrichtungen gebildet werden. Zu diesem Zweck ist eine Leseeinheit des eingangs erwähnten Typs aus »Electronics«, 4. April 1966, Seite 122, bekanntgeworden.

Bei dieser bekannten Schaltung wird, um die in Form eines zweiwertigen Spannungssignals an der Informationsklemme vorhandene Information der Ausgangsklemme entnehmen zu können, der erste Transistor beim Auftreten eines der Signalwerte gesperrt, welcher erste Transistor den zweiteD Transistor sperrt, und beim Auftreten des anderen Signalwertes wird der Basis-Kollektor-Obergang des ersten Transistors leitend gemacht, wodurch der zweite Transistor in die Sättigung ausgesteuert wird.

Das Gesperrtsein des ersten Transistors beim Auftreten des genannten einen Signalwertes hat den Vorteil, daß diese Leseeinheit nur einen geringen Leistungsbedarf hat, was insbesondere für große integrierte Speicher mit einer Leseeinheit pro Speicherelement von Vorteil ist

Beim in-die-Sättigung-Steuern des zweiten Transistore tritt eine große Ladung an der Basis des Transistors auf. Diese Ladung kann bein: Sperren des ersten Transistors lediglich durch Leckströme abgeführt werden. Dies hat den Nachteil, daß unter den erwähnten Umständen die Schaltzeit zum Übergehen von einer niedrigen Ausgangsspannung auf eine hohe Ausgangsspannung lang ist. Diese lange Schaltzeit ist die Ursache dafür, daß von außen her induzierte Spannungen während dieser Schaltzeit einen großen Einfluß auf die Ausgangsspannung ausüben, so daß der zulässige Störquotient klein ist, wobei der Störquotient definiert ist als Vs/Vt. Vs ist der Höchstwert der Eingangsspannung, für den die Ausgangsspannung sich nicht ändert, und Vt ist die maximale Spannungsänderung der Ausgangsspannung.

Es ist die Aufgabe der Erfindung, unter Beibehaltung des genannten Vorteiles eines geringen Leistungsbedarfes die Schaltzeit der eingangs erwähnten Leseeinheit unter allen Umständen kurz zu halten und somit den zulässigen Störquotient zu vergrößern.
Die Leseeinheit nach der Erfindung ist dazu dadurch gekennzeichnet, daß ein weiterer Emitter des ersten Transistors mit der Eingangsklemme unmittelbar verbunden ist.

Aus der Zeitschrift »Electronics«, 13. September 1963, ist eine NAND-Schaltung bekannt, die einen MultiEmitter-Transistor mit nachgeschaltetem Inverter enthält, wobei die Basis des Multi-Emitter-Transistors an eine positive Versorgungsspannung gelegt ist und die Eingangssignale der NAND-Schaltung den Emittern des Multi-Emitter-Transistors zugeführt werden. Diese Schaltung hat den Nachteil, daß dieser Multi-Emitter-Transistor immer Basisstrom führt.

Die Erfindung wird an Hand der in den Figuren

dargestellten Ausführungsformen näher erläutert, wobei entsprechende Teile in den unterschiedlichen Figuren mit den gleichen Bezugszeichen bezeichnet werden.

F i g. 1 zeigt eine bekannte Leseeinheit;
Fig.2 zeigt eine Ausführungsform der Leseeinheit nach der Erfindung;

die Fig.3, 4 und 5 zeigen Ausführungsformen der Erfindung, die im Vergleich zu der Ausführungsform nach F i g. 2 weitergebildet sind.

Die in Fig. 1 dargestellte Leseeinheit enthält ein Speicherelement G, das Information in Form eines zweiwertigen Spannungssignals enthält. Die Werte dieser Spannungen sind eindeutig bestimmt und sind entweder niedrig entsprechend dem Ercpotential oder

hoch entsprechend der positiven Spannung der Speisequelle.

Diese Signalspannungen können einer Informationskiemme des Spe'cherelementes entnommen werdea Zu diesem Zweck ist die Informationsklemme mit einem ersten Emitter des Transistors 71 verbunden und dessen Basis über einen ersten Widerstand R_x mit einer ersten Eingangsklemme Y. Die F i g. 1 zeigt einen Zwei-Emitter-Transistor, dessen zweiter Emitter mit einer zweiten Eingangsklemme X verbunden ist. Es ist für die nachstehend beschriebenen Ausführungsformen, mit Ausnahme der Leseeinheil nach Fig.4, nicht wesentlich, daß die Eingangsklemme X (und damit auch der damit verbundene zweite Emitter) vorhanden ist, so daß bei bestimmten Verwendungen diese Klemme und der zugehörige Emitter nicht vorgesehen zu sein braucht Der Kollektor dieses Transistors ist mit der Basis eines zweiten Transistors T₂ verbundea Der Emitter des Transistors 7"> ist mit Erde und der Kollektor ist einerseits mit der Ausgangsklemme (/und andererseits über den Widerstand R₂ mit der Plusklemme V_p einer nicht dargestellten Speisequelle verbunden. Zur Selektion durch Koinzidenz werden den Eingangsklemmen X und Y zweiwertige Signale zugeführt; unter einem hohen Wert des Signals wird eine hohe Spannung, d. h. die positive Spannung der nicht dargestellten Speisequelle und unter einem niedrigen Wert des Signals wird eine niedrige Spannung, d. h. Erdpotential verstanden. Ist die Spannung an der Eingangsklemme Y niedrig, so ist unabhängig von dem Spannungswert an der Eingangsklemme X der Transistor T_x gesperrt, so daß kein Basisstrom für den Transistor 7*2 zur Verfugung steht, wodurch dieser Transistor ebenfalls gesperrt ist. Die Ausgangsspannung an der Klemme U ist dann gleich der positiven Spannung der nicht dargestellten Speisequelle. Ist die Spannung an der Eingangsklemme

Y hoch und die an der Eingangsklemme X niedrig, so ist der Basis-Emitter-Übergang des Zwei-Emittertransistors T] leitend. Die Kollektorspannung des Transistors T\ ist unter diesen Umständen nahezu gleich der Spannung an der Eingangsklemme X, also niedrig, wodurch die Basisspannung des Transistors T₂ auch niedrig ist und der Transistor T₂ im gesperrten Zustand bleibt. Die Ausgangsspannung an der Klemme U ist dann nach wie vor hoch. Wird den beiden Eingangsklemmen X und Y eine hohe Spannung zugeführt, so wird, wenn die Spannung an der informationskleinme niedrig ist, der Basis-Emitter Übergang des Zwei-Emitter-Transistors Γι wieder leitend, wird die Kollektorspannung des Transistors T\ wieder niedrig und die Ausgangsspannung an der Klemme U wieder hoch. Sind jedoch die Spannungen an den Eingangsklemmen A"und

Y und an der Informationsklemme hoch, so ist der Basis-Kollektor Übergang des Transistors 71 leitend, sowie der damit in Reihe geschaltete Basis-Emitter Übergang des Transistors T₂, der somit in den leitenden Zustand geführt wird. Infolgedessen tritt ein Spannungsabfall über dem Widerstand R₂ auf, so daß die Ausgangsspannung an der Klemme U erniedrigt wird. Also lediglich wenn beide Eingangsspannungen hoch sind, wird der invertierte Wert der Spannung der im Speicherelement G gespeicherten Information an der Ausgangsklemme U auftreten. Da die Ausgangsspannungen zum Steuern anderer Kreise verwendbar sind, sollen sie die gleichen Pegel aufweisen wie die es Spannungen des Speicherelementes C. Außerdem wird diese Leseeinheit in integrierter Ausführung ausgebildet, weshalb eine geringe Verlustleistung notwendig ist.

Um diese Anforderungen zu erfü'len, wird der Transistor T₂ zum Erzieien einer hohen Ausgangsspannung gesperrt und der Transistor T₂ in die Sättigung ausgesteuert um eine niedrige Ausgangsspannung zu erzieien. Diese Aussteuerung in die Sättigung bringt eine hohe Ladung in der Basis des Transistors T? mit sich. Wird die Eingangsspannung der Klemme Y von einem hohen Wert auf einen niedrigen Wert verringert, während die Eingangsspannung an der Klemme X hoch ist, so wird der Transistor T_x gesperrt und die Ladung der Basis des Transistors T₂ kann nur durch Leckstrom abgeführt werden. Die Ausgangsspannung an der Klemme U ändert sich dann langsam von einem niedrigen zu einem hohen Wert, wodurch die Schaltzeit lang ist und somit von außen her induzierte Spannungen v/ährend dieser Zeit einen großen Einfluß auf den Wert der Ausgangsspannung an der Klemme U ausüben, so daß der zulässige Störquotient klein ist

F i g. 2 zeigt eine Leseeinheit nach der Erfindung. Im Gegensatz zu der in F i g. 1 dargestellten Leseeinheit ist hier ein Drei-Emitter-Transistor vorgesehen, dessen dritter Emitter unmittelbar mit der ersten Eingangsklemme Y verbunden ist, wodurch Spannungsänderungen an dieser Eingangsklemme unmittelbar auf den dritten Emitter übertragen werden. Der Drei-Emitter-Transistor, auch Multi-Emitter-Transistor genannt, kann im Falle des Fehlens der Eingangsklemme X ein Zwei-Emitter-Transistor sein. Die Basis des Multiemittertransistors T_x hat gegen Erde eine Streukapazität Cp. Diese Kapazität bildet gemeinsam mit dem Widerstand R\ ein Verzögerungselement mit einer Zeitkonstante C_PR\. Eine Änderung der Spannung an der Klemme Y wird mit einer Verzögerungszeit des Wertes CpR_x auf die Basis des Multiemittertransistors T₁ übertragen. Wird die Spannung an der Klemme Y von einem hohen auf einen niedrigen Wert verringert, während die Spannung an der Klemme A"und die an der Informationsklemme hoch ist, so ist während der Verzögerungszeit C_PR_X die Basisspannung des Multiemittertransistors T_x noch hoch, während die Emitterspannung niedrig ist, so daß während dieser Zeit der Multiemittertransistor als Transistor wirksam sein wird. Die Basisladup.g des Transistors T₂ wird dabei über den Kollektor-Emitter Übergang des Multiemittertransistors T_x und über die Eingangsklemme Y beschleunigt abgeführt. Auf diese Weise wird die Schaltzeit verkürzt, so daß die Störanfälligkeit verringert wird. Wenn die Verzögerungszeit C_PR\ zu kurz ist, um die Basisladung des Transistors T₂ vollständig wegfließen zu lassen, könnte die Streukapazität C_p vergrößert werden.

Dies bringt jedoch den Nachteil mit sich, daß eine Einschaltzeit eingeführt wird, wenn der Multiemittertransistor 7] von dem gesperrten in den leitenden Zustand übergeführt werden soll. Die in Fig.3 dargestellte Leseeinheit behebt diesen Nachteil der in Fig.2 dargestellten Leseeinheit. In der Leseeinheit nach Fig.3 ist ein dritter Transistor T₃, dessen Basis-Emitter Übergang zwischen dem Widerstand R\ und der Basis des Multiemittertransistors T_x geschaltet ist, derart angeordnet, daß die Basis des Transistors 7"₃ mit dem Widerstand R_x und der Emitter des Transistors 7*3 mit der Basis des Multiemittertransistors 7Ί verbunden ist. Der Kollektor des Transistors T₃ ist über der. Widerstand Rj mit der Plusklemme V_p der nicht dargestellten Speisequelle verbunden. Wenn beide Eingangsspannungen hoch sind und die Spannung an der Informationsklemme hoch ist, ist der Transistor T₂ leitend, da der Transistor T₂ von der Plusklemme der

nicht dargestellten Speisequelle über den Widerstand A3, den Emitter-Kollektor Übergang des Transistors T₃, den Basis-Kollektor Übergang des Transistors 71 und den Basis-Emitter Übergang des Transistors T₂ von Basisstrom durchflossen wird. Der Transistor T₂ wird dann in die Sättigung ausgesteuert, und es bildet sich in der Basis dieses Transistors eine große Ladung. Wird lediglich die Spannung an der Eingangsklemme Y von einem hohen auf einen niedrigen Wert gebracht, so wird die Basis des Transistors T₃ mit einer Verzögerungszeit CpRj dieser Spannungsverringerung folgen; infolgedessen wird der Transistor T₃ gesperrt, was eine gewisse Zeit beansprucht, worauf die Basis des Multiemittertransistors 71 eine niedrige Spannung annimmt. Die Emitterspannung des Multiemittertransistors 71 ist jedoch der Spannungserniedrigung der Eingangsklemme Vgefolgt. Der Multiemittertransistor 7Ϊ ist während der Zeit C_PR\ zuzüglich der zum Sperren des Transistors T₃ erforderlichen Zeit als Transistor wirksam und wird die Basis-Ladung über die Basis des Transistors T₂ und den Kollektor-Emitter Übergang des Multiemittertransistors T\ vollständig zur Eingangsklemme Y abführen. Das Sperren des Transistors T₂ erfolgt, sobald die Basisladung abgeführt ist, so daß eine längere Verzögerungszeit als die unbedingt erforderliche unbedenklich ist

Da die Einschaltzeit eines üblichen Transistors erheblich kürzer als die Abschaltzeit ist, erfolgt bei Aufnahme des Transistors T₃ in den Basiskreis des Multiemittertransistors 7Ί die Gesamtabfuhr der Basisladung des Transistors T₂, ohne daß beim Erhöhen der Eingangsspannung an der Klemme Y von einem niedrigen auf einen hohen Wert eine zusätzliche Verzögerung eingeführt wird.

In der Praxis wurde durch diese Maßnahmen die Schaltzeit von 300 auf 60 nsec verringert.

In den vorerwähnten Ausführungsbeispielen ist bei einer hohen Eingangsspannung an der Klemme Y und einer niedrigen Eingangsspannung an der Klemme X der Basis-Emitter Übergang des Multiemittertransistors T\ leitend. Die Kollektorspannung des Multiemittertransistors T, ist dann nahezu gleich der niedrigen Emitterspannung, so daß die Basis des Transistors T₂, die mit dem Kollektor des Transistors 71 verbunden ist.

eine niedrige Spannung führt und der Transistor T₂ gesperrt ist. Da der Basis-Emitter Übergang des Transistors 71 leitend ist, entsteht in der Leseeinheit eine Verlustleistung, was nachteilig ist, wenn die Schaltung integriert wird. Dieser Nachteil wird durch die Leseeinheit nach Fig.4 behoben. Dabei ist ein vierter Transistor in den Basiskreis des Multiemittertransistors R\ aufgenommen und zwar derart, daß der Kollektor des Transistors T₄ mit dem Emitter des Transistors T₃, der Emitter des Transistors 7"₄ mit der Basis des Multiemittertransistors 71 und die Basis des Transistors T₄ über einen Widerstand /?₄ mit der Eingangsklemme X verbunden ist. Auch in diesem Falle ist der Transistor T₂ nur leitend, wenn beide Eingangsspannungen und die Spannung an der Informationsklemme hoch sind. Es fließt dann ein Basisstrom für den Transistor T₂ von der Plusklemme V_p über den Widerstand R₃, den Kollektor-Emitter Übergang des Transistors T₃, den Kollektor-Emitter Übergang des Transistors Ta, über den Basis-Kollektor Übergang des Multiemittertransistors 71 und den Basis-Emitter Übergang des Transistors T₂ nach Erde. Wenn die Eingangsspannung an der Klemme X oder Y von einem hohen auf einen niedrigen Wert gebracht wird, ist die Leseeinheit entsprechend der nach Fig.3 wirksam. Ist nur die Eingangsspannung an Klemme X niedrig, so ist der Transistor T·, gesperrt und damit der Kreis für den Basisstrom des Transistors Γι unterbrochen, so daß auch in diesem Falle der Multiemittertransistor 71 und alle anderen in die Leseeinheit aufgenommenen Transistoren gesperrt sind, wodurch die Leseeinheit sich besser für Integrierung eignet

In der in Fig.5 dargestellten Ausführungsform ist gegenüber der Leseeinheit von F i g. 3 der Widerstand A3 entfernt und der Kollektor des Transistors T₅ unmittelbar mit der Plusklemme der Speisequelle und ein Widerstand Rs zwischen dem Emitter des Transistors 7s und der Basis des Multiemittertransistors 71 verbunden. Die Wirkungsweise dieser Leseeinheit ist ähnlich der nach Fig.3 mit der Ausnahme, daß der Transistor Ts als Emitterfolger geschaltet ist, so daß ein geringerer Steuerstrom genügt Dies hat den Vorteil, daß mehrere dieser Eingänge an einem Ausgang angeschlossen werden können.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Leseeinheit zum Abtasten der an einer Informationsklemme in Form eines zweiwertigen Spannungssignals vorhandenen Information, welche Einheit zur Selektion mittels zweiwertiger Signale eine Eingangsklemme aufweist, die über einen ersten Widerstand mit der Basis eines ersten Transistors verbunden ist, von dem ein Emitter mit der Informationsklemme und der Kollektor mit der Basis eines zweiten Transistors verbunden ist, dessen Emitter mit einer Quelle konstanten Potentials und dessen Kollektor einerseits mit einer Ausgangsklemme und andererseits über einen zweiten Widerstand mit einer Klemme einer Speisequelle verbunden ist, dadurch ge kennzeich η et, daß ein weiterer Emitter des ersten Transistors mit der Eingangsklemme unmittelbar verbunden ist

2. Leseeinheit nach Anspruch 1, dadurch gekennzeichnet, daß zwischen dem ersten Widerstand (Ri) und der Basis des ersten Transistors (T\) ein dritter Transistor (Tj) vorgesehen ist, dessen Basis mit dem ersten Widerstand, dessen Emitter mit der Basis des ersten Transistors und dessen Kollektor über einen dritten Widerstand (R₃) mit der Klemme der Speisequelle verbunden ist (F i g. 3).

3. Leseeinheit nach Anspruch 2, bei welcher der erste Transistor ein Drei-Emitter-Transistor ist, von dem ein zweiter Emitter mit einer zweiten Eingangsklemme verbunden ist, dadurch gekennzeichnet, daß zwischen dem Emitter des dritten Transistors und der Basis des ersten Transistors ein vierter Transistor (T*) vorgesehen ist, dessen Basis über einen vierten Widerstand (R*) mit der zweiten Eingangsklemme (X), dessen Kollektor mit dem Emitter des dritten Transistors und dessen Emitter mit der Basis des ersten Transistors verbunden sind (F ig. 4).

4. Leseeinheit nach Anspruch 1, dadurch gekennzeichnet, daß zwischen dem ersten Widerstand und der Basis des ersten Transistors ein dritter Transistor (Tj) vorgesehen ist, dessen Basis mit dem ersten Widerstand, dessen Kollektor mit der Klemme der Speisequelle und dessen Emitter über einen dritten Widerstand (R₃) mit der Basis des ersten Transistors verbunden sind (F i g. 5).