DE1964791A1 - Speicherausleseeinheit - Google Patents
SpeicherausleseeinheitInfo
- Publication number
- DE1964791A1 DE1964791A1 DE19691964791 DE1964791A DE1964791A1 DE 1964791 A1 DE1964791 A1 DE 1964791A1 DE 19691964791 DE19691964791 DE 19691964791 DE 1964791 A DE1964791 A DE 1964791A DE 1964791 A1 DE1964791 A1 DE 1964791A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- emitter
- base
- resistor
- reading unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
- G11C11/416—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
- H03K17/6242—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only and without selecting means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Static Random-Access Memory (AREA)
- Bipolar Integrated Circuits (AREA)
Description
Dr. Herbert Scholz Ί 964 731 dJo/Sp.
Alte: PHH- 3768
Anmeldung vom: 23·Β·Ζember 1969
"Speicherausleseeinheit".
Die Erfindung betrifft eine Leseeinheit zum Abtasten der an einer Informationsklemme in Form eines zweiwertigen
Spannungssignals vorhandenen Information, welche Einheit zur Selektion durch zweiwertige Signale eine Eingangskiemrae
aufweist, die über einen ersten Widerstand mit der Basis eines ersten Transistors gekoppelt ist, von dem ein Emitter
mit der Informationsklemme und der Kollektor mit der Basis eines zweiten Transistors verbunden ist, dessen Emitter mit
einer Quelle konstanten Potentials und dessen Kollektor einer-
009831/1490
; . ■ PHN. 3768
seits mit einer Ausgangsklemme und andererseits ober einen
zweiten Widerstand mit der Klemme einer Speisequelle verbunden sind.
Die Aufgabe der Abtastung zweiwertiger Spannungssignale liegt unter anderem vor bei Halbleiterspeichern,
in denen die Speicherelemente durch bistabile Halbleitervorrichtungen gebildet werden. Zu diesem Zweck ist eine Leseeinheit
des eingangs erwähnten Typs aus "Electronics", 4.April
1966, Seite 122 bekannt geworden©
Bei dieser bekannten Schaltung wird, um die in Form eines zweiwertigen Spannungssignals vorhandene Information
der Informationsklemme der Ausgangsklemme entnehmen zu können, der zweite Transistor beim Auftreten eines der
Signalwerte gesperrt und beim Auftreten des anderen Signalwertes in die Sättigung ausgesteuert. Im letzteren Zustand
tritt jedoch eine grosse Speicherladung in der Basis des Transistors auf. Diese Ladung kann unter Umständen ledig-~
lieh durch Leckströme abgeführt werden. Dies hat den Nachteil,
dass unter den erwähnten Umständen die Schaltzeit zum übergehen von einer niedrigen Ausgangsspannung auf eine
hohe Ausgangsspannung lang ist. Diese lange Schaltzeit ist
die Ursache davon, dass von aussen her induzierte Spannungen während dieser Schaltzeit einen grossen Einfluss
auf die Ausgangsspannung ausüben, so dass der Störbereich
klein ist, wobei der Störbereich definiert ist als Vs/Vt. Vs ist der Höchstwert der Eingangsspannung, für den die
Ausgangsspannung sich nicht ändert, und Vs ist die maximale
009831/1499
: ..... PHN. 3768
Spannungsänderung der Ausgangsspannung.
Die Erfindung bezweckt, die Schaltzeit der eingangs erwähnten Leseeinheit unter allen Umständen kurz zu halten
und somit den Störbereich zu vergrössem,
Die Leseeinheit nach der Erfindung ist dadurch gekennzeichnet, dass die Eingangsklemme verbunden ist mit einem
zweiten Emitter des ersten Transistors, durch welche der erste Transistor zeitweilig leitend gemacht wird, wenn der zweite
Transistor gesperrt wird.
Die Erfindung wird an Hand der in den Figuren dargestellten Ausführungsformen näher erläutert, wobei entsprechende
Teile in den unterschiedlichen Figuren mit den gleichen Bezugszeichen bezeichnet werden.
Fig. 1 zeigt eine bekannte Leseeinheit.
Fig. 2 zeigt eine Ausführungsform der Leseeinheit
nach der Erfindung.
Die Fig. 3» '·* und 5 zeigen Ausführungsformen der
Erfindung, die im Vergleich zu der Ausführungsform nach Fig»
2 erweitert sind.
Die in Fig. 1 dargestellte Leseeinheit enthält ein Speicherelement (»» das Information in Form eines zweiwertigen
Ppannungssignals enthält. Die Werte dieser Spannungen
sind eindeutig bestimmt und sind entweder niedrig entsprechend dem Erdpotential oder hoch entsprechend der
positiven Spannung der Speisequelle.
Diese Signalspannungen können einer Informationsklemrae
des Speicherelementes entnommen werden. Zu diesem Zweck ist die Informationsklemme mit einem Emitter des Multi-
0 0 9831 /U 99
:, PHN. 3768
jemittertransistors T- verbunden, dessen Basis über einen
ersten Widerstand R- mit einer ersten Eingangskiemme y und
ein zweiter Emitter mit einer zweiten Eingangsklemme χ verbunden sind und dessen Kollektor mit der Basis eines zweiten
Transistors T„ verbunden ist. Der Emitter des Transis- · tors T_ ist mit Erde und der Kollektor ist einerseits mit
der Ausgangsklemme U und andererseits über den Widerstand Rp mit dem Pluspol V einer nicht dargestellten Speisequelle
verbunden. Zur Selektion durch Koinzidenz werden den Eingangsklemmen
χ und y zweiwertige Signale zugeführt; unter einem hohen Wert des Signals wird eine hohe Spannung, d.h.
die positive Spannung der nicht dargestellten Speisequelle und unter einem niedrigen Wert des Signals wird eine niedrige
Spannung, d.h. Erdpotential verstanden. Ist die Spannung an der Eingangsklemme y niedrig, so ist unabhängig von dem
Spannungswert an der Eingangsklemme χ der Transistor T- gesperrt, so dass kein Basisstrom für den Transistor T_ zur
Verfügung steht, wodurch dieser Transistor ebenfalls gesperrt ist. Die AusgangsSpannung an der Klemme U ist dann
gleich der positiven Spannung der nicht dargestellten Speisequelle.
Ist die Spannung an der Eingangsklemme y hoch und die an der Eingangskiemme χ niedrig, so ist der Basis-Emitter
Uebergang des Multiemittertransistors T- leitend. Die Kollektorspannung des Transistors T. ist unter diesen Umständen
nahezu gleich der Spannung an der Eingangsklemme x, wodurch die Basisspannung des Transistors T_ auch niedrig
ist und der Transistor T im gesperrten Zustand bleibt. Die Ausgangsspannung der Klemme U ist dann nach wie vor hoch.
Wird den beiden Eingangsklemmen χ und y eine hohe Spannung zugeführt, so wird, wenn die Spannung an der Informations-
009831/U99
PHN.3768
klemme niedrig ist, der Basis-Emitter übergang des Multiemittertransistors
T- wieder leitend, wird die'Kollektorspannung des Transistors T- wieder niedrig und die Ausgangsspannung
an der Klemme U wieder hoch. Sind jedoch die Spannungen an den Ein-gangsklemme χ und y und an der Informationsklemme
hoch, so ist der Basis-Kollektor Übergang des Transistors T1 leitend, sowie der damit in Reihe geschaltete
Basis-Emitter Übergang des Transistors T2, der somit in
den leitenden Zustand1 geführt wird. Infolgedessen tritt ein
Spannungsabfall über dem Widerstand R2 auf, so dass die Ausgangsspannung
an der Klemme U erniedrigt wird. Also lediglich wenn beide Eingangsspannungen hoch sind, wird der invertierte
Wert der Spannung der im Speicherelement G gespeicherten· Information an der Ausgangsklemme U' auftreten. Da die Ausgangsspannungen
zum Steuern anderer Kreise verwendbar sind, sollen sie die gleichen Pegel aufweisen wie die Spannungen
des Speicherelementes G. Ausserdem wird diese Leseeinheit in integrierter Ausführung ausgebildet, wozu eine geringe
Verlustleistung notwendig ist. Um diese Anforderungen zu erfüllen, wird der Transistor T2 zum Erzielen einer hohen Ausgangsspannung
gesperrt und der Transistor T2 in die Sättigung
ausgesteuert, um eine niedrige Ausgangsspannung zu erzielen.
Diese Aussteuerung in die Sättigung bringt eine hohe Speicherladung.* in der Basis des Transistors T„ mit sich.
Wird die Eingangsspannung der Klemme y von einem hohen Wert
auf einen niedrigen Wert verringert, während die Eingangsspannung an der Klemme χ hoch ist, so wird der MuItiemittertran-
00983 I/U93
'■' PHN. 3768
sistor T1 gesperrt und die Ladung der Basis des Transis- "
tors T2 kann nur durch Leckstrom abgeführt werden. Die
Ausgangsspannung an der Klemme U ändert sich dann langsam von einem niedrigen zu einem hohen Wert, wodurch die Schaltzeit
lang ist und somit von aussen her induzierte Spannungen während dieser Zeit einen grossen Einfluss auf den Wert der
Ausgangs spannung an der Klemme U ausüben, so dass der Störbereich klein ist.
Fig. 2 zeigt eine Leseeinheit nach der Erfindung. Im Gegensatz zu der in Fige 1 dargestellten Leseeinheit ist
hier ein dritter Emitter des Multiemittertransistors T-mit der ersten Eingangsklemme y verbunden, wodurch Spannungsänderungen an dieser Eingangsklemme unmittelbar auf den Emitter
übertragen werden. Die Basis des Multiemittertransistors T hat gegen Erde eine Streukapazität C . Diese Kapazität
bildet gemeinsam mit dem Widerstand R1 ein Verzögerungselement
mit einer Zeitkonstante CR-. Eine Änderung der Spannung
an der Klemme y wird mit einer Verzögerungszeit des i
Wertes C R. auf die Basis des Multiemittertransistors T1
ρ 1 1
übertragen. Wird die Spannung an der Klemme y von einem hohen auf einen niedrigen Wert verringert, während die Spannung
an der Klemme χ und die an der Informationsklemme hoch sind, so ist während der Verzögerungszeit C R1 die Basisspannung
des Multiemittertransistors T1 noch hoch, während
die Emitterspannung niedrig ist, so dass während dieser
Zeit der Multiemittertransistor als Transistor wirksam sein wird. Die Basisladung des Transistors T2 wird dabei über
den Kollektor-Emitter Übergang des Multiemittertransistors
009831/1499
PHN.3768
Τ. und über die Eingangsklemme y beschleunigt abgeführt.
A4f diese Weise wird die Schaltzeit verkürzt, so dass die Störanfälligkeit verringert wird. Wenn die Verzögerungszeit"
C R5 zu kurz ist, um die Basisladung des Transistors T2 vollständig
wegfliessen zu lassen, könnte die Streukapazität
C vergrössert werden.
Dies bringt jedoch den Nachteil mit sich, dass eine Einschaltzeit eingeführt wird, wenn der MuItiemittertransistor
T.von dem gesperrten in den Reitenden Zustand übergeführt werden soll. Die in Fig. 3 dargestellte Leseeinheit
behebt diesen Nachteil der in Fig. 2 dargestellten Leseeinheit. In der Leseeinheit nach Fig. 3 ist ein dritter
Transistor T_, dessen Basis-Emitter übergang zwischen dem
Widerstand R. und der Basis des Multiemittertransistors T1
eingeschaltet ist, der*., "^geordnet, dass die Basis des
Transistors T„ mit dem Widerstand R.. und der Emitter des
Transistors T„ mit der Basis des Multiemittertransistors T1 verbunden ist. Der Kollektor des Transistors T„ ist über
den Widerstand R„ mit dem Pluspol V der nicht dargestellten
Speisequelle verbunden. Wenn beide Eingangsspannungen hoch sind und die-Spannung an der Informationsklemme hoch ist,
ist der Transistor T2 leitend, da der Transistor T2 von
dem Pluspol der nicht dargestellten Speisequelle über den Widerstand R_, den Emitter-Kollektor übergang des Transistors
T_, den Basis-Kollektor übergang des Transistors T.
und den Basds-Emitter"übergang des Transistors T2 von Basisstrom
durchflossen wird. Der Transistor Ίο wird dann in die
00 9831/U99
:· * PHN. 3768
Sättigung ausgesteuert und es bildet sich in der Basis
dieses Transistors eine grosse Speicherladung» Wird lediglich die Spannung an der Eingangskiemme y von einem
hohen auf einen niedrigen Wert gebracht, so wird die Basis des Transistors T„ mit einer Verzögerungszeit C R. dieser
Spannungsverringerung folgen; infolgedessen wird der Transistor T„ gesperrt, was eine gewisse Zeit beansprucht, worauf
die Basis des Multiemittertransistors T- eine niedrige Spannung
annimmt. Die Emitterspannung des Multiemittertransistors T- ist jedoch der Spannungserniedrigung der Eingangsklemme y gefolgt'. Der Multiemittertransistor T- ist während
der Zeit C R zazüglich der zum Sperren des,Transistors T_
erforderlichen Zeit als Transistor wirksam und wird dl«
gespeicherte Ladung über die Basis des Transistors T ' und
den Kollektor-Emitter Übergang des Multiemittertransistors T- vollständig zur Eingangsklemme y abführen. Das Sperren
des Transistors T„ erfolgt, sobald die Basisladung abgeführt
ist, so dass eine längere Verzögerungszeit als die unbedingt erforderliche unbedenklich ist.
Da die Einschaltzeit eines üblichen Transistors erheblich kürz ei' als die Abschaltzeit ist, erfolgt bei
Aufnahme des Transistors T,. in den Basiskreis des Multiemit
tor transistor s T- die Gesamtabfuhr der Basisladung des
Transistors T„, ohne dass beim Erhöhen der Eingangsspannung
an der KIeEMe y von einem niedrigen auf einen hohen Wert
eins zusätzliche Verzögerung eingeführt wird.
In der Praxis wurde durch diese Massnahmen die
0 09831/1499
· ; PHN.3768 *
Schaltzeit von 300 auf 60 nsec verringert.
In den vorerwähnten Ausführungsbeispielen ist bei einer hohen Eingangsspannung an der Klemme y und einer
niedrigen Eingangsspannung an der Klemme χ der Basis-Emitter Übergang des Multiemittertransistors T1 leitend. Die Kollektorspannung
des Multiemittertransistors T- ist dann nahezu gleich der niedrigen Emitterspannung, so dass die Basis des
Transistors T2, die mit dem Kollektor des Transistors T1
verbunden ist, eine niedrige Spannung fuhrtr rund der Transistor
T gesperrt ist. Da der Basis-Emitter Übergang des Transistors T1 leitend ist, entsteht in der Leseeinheit eine
Verlustleistung, was nachteilig ist, wenn die Schaltung integriert·:
wird. Dieser Nachteil wird durch die Leseeinheit nach Fig. k behoben. Dabei ist ein vierter Transistor in den
Basiskreis des Multiemittertransistors R- aufgenommen und zwar derart, dass der Kollektor des Transistors Tj, mit dem
Emitter des Transistors T_, der Emitter des Transistors Tr
mit der Basis des Multiemittertransistors T1 und die Basis
des Transistors T. über einen Widerstand R^ mit der Eingangsklemme χ verbunden sind. Auch in diesem Falle ist der Transistor
T„ nur leitend, wenn beide Eingangsspannungen und die
Spannung an der Informationsklemme hoch sind» Es fliesst dann
ein Basisstrom für den Transistor T„ von dem Pluspol V über
den Widerstand R„, den Kollektor-Emitter Übergang des Transistors
T_, den Kollektor-Emitter Übergang des Transistors Tr,
über den Basis-Kollektor Übergang des Multiemittertransistors
T und den Basis-Emitter übergang des Transistors T2 nach
009831/1499
Claims (2)
- PHN.3768Erde. Wenn die Eingangs spannung an der Klemme χ oder y von einem hohen auf einen niedrigen Wert gebracht wird, ist die Leseeinheit entsprechend der nach Fig. 3 wirksam. Ist nur
die Eingangs spannung an Klemme χ niedrig, so ist der Transistor Τ· gesperrt und ist der Kreis für den Basisstrom des Transistors T1 unterbrochen, so dass auch in diesem Falle der Multiemittertransistor T1 und alle anderen in die Leseeinheit aufgenommenen Transistoren gesperrt sind, wodurch die Leseeinheit sich besser für Integrierung eignet.In der in Fig. 5 dargestellten Ausführungsform
ist bei der Leseeinheit von Fig. 3 der Widerstand R„ entfernt und der Kollektor des Transistors T«, unmittelbar mit dem Pluspol der Speisequelle und ein Widerstand R_ zwischen dem Emitter des Transistors T_ und der Basis des Multiemittertransistors T1 verbunden. Die Wirkungsweise dieser Leseeinheit ist ähnlich der nach Fig. 3 mit der Ausnahme, dassj der Transistor T_ als Emitterfolger geschaltet ist, so dass ein geringerer Steuerstrom genügt. Dies hat den Vorteil,
dass mehrere dieser Eingänge an einen Ausgang angeschlossen werden können. Es ist für die vorstehend beschriebenen Ausführungsformen, mit Ausnahme der Leseeinheit nach Fig. k,
nicht wesentlich, dass die Eingangskiemme χ vorhanden ist,
so dass bei bestimmten Verwendungen diese Klemme nicht vorgesehen zu werden braucht.
PATENTANSPRÜCHE;·( 1. Leseeinheit zum Abtasten der an einer Informationsklemme in Form eines zweiwertigen Spannungssignals vorhandenen009831/1499PHN.3768Information, welche Einheit für Selektionszwecke mittels zweiwertiger Signale eine Eingangsklemme enthält, die über einen ersten Widerstand mit der Basis eines ersten Transistors gekoppelt ist, von dem ein Emitter mit der Informationsklemme und der Kollektor mit der Basis eines zweiten Transistors verbunden ist, dessen Emitter mit einer Quelle konstanten Potentials und dessen Kollektor einerseits mit einer Ausgangsklemme und andererseits Über einen zweiten Widerstand mit einem Pol einer Speisequelle verbunden ist, dadurch gekennzeichnet, dass die Eingangsklemme verbunden ist mit einem zweiten Emitter des ersten Transistors, durch welche der erste Transistor beim Sperren des zweiten Transistors zeitweilig leitend gemacht wird. - 2. Leseeinheit nach Anspruch 1, dadurch gekennzeichnet , dass zwischen dem ersits Widerstand und der Basis des ersten Transistors ein dritter Transistor vorgesehen ist, dessen Basis mit dem ersten Widerstand und dessen Kollektor über einen dritten Widerstand mit der Pol der Speisequelle verbunden ist und dessen Emitter mit der Basis des ersten Transistors gekoppelt ist.3· Lipseeinhoit nach Anspruch 2, die eine gwite Eingangsklemme aufweist} die mit einem drittea Emitter des ersten Transistors verbunden isi9 dadurch gekennzeictoiet9 dass zwischen dem Emitter des dritten Transistors und d©T Basis des ersten Transistors ein vierter Transistor vorgesehen ist, dessen Basis über einen vierten Widerstand rait der zweiten Eingangs klemme, dessen Kollektor mit desa Emitter des dritten009831/ U99PHN.3768Transistors und dessen Emitter mit der Basis .des ersten Transistors verbunden sind.k. Leseeinheit nach Anspruch 1 dadurch gekennzeich·* net, dass zwischen dem ersten Widerstand und der Basis des ersten Transistors ein fünfter Transistor vorgesehen ist, dessen Basis mit dem ersten Widerstand, dessen Kollektor mit dem Pol der Speisequelle und dessen Emitter über einen fünften Widerstand mit der Basis des ersten Transistors verbunden sind.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL6900697.A NL162771C (nl) | 1969-01-16 | 1969-01-16 | Uitleeseenheid voor geheugens. |
NL6900697 | 1969-01-16 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1964791A1 true DE1964791A1 (de) | 1970-07-30 |
DE1964791B2 DE1964791B2 (de) | 1976-04-29 |
DE1964791C3 DE1964791C3 (de) | 1982-02-11 |
Family
ID=19805882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1964791A Expired DE1964791C3 (de) | 1969-01-16 | 1969-12-24 | Leseeinheit |
Country Status (6)
Country | Link |
---|---|
US (1) | US3638048A (de) |
JP (1) | JPS4911768B1 (de) |
DE (1) | DE1964791C3 (de) |
FR (1) | FR2033242B1 (de) |
GB (1) | GB1257153A (de) |
NL (1) | NL162771C (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3970866A (en) * | 1974-08-13 | 1976-07-20 | Honeywell Inc. | Logic gate circuits |
CH632886GA3 (en) * | 1979-02-21 | 1982-11-15 | Piece of jewellery protected by a shielding of hard metal |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3233125A (en) * | 1963-01-08 | 1966-02-01 | Trw Semiconductors Inc | Transistor technology |
DE1192250B (de) * | 1964-02-21 | 1965-05-06 | Licentia Gmbh | Logische Schaltung |
US3427598A (en) * | 1965-12-09 | 1969-02-11 | Fairchild Camera Instr Co | Emitter gated memory cell |
US3452216A (en) * | 1965-12-13 | 1969-06-24 | Westinghouse Electric Corp | Logic circuit |
US3510685A (en) * | 1966-02-16 | 1970-05-05 | Nippon Telegraph & Telephone | High speed semiconductor switching circuitry |
-
1969
- 1969-01-16 NL NL6900697.A patent/NL162771C/xx active
- 1969-12-24 DE DE1964791A patent/DE1964791C3/de not_active Expired
-
1970
- 1970-01-12 FR FR7000850A patent/FR2033242B1/fr not_active Expired
- 1970-01-13 GB GB1257153D patent/GB1257153A/en not_active Expired
- 1970-01-13 JP JP45003442A patent/JPS4911768B1/ja active Pending
- 1970-01-14 US US2825A patent/US3638048A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE1964791C3 (de) | 1982-02-11 |
GB1257153A (de) | 1971-12-15 |
NL162771C (nl) | 1980-06-16 |
NL6900697A (de) | 1970-07-20 |
FR2033242B1 (de) | 1975-06-06 |
FR2033242A1 (de) | 1970-12-04 |
US3638048A (en) | 1972-01-25 |
NL162771B (nl) | 1980-01-15 |
JPS4911768B1 (de) | 1974-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1499843B2 (de) | Anordnung mit mindestens einer Speicherzelle mit mehreren Transistoren | |
DE2639555C2 (de) | Elektrische integrierte Schaltung | |
DE3200894A1 (de) | "schiedsgerichtsschaltung" | |
DE2719462C2 (de) | Transistor-Treiberschaltung | |
DE1537176A1 (de) | Logische Schaltungen mit Feldeffekttransistoren | |
DE2708702A1 (de) | Selektionstreiberschaltung | |
DE2302137C3 (de) | Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen | |
DE1028616B (de) | Einrichtung mit einer Anzahl durch Steuerimpulse gesteuerter elektrischer Speicherelemente | |
DE2203456C3 (de) | Aus Transistoren aufgebaute bistabile Multivibratorschaltung vorn Master/Slave-Typ | |
DE2416534A1 (de) | Komplementaer-symmetrische verstoerkerschaltung | |
DE3525522C2 (de) | ||
DE3012812A1 (de) | Elektronischer schalter | |
DE2030135C3 (de) | Verknüpfungsschaltung | |
DE1964791A1 (de) | Speicherausleseeinheit | |
DE2114733A1 (de) | Vorrichtung zum Dekodieren eines Vierpegelsignals | |
DE2132515A1 (de) | Schnelle Selektionseinheit fuer Speicher | |
DE3135723C2 (de) | Integrierte Halbleiterschaltung | |
DE2363616A1 (de) | Signal-verzoegerungsschaltung | |
DE1964791B2 (de) | Speicherausleseeinheit | |
DE2055487A1 (de) | Statisches mehrstufiges Schiebe register | |
DE1574496A1 (de) | Symmetrische Digital-Anzeigeschaltung | |
DE1512374B2 (de) | Schaltungsanordnung zur Begrenzung der Ausgangsspannung einer logischen Schaltung | |
DE1027724B (de) | Einrichtung mit einer Anzahl mittels Steuerimpulse gesteuerter elektrischer Speicherelemente | |
DE2202282C3 (de) | Elektronische Schaltungsanordnung zum Umschalten der Polarität von zwei Ausgangsanschlüssen | |
DE3932083C1 (en) | Control circuitry for FET operating as switch in load circuit - provides voltage source dependent on control voltage of FET raising working point of controlled path by offset voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |