DE1964791B2 - Speicherausleseeinheit - Google Patents

Description

Die Erfindung betrifft eine Leseeinheit zum Abtasten der an einer Informationsklemme in Form eines zweiwertigen Spannungssignals vorhandenen Information, welche Einheit für Selektionszwecke mittels zweiwertiger Signale eine Eingangsklemme aufweist, die über einen ersten Widerstand mit der Basis eines ersten Transistors gekoppelt ist, von dem ein Emitter mit der Informationsklemme und der Kollektor mit der Basis eines zweiten Transistors verbunden ist, dessen Emitter mit einer Quelle konstanten Potentials und dessen Kollektor einerseits mit einer Ausgangsklemme und andererseits über einen zweiten Widerstand mit einem Pol einer Speisequelle verbunden sind.

Die Aufgabe der Abtastung zweiwertiger Spannungssignale liegt unter anderem vor bei Halbleiterspeichern, in denen die Speicherelemente durch bistabile Halbleitervorrichtungen gebildet werden. Zu diesem Zweck ist eine Leseeinheit des eingangs erwähnten Typs aus »Electronics«, 4. April 1966, Seite 122, bekanntgeworden.

Bei dieser bekannten Schaltung wird, um die in Form eines zweiwertigen Spannungssignals vorhandene Information der Informationsklemme der Auseanesklemme entnehmen zu können, der zweite Transistor beim Auftreten eines der Signalwerte gesperrt und beim Auftreten des anderen Signalwertes in die Sättigung ausgesteuert. Im letzteren Zustand tritt jedoch eine große Speicherladung in der Basis des Transistors suf. Diese Ladung kann unter Umständen lediglich durch Leckströme abgeführt werden Dies hat den Nachteil, daß unter den erwähnten Umständen die Schaltzeit zum Übergehen von einer niedrigen Ausgangsspannung auf eine hohe Ausgangsspannung lang ist. Diese lange Schaltzeit ist die Ursache davon, daß von außen her induzierte Spannungen während dieser Schaltzeit einen großen Einfluß auf die Ausgangsspannung ausüben, so daß der Störbereich klein ist, wobei der Störbereich definiert ist als Vs.'Vt. Vs ist der Höchstwert der Eingangsspannung, für den die Ausgangsspannung sich nicht ändert, und Vs ist die maximale Spannungsänderung der Ausgangsspannung.

Die Erfindung bezweckt, die Schaitzeit der eingangs erwähnten Leseeinheit unter allen Umständen kurz zu halten und somit den Störbereich zu vergrößern.

Die Leseeinheit nach der Erfindung ist dadurch gekennzeichnet, daß die Eingangsklemme verbunden ist mit einem zweiten Emitter des ersten Transistors.

Die Erfindung wird an Hand der in den Figuren dargestellten Ausführungsformen näher erläutert, wobei entsprechende Teile in den unterschiedlichen Figuren mit den gleichen Bezugszeichen bezeichnet werden.

Fig. 1 zeigt eine bekannte Leseeinheit;

Fig. 2 zeigt eine Ausführungsform der Leseeinheit nach der Erfindung;

die Fig. 3, 4 und 5 zeigen Ausführungsformen der Erfindung, die im Vergleich zu der Ausführungsform nach Fig. 2 erweitert sind.

Die in Fig. 1 dargestellte Leseeinheit enthält ein Speicherelement G, das Information in Form eines zweiwertigen Spannungssignals enthält. Die Werte dieser Spannungen sind eindeutig bestimmt und sind entweder niedrig entsprechend dem Erdpotential oder hoch entsprechend der positiven Spannung der Speisequelle.

Diese Signalspannungen können einer Informationsklemme des Speicherelementes entnommen werden. Zu diesem Zweck ist die Informationsklemme mit einem Emitter des Multiemittertransistors T₁ verbunden, dessen Basis über einen ersten Widerstand A₁ mit einer ersten Eingangsklemme v. Ein zweiter Emitter des Multiemitter-Transistors ist mit einer zweiten Eingangsklemme χ verbunden. Sein Kollektor ist mit der Basis eines zweiten Transistors T₂ verbunden. Der Emitter des Transistors T₂ ist mit Erde und der Kollektor ist einerseits mit der Ausgangsklemme U und andererseits über den Widerstand R₂ mit dem Pluspol V_P einer nicht dargestellten Speisequelle verbunden. Zur Selektion durch Koinzidenz werden den Eingangsklemmen χ und y zweiwertige Signale zugeführt; unter einem hohen Wert

des Signals wird eine hohe Spannung, d. h. die positive Spannung der nicht dargestellter Speisequelle und unter einem niedrigen Wert des Signals wird eine niedrige Spannung, d. h. Erdpotential verstanden. Ist die Spannung an der Eingangsklemme y niedrig, so ist unabhängig von dem Spannungswert an der Eingangsklemme χ der Transistor T₁ gesperrt, se daß kein Basisstrom für den Transistor T₂ zur Verfügung steht, wodurch dieser Transistor ebenfalls gesperrt ist. Die Ausgangsspannung an der Klemme U ist dann gleich der positiven Spannung der nicht dargestellten Speisequelle. Ist die Spannung an der Eingangsklemme y hoch und die an der Eingangsklemme χ niedrig, so ist der Basis-Emitter Übergang des Multiemittertransistors T₁ leitend. Die Kollektorspannung des Transistors T, ist unter diesen Umständen nahezu gleich der Spannung an der Eingangsklemme x, wodurch die Basisspannung des Transistors T₂ auch niedrig ist und der Transistor T₂ im gesperrten Zustand bleibt. Die Ausgangsspannung der Klemme U ist dann nach wie vor hoch. Wird den beiden Eingangsklemmen χ und y eine "hohe Spannung zugeführt, so wird, wenn die Spannung an der Informationsklemme niedrig ist, der Basis-Emitter Übergang des Multiemittertransistors T₁ wieder leitend, wird die Kollektorspannung des Transistors T₁ wieder niedrig und die Ausgangsspannung an der Klemme U wieder hoch. Sind jedoch die Spannungen an den Eingangsklemmen χ und y und an der Informationsklemme hoch, so ist der Basis-Kollektor Übergang des Transistors T₁ leitend, sowie der damit in Reihe geschaltete Basis-Emitter Übergang des Transistors T₂, der somit in den leitenden Zustand geführt wird. Infolgedessen tritt ein Spannungsabfall über dem Widerstand A₂ auf, so daß die Ausgangsspannung an der Klemme U erniedrigt wird. Also lediglich wenn beide Eingangsspannungen hoch sind, wird der invertierte Wert der Spannung der im Speicherelement G gespeicherten Information an der Ausgangsklemme U auftreten. Da die Ausgangsspannungen zum Steuern anderer Kreise verwendbar sind, sollen sie die gleichen Pegel aufweisen wie die Spannungen des Speicherelementes G. Außerdem wini diese Leseeinheit in integrierter Ausführung ausgebildet, wozu eine geringe Verlustleistung notwendig ist. Um diese Anforderungen zu erfüllen, wird der Transistor T₂ zum Erzielen einer hohen Ausgangsspannung gesperrt und der Transistor T₂ in die Sättigung ausgesteuert, um eine niedrige Ausgangsspannung zu erzielen. Diese Aussteuerung in die Sättigung bringt eine hohe Speicherladung in der Basis des Transistors T₂ mit sich. Wird die Eingangsspannung der Klemme y von einem hohen Wert auf einen niedrigen Wert verringert, während die Eingangsspannung an der Klemme χ hoch ist, so wird der Multiemittertransistor T₁ gesperrt und die Ladung der Basis des Transistors T₂ kann nur durch Leckstrom abgeführt werden. Die Ausgangsspannung an der Klemme U ändert sich dann langsam von einem niedrigen zu einem hohen Wert, wodurch die Schaltzeit lang ist und somit von außen her induzierte Spannungen während dieser Zeit einen großen Einfluß auf den Wert der Ausgangsspannung an der Klemme U ausüben, so daß der Störbereich klein ist.

Fig. 2 zeigt eine Leseeinheit nach der Erfindung. Im Gegensatz zu dei in Fig. 1 dargestellten Leseeinheit ist hier ein dritter Emitter des Multiemittertransistors T₁ mit der ersten Eingangsklemme y verbunden, wodurch Spannungsänderungen an dieser Eingangsklemme unmittelbar auf den Emitter übertragen werden. Die Basis des Multiemittertransistors T₁ hat gegen Erde eine Streukapazität C_p. Diese Kapazität bildet gemeinsam mit dem Widerstand A₁ ein Verzögerungselement mit einer Zeitkoüstante C₁₁R^ Eine Änderung der Spannung an der Klemme y wird mit einer Verzögerungszeit des Wertes CpA₁ auf die Basis des Multiemittertransistors T₁ übertragen. WiitJ die Spannung an der Klemme y von einem hohen auf einen niedrigen Wert verringert, während die Spannung an der Klemme χ und an die an der Informationsklemme hoch sind, so ist während der Verzögerungszeit CJi₁ die Basisspannung des Multiemittertransistors T₁ noch hoch, während die Emitterspannung niedrig ist, so daß während dieser Zeit der Multiemittertransistor als Transistor wirksam sein wird. Die Basisladung des Transistors T₂ wird dabei über den Kollektor-Emitter Übergang des Multiemittertransistors T₁ und über die Eingangsklemme y beschleunigt abgeführt. Auf diese Weise wird die Schaltzeit verkürzt, so daß die Störanfälligkeit verringert wird. Wenn die Verzögerungszeit CpA₁ zu kurz ist, um die Basisladung des Transistors T₂ vollständig wegfließen zu lassen, könnte die Streukapazität C_p vergrößert werden. Dies bringt jedoch den Nachteil mit sich, daß eine Einschaltzeit eingeführt wird, wenn der Multiemittertransistor T₁ von dem gesperrten in den leitenden Zustand übergeführt werden soll. Die in Fig. 3 dargestellte Leseeinheit behebt diesen Nachteil der in Fig. 2 dargestellten Leseeinheit. In der Leseeinheit nach Fig. 3 ist ein dritter Transistor T₃, dessen Basis-Emitter Übergang zwischen dem Widerstand R₁ und der Basis des Multiemittertransistors T₁ eingeschaltet ist, derart angeordnet, daß die Basis des Transistors T₃ mit dem Widerstand R₁ und der Emitter des Transistors T, mit der Basis des Multiemittertransistors T₁ verbunden ist. Der Kollektor des Transistors T₃ ist über den Widerstand R₃ mit dem Pluspol V_p der nicht dargestellten Speisequelle verbunden. Wenn beide Eingangsspannungen hoch sind und die Spannung an der Informationsklemme hoch ist, ist der Transistor T₂ leitend, da der Transistor T₂ von dem Pluspol der nicht dargestellten Speisequelle über den Widerstand R₃, den Emitter-Kollektor Übergang des Transistors T₃, den Basis-Kollektor Übergang des Transistors T₁ und den Basis-Emitter Übergang des Transistors T₂ von Basisstrom durchflossen wird. Der Transistor T₂ wird dann in die Sättigung ausgesteuert, und es bildet sich in der Basis dieses Transistors eine große Speicherladung. Wird lediglich die Spannung an der Eingangsklemme y von einem hohen auf einen niedrigen Wert gebracht, so wird die Basis des Transistors T₃ mit einer Verzögerungszeit C_pR_x dieser Spannungsverringerung folgen; infolgedessen wird der Transistor 7*3 gesperrt, was eine gewisse Zeit beansprucht, worauf die Basis des Multiemittertransistors T₁ eine niedrige Spannung annimmt. Die Emitterspannung des Multiemittertransistors T, ist jedoch der Spannungserniedrigung der Eingangsklemme y gefolgt. Der Multiemittertransistor T₁ ist während der Zeit C R_t zuzüglich der zum Sperren des Transistors T₃ erforderlichen Zeit als Transistor wirksam und wird die gespeicherte Ladung über die Basis des Transistors T₂ und den Kollektor-Emitter Übergang des Multiemittertransistors T₁ vollständig zur Eingangsklemme y abführen. Das Sperren des Transistors T₂ erfolgt, sobald die Basisladung abgeführt ist, so daß eine längere Verzögerungszeit als die unbedingt er-

forderliche unbedenklich ist.

Da die Einschaltzeit eines üblichen Transistors erheblich kürzer als die Abschaltzeit ist, erfolgt bei Aufnahme des Transistors T₃ in den Basiskreis des Multiemittertransistors T₁ die Gesamtabfuhr der Basisladung des Transistors T₂, ohne daß beim Erhöhen der Eingangsspannung an der Klemme y von einem niedrigen auf einen hohen Wert eine zusätzliche Verzögerung eingeführt wird.

In der Praxis wurde durch diese Maßnahmen die Schaltzeit von 300 auf 60 nsec verringert.

In den vorerwähnten Ausführungsbeispielen ist bei einer hohen Eingangsspannung an der Klemme y und einer niedrigen Eingangsspannung an der Klemme χ der Basis-Emitter Übergang des Multiemittertransistors T₁ leitend. Die Kollektorspannung des Multiemittertransistors T₁ ist dann nahezu gleich der niedrigen Emitterspannung, so daß die Basis des Transistors T₂, die mit dem Kollektor des Transistors T₁ verbunden ist, eine niedrige Spannung führt und der Transistor T₂ gesperrt ist. Da der Basis-Emitter Übergang des Transistors T₁ leitend ist, entsteht in der Leseeinheit eine Verlustleistung, was nachteilig ist, wenn die Schaltung integriert wird. Dieser Nachteil wird durch die Leseeinheit nach Fig. 4 behoben. Dabei ist ein vierter Transistor in den Basiskreis des MuI-tiemittertransistors R₁ aufgenommen und zwar derart, daß der Kollektor des Transistors T₄ mit dem Emitter des Transistors T₃, der Emitter des Transistors T₄ mit der Basis des Multiemittertransistors T₁ und die Basis des Transistors T₄ über einen Widerstand A₄ mit der Eingangsklemme χ verbunden sind. Auch in diesem Falle ist der Transistor T₂ nur leitend, wenn beide Eingangsspannungen und die Spannung an der Informationsklemme hoch sind. Es fließt dann ein Basisstrom für den Transistor T₂ von dem Pluspol V_p über den Widerstand R₃, den Kollektor-Emitter Übergang des Transistors T₃, den Kollektor-Emitter Übergang des Transistors T₄, über den Basis-Kollektor Übergang des Multiemittertransistors T₁ und den Basis-Emitter Übergang des Transistors T₂ nach Erde. Wenn die Eingangsspannung an der Klemme χ oder y von einem hohen auf einen niedrigen Wert gebracht wird, ist die Leseeinheit entsprechend der nach Fig. 3 wirksam. Ist nur die Eingangsspannung an Klemme χ niedrig, so ist der Transistor T₄ gesperrt und ist der Kreis für den Basisstrom des Transistors T₁ unterbrochen, so daß auch in diesem Falle der Multiemittertransistor T₁ und alle anderen in die Leseeinheit aufgenommenen Transistoren gesperrt sind, wodurch die Leseeinheit sich besser für Integrierung eignet.

In der in Fig. 5 dargestellten Ausführungsform ist bei der Leseeinheit von Fig. 3 der Widerstand /?₃ entfernt und der Kollektor des Transistors T₃ unmittelbar mit dem Pluspol der Speisequelle und ein Widerstand R_s zwischen dem Emitter des Transistors T₃ und der Basis des Multiemittertransistors T₁ verbunden. Die Wirkungsweise dieser Leseeinheit ist ähnlich der nach Fig. 3 mit der Ausnahme, daß der Transistor T₃ als Emitterfolger geschaltet ist, so daß ein geringerer Steuerstrom genügt. Dies hat den Vorteil, daß mehrere dieser Eingänge an einen Ausgang angeschlossen werden können. Es ist für die vorstehend beschriebenen Ausführungsformen, mit Ausnahme der Leseeinheit nach Fig. 4 nicht wesentlich, daß die Eingangsklemme χ vorhanden ist, so daß bei bestimmten Verwendungen diese Klemme nicht vorgesehen zu werden braucht.

Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:

1. Leseeinheit zum Abtasten der an einer Informationsklemme in Form eines zweiwertigen Spannungssignals vorhandenen Information, weiche Einheit für Selektionszwecke mittels zweiwertiger Signale eine Eingangsklemme aufweist, die über einen ersten Widerstand mit der Basis eines ersten Transistors gekoppelt ist, von dem ein Emitter mit der Informationsklemme und der Kollektor mit der Basis eines zweiten Transistors verbunden ist, dessen Emitter mit einer Quelle konstanten Potentials und dessen Kollektor einerseits mit einer Ausgangsklemme und andererseits über einen zweiten Widerstand mit einem Pol einer Speisequelle verbunden ist, dadurch gekennzeichnet, daß die Eingangsklemme ver bunden ist mit einem zweiten Emitter des ersten Transistors.

2. Leseeinheit nach Anspruch 1, dadurch gekennzeichnet, daß zwischen dem ersten Widerstand (Al) und der Basis des ersten Transistors (Tl) ein dritter Transistor (T3) vorgesehen ist, dessen Basis mit dem ersten Widerstand und dessen Kollektor über einen dritten Widerstand (R3) mit dem Pol der Speisequelle verbunden ist und dessen Emitter mit der Basis des ersten Transistors gekoppelt ist.

3. Leseeinheit nach Anspruch 2, die eine zweite Eingangsklemme aufweist, die mit einem dritten Emitter des ersten Transistors verbunden ist, dadurch gekennzeichnet, daß zwischen dem Emitter des dritten Transistors und der Basis des ersten Transistors ein vierter Transistor (T4) vorgesehen ist, dessen Basis über einen vierten Widerstand (R4) mit der zweiten Eingangsklemme (X), dessen Kollektor mit dem Emitter des dritten Transistors und dessen Emitter mit der Basis des ersten Transistors verbunden sind.

4. Leseeinheit nach Anspruch 1, dadurch gekennzeichnet, daß zwischen dem ersten Widerstand und der Basis des ersten Transistors ein fünfter Transistor (TS) vorgesehen ist, dessen Basis mit dem ersten Widerstand, dessen Kollektor mit dem Pol der Speisequelle und dessen Emitter über einen fünften Widerstand (RS) mit der Basis des ersten Transistors verbunden sind.