DE1537236B2 - Im Takt geschalteter ein und ruck stellbarer FUp Flop - Google Patents

Im Takt geschalteter ein und ruck stellbarer FUp Flop

Info

Publication number
DE1537236B2
DE1537236B2 DE19671537236 DE1537236A DE1537236B2 DE 1537236 B2 DE1537236 B2 DE 1537236B2 DE 19671537236 DE19671537236 DE 19671537236 DE 1537236 A DE1537236 A DE 1537236A DE 1537236 B2 DE1537236 B2 DE 1537236B2
Authority
DE
Germany
Prior art keywords
transistor
clock
flip
transistors
holding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19671537236
Other languages
English (en)
Other versions
DE1537236A1 (de
Inventor
Seelbach Walter Christian Scottsdale Ariz Priel. Ury Phoenix (V St A )
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE1537236A1 publication Critical patent/DE1537236A1/de
Publication of DE1537236B2 publication Critical patent/DE1537236B2/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits

Description

ι 2
Die Erfindung betrifft eine taktgesteuerte Einstell- gestellt und zeigt ein bistabiles Hauptschaltelement, Rückstell-Flip-Flop-Schaltung mit ersten und zwei- das einen ersten und einen zweiten Pegelverschieten Haltestromtransistoren, welche abwechselnd lei- bungstransistor 20 und 21 in symmetrischer Koppelten, so daß die Flip-Flop-Schaltung von einem in schaltung zu ersten und zweiten Haltetransistoren 23 den anderen Leitungszustand umgeschaltet wird. Mit 5 und 24 aufweist, wobei die Haltetransistoren 23 und Hilfe dieser Taktschaltung läßt sich die Flip-Flop- 24 an einen ersten Stromausgangspunkt 26 angeschlos-Schaltung taktweise steuern und benötigt dennoch sen sind. Auf der Rückstellseite der Flip-Flop-Schalnur eine minimale Zahl von Bauelementen in der tung ist ein dritter Haltetransistor 27 parallel an die integrierten Schaltung und verbraucht nur sehr wenig Rückstelltransistoren 28 und 29 angeschaltet, wobei die Leistung, obgleich sie mit einer minimalen Verzöge- io Emitter der Transistoren 27, 28, 29 an einen zweiten rungszeit arbeitet. Stromausgangspunkt 30 angeschlossen sind. In gleicher
Bei bekannten Flip-Flop-Schaltungen, die für Takt- Weise ist auf der Einstellseite der Flip-Flop-Schaltung betrieb ausgelegt sind, ist es erforderlich, daß die Takt- ein vierter Haltetransistor 31 parallel an Einstellsignale der der Flip-Flop-Schaltung zugeführten Binär- transistoren 32 und 33 angeschlossen, deren Emitter information über eine UND-Schaltung zugeleitet 15 ebenfalls an dem zweiten Stromausgangspunkt 30 werden, damit der gewünschte Taktbetrieb vorliegt. liegen.
Eine solche bekannte, taktweise gesteuerte Flip-Flop- Da die Baren und Kollektoren der Transistoren 23,
Schaltung ist in F i g. 1 der Zeichnungen veranschau- 27, 24 und 31 jeweils mit einem gemeinsamen Punkt
licht. Bei der erfindungsgemäßen Schaltung ist dieses verbunden sind, können bei monolithisch integrierter
Eingangs-UND-Gatter entbehrlich. 20 Bauweise diese Transistoren einen einzigen gemein-
Die Aufgabe der Erfindung besteht in der Schaffung samen Kollektorbereich aufweisen. Es ist nur noteiner neuen und verbesserten, emittergekoppelten wendig, daß die Transistoren 23, 27 und 24, 31 geFlip-Flop-Schaltung für Taktbetrieb, die möglichst trennte Emitter aufweisen, die mit verschiedenen Punkwenig Bauelemente in integrierter Schaltweise enthält. ten der Schaltung verbunden sind. In diesem Fall Die neue Flip-Flop-Schaltung soll ferner mit einer 25 enthält die Schaltung nicht vier einzelne Transistoren 23, möglichst geringen Schaltverzögerung arbeiten und 27; 24, 31 mit jeweils getrennten Basis-, Emitter-und wenig Leistung verbrauchen. Sie soll sich weiterhin gut Kollektorbereichen.
für den Aufbau in integrierten Schaltungen eignen Zwischen einem Stromableitungstransistor 35 und
und keinen gemeinsamen Emitter-Vorspannungstran- den beiden Stromausgangspunkten 26 und 30 ist eine
sistor für die Halte- oder Verriegelungs-Transistoren 30 Differential-Taktschaltung vorgesehen. Sie enthält
der Flip-Flop-Schaltung benötigen. einen Bezugstransistor 36, der zwischen den ersten
Die Aufgabe wird dadurch gelöst, daß ein dritter Stromausgangspunkt 26 und den Stromableitungstran-Haltetransistor parallel zu dem zweiten Haltetransistor sistor geschaltet ist, und einen Takttransistor 38, der und einem Rückstelltransistor geschaltet ist, daß ein zwischen den zweiten Stromausgangspunkt 30 und den vierter Haltetransistor parallel zum ersten Haltetran- 35 Stromableitungstransistor 35 geschaltet ist. Der Taktsistor und einem Einstelltransistor geschaltet ist, daß transistor 38 und der Bezugstransistor 36 liegen mit die ersten und zweiten Haltetransistoren in Differen- ihren Emittern an einem dritten Stromausgangspunkt 39, tialschaltung an einem ersten Stromausgangspunkt an der jeweils mit dem ersten oder zweiten Stromausgangsemen Bezugstransistor geschaltet sind, daß ein Takt- punkt 26 bzw. 30 zusammengeschaltet wird,
transistor in Differentialschaltung an den Bezugstran- 40 Um die Basen der vier Haltetransistoren 23, 24; 27, sistor und weiterhin an einem zweiten Stromausgangs- 31 praktisch auf einem festen Bezugspotential zu halten, punkt an die dritten und vierten Haltetransistoren sind zwei Stromquellen-Transistoren 40 und 41 in der geschaltet ist und daß der Takttransistor an eine Schaltung vorgesehen. Ferner sind zwei Ausgangstran-Quelle von Taktimpulsen geschaltet ist und einen sistoren 44 und 45 mit den Basen der beiden Pegel-Stromweg für die Flip-Flop-Schaltung darstellt, wenn 45 Verschiebungstransistoren 20 und 21 und den Kollekdie Taktimpulse eine dem Bezugstransistor zugeführte toren der Rückstell- und Einstell-Transistorgruppen Bezugsspannung überschreiten. verbunden. Infolge dieser Verbindung passen die Aus-Weitere Ausgestaltungen, Vorteile und Anwendungs- gangsspannungen der Emitterfolger wieder zu den möglichkeiten der neuen Erfindung ergeben sich aus Eingängen. Einem Eingangstransistor 46 werden die den Darstellungen von Ausführungsbeispielen sowie 5° Taktsignale zugeführt, die über die Diode 47 der aus der folgenden Beschreibung. Es zeigt Basis 48 des Takttransistors 38 zugeführt werden,
F i g. 1 ein Blockschaltbild einer bekannten, takt- während ein Vorspannungswiderstand 73 diese Basis 48
gesteuerten RS-Flip-Flop-Schaltung, mit einem Bezugspotential Ve ε verbindet.
F i g. 2 ein Schaltbild der erfindungsgemäßen RS- Der Spannungspegel an der Basis 48 des Takt-Flip-Flop-Schaltung, und 55 transistors 38 gegenüber der Bezugsspannung Vbb an
F i g. 3 eine Signaltabelle zur Erläuterung des Takt- der Basis 49 des Bezugstransistors 36 steuert den
betriebes des erfindungsgemäßen Flip-Flops nach Stromweg in der RS-Flip-Flop-Schaltung. Ist der
F i g. 2. Pegel der Bezugsspannung Vbb größer als der Pegel
Bei der in F i g. 1 dargestellten bekannten Flip- der Spannung an der Basis 48 des Takttransistors 38,
Flop-Schaltung werden die Taktsignale C und die 60 dann leitet der Bezugstransistor 36, und der Tran-
Einstell- und Rückstell-Signale S bzw. R über ein sistor 38 wird nichtleitend. Bei leitendem Transistor 36
Paar UND-Gatter 11 bzw. 12 zugeführt, deren Ausgänge fließt Strom vom ersten Stromausgangspunkt 26 in den
über die Leitungen 15 und 16 mit der bistabilen RS- Kollektor des Bezugstransistors 36 und über den
Flip-Flop-Schaltung 17 verbunden sind. Diese beiden dritten Stromausgangspunkt 39 in den Kollektor des
einzelnen UND-Gatter 11 und 12 und ihre Anschlüsse 65 Stromableitungstransistors 35. In diesem Fall bestimmt
werden demgegenüber bei der Erfindung für den Takt- der leitende Zustand des bistabilen Elementes der
betrieb nicht benötigt. Flip-Flop-Schaltung, ob der erste oder der zweite
Die erfindungsgemäße Schaltung ist in F i g. 2 dar- Haltetransistor 23 oder 24 leitet. Wird angenommen,
daß bei Q der logische Spannungspegel EINS und Q der logische Pegel NULL vorliegt, dann ist der Spannungspegel an der Basis des ersten Pegelverschiebetransistors 20 hoch und der zweite Haltetransistor 24 leitet, während der erste Haltetransistor 23 nicht leitet. Dies ist der Fall, weil die Spannung an der Basis des Transistors 24 höher als die an der Basis des Transistors 23 ist. In diesem Fall kann kein Strom in die Einstelltransistoren 32 und 33, die Rückstelltransistoren 28, 29 oder den dritten und vierten Haltetransistor 27 bzw. 31 fließen.
Werden nun Taktsignale C an die Basis 51 des Eingangstransistors 46 gelegt, so nimmt die Basis 48 des Takttransistors 38 einen Spannungspegel ein, der über der Bezugsspannung Vbb liegt, so daß Strom in die Einstell- und Rückstelltransistoren 32, 33; 28, 29 der dritten und vierten Haltetransistoren 27, 31 und in den Kollektor des Takttransistors 38 fließen kann. Liegen an den Basen der Einstell- und Rückstelltransistoren keine Einstell- oder Rückstellsignale an, dann leitet der dritte oder vierte Haltetransistor 27 oder 31 und hält die Flip-Flop-Schaltung in ihrem vorigen Zustand. Liegen diese Verhältnisse vor, und hat der zweite Haltetransistor 24 bisher geleitet, so übernimmt der vierte Haltetransistor 31 den Leitungszustand, und der Strom fließt von ihm in den Takttransistor 38. Werden nun binäre, logische Einstellsignale zum Einstellen der Transistoren 32 und 33 zugeführt, dann bleibt der Zustand der Flip-Flop-Schaltung unverändert, wenn die Transistoren 32 oder 33 zu leiten begonnen haben. Wenn einer oder beide der Transistoren 32 und 33 leiten, wird der vierte Haltetransistor 31 abgeschaltet, wenn der Pegel des Einstell-Eingangssignals den inneren Basisspannungspegel des vierten Haltetransistors 31 überschreitet.
Wenn jedoch die Einstellsignale wieder unter den logischen Wert NULL fallen und die Einstelltransistoren 32 und 33 abschalten, dann übernimmt der vierte Haltetransistor 31 wieder den Strom und hält die Flip-Flop-Schaltung in ihrem vorigen Einstellzustand, bei dem bei Q der logische Wert EINS herrscht.
Werden jedoch den Rückstelltransistoren 28 oder 29 Rückstellsignale zugeführt, wenn der Pegel der Taktsignale hoch ist, dann schaltet entweder der Transistor 28 oder der Transistor 29 die Wirkung des vierten Haltetransistors 31 aus und zieht die Basisspannung des ersten Pegelverschiebungstransistors 20 nach unten, so daß ein Wechsel des leitenden Zustandes der Flip-Flop-Schaltung ausgelöst wird. Verschwinden die Rückstellsignale wieder, dann übernimmt der dritte Haltetransistor 27 wieder den Strom, da an seiner Basis wieder eine hohe Spannung liegt. Der Transistor 27 stellt einen leitenden Weg über den Widerstand 52 zum Takttransistor 38 dar, solange das Taktsignal groß ist und die Bezugsspannung Vbb übersteigt. Wenn das Taktsignal nun klein wird, übernimmt der erste Haltetransistor 23 den Strom und leitet ihn über den Stromausgangspunkt 26: die Flip-Flop-Schaltung bleibt dann in ihrem Rückstellzustand.
Die Rückstelltransistoren 28 und 29 sind parallel geschaltet und liegen andererseits in Reihe mit dem Transistor 38, so daß sie eine ODER/UND-Funktion ausüben. In gleicher Weise wird diese ODER/UND-Funktion auf der Einstellseite der Flip-Flop-Schaltung ausgeübt. Schaltet man positive logische Binärsignale an irgendeinen der parallelgeschalteten Rückstelltransistoren 28, 29, so genügt dies, um einen Wechsel des Leitungszustandes der Flip-Flop-Schaltung auszulösen, sofern der Takttransistor 38 leitet.
Ein wichtiges Merkmal der Erfindung liegt in der Verbindung des dritten und vierten Haltetransistors 27 und 31 in der vorbeschriebenen Weise, so daß diese Haltetransistoren den Strom übernehmen können und die Flip-Flop-Schaltung in ihrem vorigen Zustand halten können, wenn das Taktsignal groß wird und kein Einstell- oder Rückstellsignal den Einstell- und
ίο Rückstelltransistoren 32, 33 und 28, 29 zugeführt wird. Zwischen die Emitter des ersten bzw. zweiten Pegelverschiebungstransistors 20, 21 und die Basen des zweiten und vierten bzw. ersten und dritten Haltetransistors ist je ein Widerstand 53 bzw. 54 eingeschaltet, welche eine Basisspannung für diese Haltetransistoren 24, 31; 23, 27 liefern, die durch Einstelloder Rückstellsignale verändert werden kann, welche den Einstell- und Rückstelltransistoren zugeführt werden, jedoch einen der Haltetransistoren bei Fehlen von Einstell- oder Rückstelleingangssignalen am Leiten halten. Bei früheren Schaltungen zum Einhalten eines gewünschten Spannungspegels an den Haltetransistoren war ein gemeinsamer Emitterwiderstand für die Haltetransistoren vorgesehen; hierdurch entstehen jedoch an den gemeinsamen Emitterverbindungspunkten der Stromausgangspunkte 26 undj 30 unerwünschte Schaltungskapazitäten. Die Vermeidung eines Widerstandes an diesen Knotenpunkten durch die innen über Kreuz gekoppelten Widerstände 53 und 54 verbessert bei der erfindungsgemäßen Schaltung das Wechselstromverhalten der taktgesteuerten RS-Flip-Flop-Schaltung sowie die Ausbeute der in integrierter Schaltung aufgebauten Flip-Flop-Schaltung, da die Anforderungen bezüglich der Herstellungstoleranzen geringer werden.
Die Q- und g-Ausgangsanschlüsse 55 und 56 sind mit den Emittern 58 bzw. 59 der Ausgangstransistoren 44 bzw. 45 verbunden, und die Emitter 58 bzw. 59 der beiden Ausgangstransistoren 44 und 45 liegen über
Widerständen 61 bzw. 62 an der Betriebsspannung Vee· In gleicher Weise liegen die Emitter 64 und 65 der Stromquellentransistoren 41 und 45 über die Widerstände 67 und 68 an der Spannung Vee· Die Größe der Widerstände 67 und 68 bestimmt den Strom durch die Widerstände 53 und 54, und dieser Wert legt die Vorspannung an den Basen der Transistoren 23 bzw. 24 fest. In manchen Fällen können die Transistoren 40 und 41 entfallen. Die Basen 75 und 76 liegen zusammen an einer Basisspannungsquelle Vcs·
Der Stromableitungstransistor 35 ist über den Widerstand 70 mit der Betriebsspannung Vee verbunden. Der Transistor 35 ist an seiner Basis 71 durch die Spannung Vcs vorgespannt und leitet einen konstanten Strom von dem dritten Stromausgangspunkt 39 ab, gleichgültig, ob der Bezugstransistor 36 oder der Takttransistor 38 leitet. Dieser Strom wird durch die Spannung Vee bestimmt. Diese konstante Stromableitung gewährleistet, daß die Ausgangspegel der Flip-Flop-Schaltung bei großem oder kleinem Taktsignal gleichbleiben.
Bei der erfindungsgemäßen Schaltung treten gleichfalls die Wirkungen der einzelnen UND-Gatter der bekannten Schaltung nach F i g. 1 auf, da die Takt- und Einstell- bzw. Rückstellsignale hoch sein oder den logischen EINS-Pegel aufweisen müssen, damit der Zustand der Flip-Flop-Schaltung geändert wird. Das beschriebene Serie-Parallel-Stromumschaltschema ergibt diese Wirkung ohne zusätzlichen Stromverbrauch.

Claims (4)

  1. 5 6
  2. F i g.
  3. 3 veranschaulicht eine Signaltabelle für die drittes Paar Haltetransistoren hinzugefügt, das an eine
    taktgesteuerte RS-Flip-Flop-Schaltung nach F i g. 2. zusätzliche oder zweite Gruppe von Einstell- und- Rück-
    Diese Tabelle führt die Qm+1-Ausgangspegel für acht stell-Eingangstransistoren angeschlossen war. Dieses
    verschiedene Eingangssignalzustände auf. Die Ein- dritte Paar Haltetransistoren war mit dem Emitter an
    gangssignal-Kombinationen sind in den Zeilen 1 bis 8 5 den Kollektor des zweiten Takttransistors angeschlos-
    aufgeführt und in Ausdrücken von Rn, Sn und Cn sen, so daß zwei unabhängige Kanäle zum wahlweisen
    dargestellt, die jeweils die binären Pegel für die Rück- Einstellen und Rückstellen der Flip-Flop-Schaltungen
    stell-, Einstell- und Taktsignale an einen bestimmten vorlagen.
    zeitlichen Bit« bedeuten. Die ersten vier Eingangs- ...
    signal-Kombinationen (Zeilen 1 bis 4), bei denen das io ratentansprucne:
    Taktsignal Cn den logischen Wert NULL einnimmt, 1. Taktgesteuerte Einstell-Rückstell-Flip-Floplösen keine Veränderung des leitenden Zustandes der Schaltung mit ersten und zweiten Haltetransistoren, Flip-Flop-Schaltung aus, so daß der Ausgangs- welche abwechselnd leiten, so daß die Flip-Floppegel Qn+i (bei einem zeitlichen Bit,^) in seinem vor- Schaltung von einem in den anderen Leitungszuherigen Zustand Qn verbleibt. Bei der Kombination 15 stand umgeschaltet wird, dadurch gekennfünf (Zeile 5), bei der Rn und Sn den logischen Pegel zeichnet, daß ein dritter Haltetransistor (27) NULL aufweisen und Cn=x ist, tritt immer noch parallel zu dem zweiten Haltetransistor (23) und keine Änderung des Leitungszustandes der Flip-Flop- einem Rückstelltransistor (29) geschaltet ist, daß Schaltung ein. Wenn jedoch C« bei den Kombinationen ' ein vierter Haltetransistor (31) parallel zum ersten der Zeilen 6 und 7 den logischen Wert EINS hat und 20 Haltetransistor (24)undeinemEinstelltransistor(32) jeweils mit Rückstellsignalen und Einstellsignalen mit geschaltet ist, daß die ersten und zweiten Haltedem binären Pegel EINS zusammengeschaltet wird, transistoren (24, 23) in Differentialschaltung an tritt bei der Kombination sechs eine Änderung des einem ersten Stromausgangspunkt (26) an einen Zustandes für Qn+1 auf den binären logischen Wert Bezugstransistor (36) geschaltet sind, daß ein Takt-NULL und dann bei der Kombination sieben auf den 25 transistor (38) in Differentialschaltung an den binären logischen Wert EINS ein. Bezugstransistor (36) und weiterhin an einem zwei-Bei der Kombination acht, wo alle Signale Rn, Sn ten Stromausgangspunkt (30) an die dritten und und Cn den Binärpegel EINS einnehmen, ist der Zu- vierten Haltetransistoren (27, 31) geschaltet ist und stand des Flip-Flop-Ausgangs Qn+% unterbestimmt. daß der Takttransistor (38) an eine Quelle von Dies gilt jedoch für sämtliche Einstell-Rückstell-Flip- 30 Taktimpulsen angeschaltet ist und einen Stromweg Flop-Schaltungen. " für die Flip-Flop-Schaltung darstellt, wenn die Die folgende Werttabelle für die Widerstände und Taktimpulse eine dem Bezugstransistor (36) zuge-Spannungen gibt die Werte für praktisch ausgeführte führte Bezugsspannung überschreiten.
    RS-Flip-Flop-Schaltungen nach der Erfindung wieder, 2. Flip-Flop-Schaltung nach Anspruch 1, daohne jedoch die Erfindung hierauf zu beschränken. 35 durch gekennzeichnet, daß der Bezugstransistor (36)
    κ 11 und ^er Takttransistor (38) in Differentialschaltung
    1T7-J λ XT Werttabelle an einem Stromausgangspunkt (39) an einen Strom-Widerstand JNr. ■ quellentransistor (35) angeschaltet sind, wobei die
    dem Takttransistor (38) zugeführten Taktimpulse
    !^u 4° diesen zum Leiten bringen, so daß dem Einstell-
    Sjhm bzw. Rückstelltransistor (32, 29) zugeführte Einstell- bzw. Rückstellsignale den Leitungszustand
    ?553Su der Flop-Schaltung umschalten, wobei dritte
    °7 244 Ohm und vierte Haltetransistoren (27, 31) die Flip-Flop-
    °° · · -2T* °£m 45 Schaltung bei Fehlen von Einstell- bzw. Rückstell-
    Signalen an den Einstell- und Rückstelltransisto-
    Ii inn ^u ren (32, 29) in ihrem vorigen Zustand halten.
    77 · ■ · · 100 Ohm 3_ Flip-Flop-Schaltung nach Anspruch 1 oder 2,
    Spannung ■ ■ gekennzeichnet durch einen zwischen dem ersten
    Vee —5,2 Volt 50 Pegelverschiebungstransistor (20) und dem ersten
    iPs ■ ■ ■ ·· Z? ro Vi Haltetransistor (24) eingeschalteten ersten Wider-
    Vbb . .···, ~~2,ö2 Volt stand (53) und durch einen zwischen den zweiten
    Vco ·....;·. ..·· 0,0 Volt Pegelverschiebungstransistor (21) und den zweiten
    Die Erfindung läßt sich über das beschriebene Haltetransistor (23) eingeschalteten zweiten Wider-Schaltungsbeispiel hinaus abwandeln. Beispielsweise 55 stand (54), durch eine an den ersten Widerstand (53) lassen sich die Basisverbindungen in F i g. 2 erweitern, zur Ausbildung eines festen Vorspannungspotenso daß eine Mehrkanal-Flip-Flop-Schaltung mit drei tials angeschlossene erste Stromquelle (40) und oder mehr Paaren von Halte-oder Verriegelungstran- durch eine an den zweiten Widerstand (54) zur sistoren entsteht. Bei einer solchen gebauten und Ausbildung eines festen Vorspannungspotentials erfolgreich erprobten Erweiterung wurden drei Paare So über ihm angeschlossene zweite Stromquelle (41). von Haltetransistoren verwendet, und ein zusätzlicher
  4. 4. Flip-Flop-Schaltung nach den Ansprüchen 1 :öder zweiter Takttransistor war an den ersten Takt- bis 3, gekennzeichnet durch einen an den Takt-"transistor emittergekoppelt. Hierbei war das erste transistor (38) angeschlossenen Eingangstransistor Paar der Haltetransistoren an den Kollektor des (46), der Taktimpulse eines ausreichend hohen Bezugstransistors und das zweite Paar Haltetransisto- 65 Pegels erhält, um leitend zu werden und dabei den ren an den Emitter des Einstell- und des Rückstell- Takttransistor (38) zur Vorbereitung der Flopeingangstransistors und an den Kollektor des ersten Schaltung für einen taktgesteuerten Einstell-Rück-Takttransistors angeschlossen. Hierzu wurde ein stell-Betrieb zum Leiten zu bringen.
DE19671537236 1966-09-13 1967-09-01 Im Takt geschalteter ein und ruck stellbarer FUp Flop Pending DE1537236B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US58403966A 1966-09-13 1966-09-13

Publications (2)

Publication Number Publication Date
DE1537236A1 DE1537236A1 (de) 1970-05-27
DE1537236B2 true DE1537236B2 (de) 1971-02-11

Family

ID=24335660

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671537236 Pending DE1537236B2 (de) 1966-09-13 1967-09-01 Im Takt geschalteter ein und ruck stellbarer FUp Flop

Country Status (5)

Country Link
US (1) US3424928A (de)
DE (1) DE1537236B2 (de)
FR (1) FR1558309A (de)
GB (1) GB1119956A (de)
NL (1) NL163395C (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3548221A (en) * 1966-12-30 1970-12-15 Control Data Corp Flip-flop with simultaneously changing set and clear outputs
DE1537298B2 (de) * 1967-10-21 1975-06-12 Philips Patentverwaltung Gmbh, 2000 Hamburg Bistabile Kippstufe mit Vielfacheingängen
US3622810A (en) * 1967-12-08 1971-11-23 Tokyo Shibaura Electric Co Current switching type flip-flop circuit device
US3751679A (en) * 1971-03-04 1973-08-07 Honeywell Inc Fail-safe monitoring apparatus
US3760194A (en) * 1972-01-31 1973-09-18 Advanced Mamory Systems High speed sense amplifier
US3818250A (en) * 1973-02-07 1974-06-18 Motorola Inc Bistable multivibrator circuit
US3953746A (en) * 1974-07-29 1976-04-27 Honeywell Information Systems, Inc. Selector latch gate
US4237387A (en) * 1978-02-21 1980-12-02 Hughes Aircraft Company High speed latching comparator
US4224533A (en) * 1978-08-07 1980-09-23 Signetics Corporation Edge triggered flip flop with multiple clocked functions
US6535042B1 (en) * 2000-02-22 2003-03-18 Linear Technology Corporation High-speed, current-driven latch

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3317750A (en) * 1964-04-30 1967-05-02 Motorola Inc Tapped emitter flip-flop

Also Published As

Publication number Publication date
NL163395C (nl) 1980-08-15
DE1537236A1 (de) 1970-05-27
FR1558309A (de) 1969-02-28
NL163395B (nl) 1980-03-17
NL6711288A (de) 1968-03-14
US3424928A (en) 1969-01-28
GB1119956A (en) 1968-07-17

Similar Documents

Publication Publication Date Title
DE2544974C3 (de) Schaltkreis zur Realisierung logischer Funktionen
DE1762172B2 (de) Verknuepfungsschaltung mit stromuebernahmeschaltern
DE2522797C3 (de) Flip-Flop-Schaltung
DE2837855C2 (de) Impulswandler zur Taktversorgung von digitalen Halbleiterschaltungen
DE2203456C3 (de) Aus Transistoren aufgebaute bistabile Multivibratorschaltung vorn Master/Slave-Typ
DE1537236B2 (de) Im Takt geschalteter ein und ruck stellbarer FUp Flop
DE1956485C3 (de) Schaltungsanordnung für eine bistabile Kippschaltung mit Feldeffekttransistoren
DE2944034C2 (de) Flip-Flop-Schaltung sowie damit ausgerüstete Frequenzteilerschaltung
DE1814213C3 (de) J-K-Master-Slave-Flipflop
DE2037023A1 (de) Digitaler Serienspeicher
DE1807105B2 (de) Treiberschaltung für Flip-Flops
DE2422123A1 (de) Schaltverzoegerungsfreie bistabile schaltung
DE2636344C2 (de)
DE2524044A1 (de) Universelles verknuepfungsglied fuer den subnanosekundenbereich
DE1291784B (de) Schaltung zur Durchfuehrung logischer Funktionen zur Erzielung hoher Schaltgeschwindigkeiten und einer geringen Verlustleistung
DE1537236C (de) Im Takt geschalteter, ein und ruck stellbarer Flip Flop
EP0098891B1 (de) Phasenteiler mit integrierter Verriegelungsschaltung
DE3318957A1 (de) Monolithisch integrierbare, bistabile multivibratorschaltung mit einem in einen vorzugszustand einstellbaren ausgang
DE2703903C2 (de) Master-Slave-Flipflopschaltung
DE1032316B (de) Verriegelungskreis mit einem Transistor
DE1131269B (de) Bistabile Kippschaltung
DE3114433C2 (de)
DE2626928A1 (de) Logisch gesteuerte verriegelungsschaltung
DE3616818A1 (de) Schaltung zum umsetzen von drei-zustands-signalen in binaere signale
DE1762436A1 (de) Schaltung zur Durchfuehrung logischer Verknuepfungen

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977