DE2636344C2 - - Google Patents
Info
- Publication number
- DE2636344C2 DE2636344C2 DE2636344A DE2636344A DE2636344C2 DE 2636344 C2 DE2636344 C2 DE 2636344C2 DE 2636344 A DE2636344 A DE 2636344A DE 2636344 A DE2636344 A DE 2636344A DE 2636344 C2 DE2636344 C2 DE 2636344C2
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- flip
- state
- flop
- log
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 claims description 28
- 230000008859 change Effects 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 3
- 239000000446 fuel Substances 0.000 claims description 3
- 230000009467 reduction Effects 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000002485 combustion reaction Methods 0.000 claims description 2
- 238000011144 upstream manufacturing Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000036039 immunity Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 208000005123 swayback Diseases 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/02—Input circuits
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02P—IGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
- F02P7/00—Arrangements of distributors, circuit-makers or -breakers, e.g. of distributor and circuit-breaker combinations or pick-up devices
- F02P7/06—Arrangements of distributors, circuit-makers or -breakers, e.g. of distributor and circuit-breaker combinations or pick-up devices of circuit-makers or -breakers, or pick-up devices adapted to sense particular points of the timing cycle
- F02P7/061—Arrangements of distributors, circuit-makers or -breakers, e.g. of distributor and circuit-breaker combinations or pick-up devices of circuit-makers or -breakers, or pick-up devices adapted to sense particular points of the timing cycle pick-up devices without mechanical contacts
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
- Electrical Control Of Air Or Fuel Supplied To Internal-Combustion Engine (AREA)
Description
Die Erfindung geht aus von einer Frequenzteilerstufe für eine Kraft
stoffeinspritzanlage bei einer Brennkraftmaschine nach der Gattung
des Hauptanspruchs.
Bekannt ist aus der DE-OS 22 42 795 eine "Elektrische Kraftstoff
einspritzanlage mit Steuerung durch die Ansaugluftmenge". Dabei wird
zur drehzahlsynchronen Einspritzung ausgehend von einem Drehzahlsignal
eine in ihrer Frequenz mittels eines Frequenzteilers 22
verringerte Signalfolge erzeugt. Erreicht wird dies mit einer aus
Fig. 2 ersichtlichen bistabilen und Kondensatoren aufweisenden
Kippstufe.
Es ist allgemein bekannt, zur Frequenzteilung, d. h. zur Herunterteilung
von Impulsfolgen, auch im ungeraden Verhältnis, bistabile
Kippschaltungen zu verwenden, die beispielsweise von einem Systemtakt
synchron geschaltet werden und deren einem Eingang die zum
Systemtakt gegebenenfalls auch nicht im Taktimpulsraster liegende
Eingangsimpulsfolge zugeführt wird. Die Ansteuerung von bistabilen
Kippschaltungen zur Frequenzteilung kann auch dynamisch, d. h. über
in den Eingangskreisen der Untersetzerstufen liegenden Kondensatoren
erfolgen.
Aus "Elektronische Rechenanlagen 9 (1967), Heft 1, Seite 9 bis 16"
ist ein Aufsatz bekannt mit dem Titel "Das DV-Flipflop, ein neuartiges
Schaltglied und seine Vorzüge gegenüber dem JK-Flipflop". In
dieser Druckschrift wird unter Absatz 3.1 der Aufbau eines
JK-Master-Slave-Flipflops beschrieben, wobei insbesondere aus
Fig. 5a hervorgeht, daß ein solches Flipflop aus zwei hinterein
ander angeordneten bistabilen Kippstufen und Gatterschaltungen vor
jeder Kippstufe besteht.
Der Erfindung liegt die Aufgabe zugrunde, eine möglichst einfache,
störsichere und ausschließlich durch die steuernde Eingangsimpulsfolge
geschaltete, also asynchrone Verteilerstufe zu schaffen, die
ohne Kondensatoren auskommt, insbesondere auch in integrierter
Schaltung ohne größeren Aufwand ausgeführt werden kann, über eine
möglichst geringe Anzahl von äußeren Anschlüssen verfügt und je nach
Wunsch auch im ungeraden Verhältnis eine Frequenzteilung bewirkt.
Gelöst wird diese Aufgabe mit den Merkmalen des Hauptanspruchs.
Eine solche Frequenzteilerstufe ist äußerst störsicher, wobei
auch Mehrfachimpulse die von der Teilerstufe einmal eingenommene
Stellung nicht ändern, solange der andere Takteingang jeweils
auf dem Signal logisch 0 liegt.
Besonders vorteilhaft ist weiterhin, daß die Ausgänge jeder
einzelnen, im Teilerverhältnis von 1 : 2 arbeitenden Teilerstufe
stets antivalent sind, d. h. abwechselnd auf logisch 1 schalten,
so daß diese Ausgänge sofort zur Ansteuerung der nachfolgenden
Stufe verwendet werden können. Eingänge und Ausgänge jeder
Teilerstufe können so dimensioniert werden, daß die Teilerstufen
in beliebiger Anzahl direkt hintereinander geschaltet
werden können.
Auf Grund der "Zweidraht-Ansteuerung" erhält man trotz des
asynchronen Betriebs eine Störsicherheit, die der Störsicherheit
synchroner Teilerstufen entspricht, man erspart sich jedoch
die relativ aufwendige Erzeugung eines Systemtakts und
die gesonderten Zuführungsanschlüsse für diesen zu jedem einzelnen
Baustein.
Vorteilhaft ist weiterhin, daß auch ungerade Untersetzungen
mit nur geringem Zusatzaufwand möglich sind.
Weitere Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche
und in diesen niedergelegt.
Im folgenden werden Aufbau und Wirkungsweise von Ausführungsbeispielen
der Erfindung anhand der Zeichnung im einzelnen näher
erläutert, dabei zeigt:
Fig. 1 ein erstes Ausführungsbeispiel eines Teilerstufenbausteins
in Form einer logischen Verknüpfungsschaltung,
Fig. 2 ein detailliertes Ausführungsbeispiel der Schaltung der
Fig. 2 unter Verwendung diskreter Schaltungselemente,
Fig. 3 ein zweites Ausführungsbeispiel eines erfindungsgemäßen
Teilerstufenbausteins in Form einer logischen Verknüpfungs
schaltung,
Fig. 4 die detaillierte Schaltungsausführung des Teilerstufenbausteins
der Fig. 3,
Fig. 5 anhand von Impulsdiagrammen die funktionelle Arbeitsweise
einer Frequenzteilerschaltung nach Fig. 2 und
einer dieser nachgeschalteten weiteren Teilerstufe,
Fig. 6 ein Ausführungsbeispiel einer Ansteuerstufe zur Erzeugung
der beiden zueinander phasenverschobenen Ansteuer
impulsfolgen und
Fig. 7 ein Ausführungsbeispiel einer Zusatzschaltung zur Erzielung
ungerader Teilerverhältnisse sowie dieser zugeordnete
ausschnittsweise Teile der vorhergehenden und
Teile der nachfolgenden Teilerstufe.
Die in Fig. 1 gezeigte Frequenzteilerstufe stellt einen einzelnen
Teilerbaustein dar, wie er zur Erzeugung eines Teiler
verhältnisses von 1 : 2 verwendet werden kann; die Darstellung
ist in Form einer logischen Verknüpfungsschaltung gezeigt und
besteht aus zwei bistabilen Kippstufen K₁ und K₂, die unter
Zwischenschaltung von Gatterschaltungen hintereinander geschaltet
sind und aus jeweils zwei über Kreuz rückgekoppelten
NAND-Gattern G₁, G₂ bzw. G₃ und G₄ bestehen. Dabei ist der
Ausgang q des NAND-Gatters G₁ mit dem einen Eingang des NAND-
Gatters G₂ und der Ausgang des NAND-Gatters G₂ mit dem einen
Eingang des NAND-Gatters G₁ verbunden. Die jeweils anderen
Eingänge der NAND-Gatter G₁ und G₂ des ersten Flipflops oder
der ersten Kippstufe K₁ sind mit den Ausgängen von vorgeschalteten
ODER-Gattern G₅ und G₆ in spezieller Ausbildung verbunden.
Diese ODER-Gatter sind schaltungsmäßig so ausgebildet, daß,
wie durch den verdickten Punkt an jeweils einem der Eingänge
der ODER-Gatter verdeutlicht, dieser Eingang negiert ist. Diesen
negierten Eingängen der ODER-Gatter G₅ und G₆, die auch
als sogenannte Implikationen bezeichnet werden können, wird
gleichzeitig die erste Ansteuerimpulsfolge E₁ zugeführt; die
zweite Ansteuerimpulsfolge E₂ gelangt an die invertierenden
Eingänge von weiteren, in dieser speziellen Weise ausgebildeten
ODER-Gattern G₇ und G₈, deren andere Eingänge mit den Ausgängen
der ersten Kippstufe K₁ bzw. den NAND-Gattern G₁ und G₂ verbunden
sind. Die Ausgänge dieser ODER-Gatter G₇ und G₈ dienen
dann zur Ansteuerung der NAND-Gatter G₃ und G₄ der zweiten
Kippstufe K₂, die ebenfalls, wie die erste Kippstufe so ausgebildet
ist, daß eine Überkreuz-Rückführung der Ausgänge
der NAND-Gatter G₃ und G₄ auf die noch freien Eingänge erfolgt.
Schließlich sind die anderen, ebenfalls noch freien Eingänge
der Eingangs-ODER-Gatter G₅ und G₆ über Kreuz mit den Ausgängen
Q bzw. der zweiten Kippstufe K₂ verbunden. An diesen Ausgängen
Q und ergeben sich dann auch wieder die im Teilerverhältnis
1 : 2 untersetzten und zueinander komplementären Ausgangsimpulsfolgen
Q und , die zweckmäßigerweise so bezeichnet
werden.
Die Wirkungsweise eines solchen Teilerbausteins ist dann wie
folgt, wobei vorausgesetzt wird, daß die beiden Ansteuerimpulsfolgen
E₁ und E₂ zueinander komplementär, also 180° phasenverschoben
sind und außerdem bevorzugt auch noch so ausgebildet
sind, daß beispielsweise der jeweilige positive Impuls
jeder ansteuernden Impulsfolge E₁ und E₂ kleiner ist als der
negative Impuls bzw. kleiner als die Zeitdauer, die der Zustand
logisch 0 (=log 0) der jeweils anderen Impulsfolge andauert.
Mit anderen Worten bedeutet dies, daß, wie weiter unten
auch noch genauer anhand der Ansteuerstufe der Fig. 6 erläutert
wird, der Zustand log 1 jeder Impulsfolge etwas später
beginnt, bezogen auf den Zustand log 0 der anderen Impulsfolge
und auch etwas eher endet, bevor nämlich der Zustand log 1
der anderen Impulsfolge beginnt, so daß für einen kurzen Zeitraum
beide ansteuernden Impulsfolgen gleichzeitig den Zustand
log 0 aufweisen. Dies ist deshalb zweckmäßig, weil zur Erzielung
eines ordnungsgemäßen Betriebs die beiden Ansteuerimpulsfolgen
E₁ und E₂ nicht gleichzeitig den Zustand log 1 aufweisen
dürfen.
Zur Verdeutlichung der Arbeitsweise eines solchen Teilerbausteins
nach Fig. 1 sei von einem Zustand ausgegangen, in welchem
der Ausgang des NAND-Gatters G₄ log 1 ist, dann ist
der Ausgang Q des NAND-Gatters G₃ log 0; in entsprechender
Weise ist q als Ausgang des NAND-Gatters G₁ der ersten Kippstufe
K₁ im Zustand log 1 und im Zustand log 0; es wird
sich später herausstellen, daß dieser Ansatz zutreffend ist.
Des weiteren wird angenommen, daß zu diesem Zeitpunkt die An
steuerimpulsfolge E₁ positives Signal führt, welches vereinbarungsgemäß
den Zustand log 1 bedeutet. Die Impulsfolge E₂
ist dann im Zustand log 0 (vgl. die Kurvenverläufe der Fig. 5b
und 5c mit den weiteren Kurvenverläufen 5d bis 5g).
Wegen Q = log 0 ist der nicht invertierende oder untere Eingang
des Gatters G₆ ebenfalls auf log 0 und da der Zustand
log 1 der Ansteuerimpulsfolge E₁ durch den invertierenden Eingang
des Gatters G₆ auf log 0 geändert wird, ergibt sich auch
am Ausgang des Gatters G₆ der Zustand log 0 und der Ausgang
des NAND-Gatters G₂ geht auf log 1, im Grunde unabhängig zum logischen Zustand des Signals am anderen Eingang. Damit schaltet
die erste Kippstufe K₁ bzw. ein in dieser Weise ausgebildetes
Flipflop um, da nunmehr an beiden Eingängen des NAND-Gatters
G₁ der Zustand log 1 vorliegt und dessen Ausgang q = log 0
wird. Wesentlich ist, daß das Ausgangssignal q = log 0
verriegelnd auf die gesamte Kippstufe K₁ wirkt, da dieses Signal
auch dem anderen Eingang des NAND-Gatters G₂ zugeführt
wird und der Zustand log 0 an einem Eingang eines NAND-Gatters
grundsätzlich dessen Ausgang im Zustand log 1 hält, unabhängig
von Spannungsschwankungen am anderen Eingang. Dadurch bleibt
dieser Schaltungszustand auch dann erhalten, wenn das Signal
E₁ wieder auf log 0 geht oder wiederholt zwischen verschiedenen
Spannungswerten (log 0 oder log 1) hin- und herschwankt. Eine
Änderung dieses Schaltungszustands ergibt sich erst dann wieder,
wenn durch Umschaltung des logischen Zustands der zweiten
Ansteuerimpulsfolge E₂ der hintere Teil, bestehend aus den
Gattern G₃, G₄ und G₇, G₈ des Teilerbausteins der Fig. 1 um
geschaltet wird und daher infolge der Rückführung auf die
Gatter G₅ und G₆ diese wieder für eine Polaritätsumkehr der
Ansteuerstufe E₁ vorbereitet bzw. empfindlich geschaltet werden.
Der Zustand log 1 am anderen Eingang des NAND-Gatters
G₁ (vom Ausgang des OR-Gatters G₅ herrührend) ergibt sich im
übrigen daraus, daß zwar die log 1 der Ansteuerimpulsfolge E₁
zu log 0 invertiert wird, jedoch der rückgeführte Zustand = log 1
über das OR-Gatter G₅ auf den anderen Eingang des NAND-
Gatters G₁ der Kippstufe K₁ gelangt.
Schon aus dieser Zustandsbetrachtung wird ersichtlich, daß bei
der Betrachtung des Schaltungszustands des Teilerbausteins der
Fig. 1 begonnen wurde zum Zeitpunkt t₀ der Fig. 1, also zu
einem Moment, in welchem die Ansteuerimpulsfolge E₁ auf den
Zustand log 1 geht und es zu einer Polaritätsumkehr der Ausgänge
q und der ersten Kippstufe K₁ kommt. Bei den Impulsdiagrammen
der Fig. 1 gelten die Indizes 1 an den Ausgangsimpulsfolgen
q, und Q, für einen ersten Teilerbaustein, die
Impulsfolgen Fig. 5h) bis Fig. 5l) mit den Indizes 2 gelten
für einen weiteren, dem ersten nachgeschalteten und von diesem
angesteuerten zweiten Teilerbaustein.
Die gesamten Umschaltvorgänge in dem die Kippstufe K₁ betreffenden ersten Teilbereich der Teilerstufe der Fig. 1 beeinflussen
im übrigen den Schaltzustand des zweiten Teils der Kippstufe
K₂ nicht, denn vereinbarungsgemäß liegt die Ansteuer
impulsfolge E₂ auf log 0, so daß sich auf Grund der Invertierung
dieser Zustand als log 1 an den Ausgängen der ODER-Gatter
G₇ und G₈ auswirkt, der sich auch nicht ändert, wenn es wegen
des Umkippens der Kippstufe K₁ zu Polaritätsverschiebungen an
den anderen Eingängen der ODER-Gatter kommt, wie ohne weiteres
einzusehen ist.
Zum Zeitpunkt t₁ der Fig. 5 nimmt dann die Impulsfolge E₁ den
Zustand log 0 an, wodurch sich, wie ersichtlich, nichts an
dem stabilen Schaltzustand des Gesamtsystems ändert. Zum Zeitpunkt
t₂ = t₁+Δt geht dann E₂ auf log 1 und wegen der Invertierung
dieses Signals am OR-Gatter G₇ und wegen q = log 0
(s. Fig. 5d) nimmt der Ausgang des OR-Gatters G₇ den Zustand
log 0 an, so daß es zu einer wirksamen Ansteuerung des NAND-Gatters
G₃ in der Weise kommt, daß dieses sein Ausgangspotential
Q auf den Zustand log 1 ändert (voriger Zustand Q = log 0).
Auch hier erfolgt dann wieder die umgehende Verriegelung durch
die über-kreuzweise Rückführung auf den jeweils anderen Eingang
des zugeordneten Gatters. Insgesamt ist es zu einer Polaritätsumkehr
der Ausgangsimpulsfolgen Q und gekommen, die
entsprechend Fig. 5f) und 5g) sofort die neuen Ansteuerimpulsfolgen
E₁₂ und E₂₂ bilden.
Gleichzeitig damit ändert sich auf Grund der Rückführung dieser
Ausgangssignale auf die nicht invertierenden Eingänge der
OR-Gatter G₅ und G₆ deren Zustand nunmehr wieder so, daß eine
Änderung des logischen Zustands der Ansteuerimpulsfolge E₁ ein
erneutes Umkippen der Kippstufe K₁ bewirken kann. Der weitere
Ablauf kann ohne weiteres anhand der Impulsdiagramme der Fig. 5
nachverfolgt werden.
Ein detaillierter Schaltungsaufbau mit diskreten Bauelementen
einer solchen, in Fig. 1 dargestellten Frequenzteilerschaltung
zeigt die Darstellung der Fig. 2, die sich insbesondere auch
zum Aufbau in Form einer integrierten Schaltung eignet.
Die beiden Kippstufen K₁ und K₂ sind gebildet aus den Transistoren
T₁ und T₂ sowie T₃ und T₄, wobei zur Überkreuz-Rückführung
jeweils vom Kollektor des einen Transistors zur Basis des anderen
Transistors die Widerstände R₁₁, R₁₂ bzw. R₁₃, R₁₄ vorgesehen
sind. Die Emitter der Transistoren T₁ bis T₄ liegen un
mittelbar an Masse oder an Minusleitung, die Kollektoren der
Transistoren T₁ und T₂ liegen über die Reihenschaltung jeweils
eines Widerstandes R₁ mit einem Widerstand R₅ bzw. eines Wider
standes R₂ mit einem Widerstand R₆ an Plusleitung L₁, wobei
der Kollektor des Transistors T₁ den Ausgang q und der
Kollektor des Transistors T₂ den Ausgang bilden. Entsprechenderweise
sind vom Kollektor des Transistors T₃ der Ausgang
Q und vom Kollektor des Transistors T₄ der Ausgang heraus
geführt.
Die Ansteuerung dieser Kippstufen K₁ und K₂ erfolgt über jeweils
zugeordnete Transistoren T₅ bis T₈, die so geschaltet
sind, daß sie jeweils eines der OR-Gatter bzw. Implikationsglieder G₅ bis G₈ bilden.
Beispielsweise wird das Gatter G₅ durch den Transistor T₅ dar
gestellt, dessen invertierender Eingang von seiner über den
Widerstand R₉ von der Ansteuerimpulsfolge E₁ angesteuerten Basis
gebildet wird, während der nicht invertierende Eingang (des
Gatters G₅) vom Emitter des Transistors T₅ gebildet ist.
Bei der weiteren Betrachtung wird davon ausgegangen, daß der
Transistor T₂ der Kippstufe K₁ über die Reihenschaltung der
Widerstände R₅, R₁ und R₁₁ von der Plusleitung Basisstrom zu
geführt erhält, daher in seinem leitenden Zustand ist und (Aus
gangssignal = log 0) über den Widerstand R₁₂ den Transistor
T₁ gesperrt hält (q = log 1). Die Weitergabe des Schaltsignals
bei Ansteuerung des Transistors T₅ mit E₁ = log 1 erfolgt dann
so, daß dieser Transistor T₅ leitend gesteuert wird und über
die Widerstände R₁, R₁₁ den Transistor T₂ sperrt, so daß nunmehr
die Umschaltung erfolgt. Dies ist deshalb möglich, weil
der Emitter des Transistors T₅ am Kollektor des Transistors T₃
liegt, d. h. schaltungsmäßig mit dem Q-Signal der zweiten Kippstufe
K₂ verbunden ist, welches, wie schon mit Bezug auf Fig. 1
erläutert, anfangs den Zustand Q = log 0 einnimmt. Dies bedeutet,
daß der Transistor T₃ in seinem leitenden Zustand befind
lich ist und daher der Verbindungspunkt der Widerstände R₅ und
R₁ lediglich um die Summe zweier Sättigungsspannungen über
Minus- oder Massepotential liegt. Der leitende Zustand des
Transistors T₃ ergibt sich aus der weiter vorn schon getroffenen
Vereinbarung, die Betrachtung zu einem Zeitpunkt zu beginnen,
zu welchem diese Verhältnisse vorgegeben sind; der Basisstrom
für den Transistor T₃ fließt über die Widerstände R₁₄,
R₄ und R₈. Der Transistor T₈, dessen Emitter mit dem Ausgang
q (entsprechend Kollektor des Transistors T₁) verbunden ist,
entspricht so dem Gatter G₇ der Fig. 1 und ist wegen E₂ = log 0
gesperrt.
Es ist soeben schon erwähnt worden, daß der Transistor T₂ (wegen
E₁ = log 1 oder positiv) gesperrt und somit = log 1 geworden
ist. Somit wird der Transistor T₁ leitend, da er über
die Widerstände R₆, R₂, R₁₂ Basisstrom erhält. Selbst wenn T₅
jetzt wieder gesperrt wird, wird der über R₅ und R₁ fließende
Strom von dem Transistor T₁ gegen Masse abgeleitet, so daß
auch bei einer Änderung des Schaltzustandes des Transistors T₅
(oder der steuernden Eingangsspannung E₁, d. h. bei Auftreten
eventueller Störungen u. dergl.) der dann über die Widerstände
R₅, R₁ fließende Strom vom Transistor T₁ aufgenommen und gegen
Masse abgeleitet wird. Das Eingangskippglied, hier gebildet
von den Transistoren T₁ und T₂ ist somit sicher verriegelt,
wie auch schon mit Bezug auf die Darstellung der Fig. 1 er
läutert.
Aus Gründen der Klarheit wird im folgenden darauf verzichtet,
auch die weiteren Schaltvorgänge, so wie sie sich durch den
Wechsel der Polaritäten der steuernden Eingangsspannungen E₁
und E₂ ergeben, im einzelnen darzustellen; der Fachmann ist anhand
des in Fig. 2 detailliert dargestellten Schaltbildes und
der in Fig. 5 gezeigten Impulsdiagramme in der Lage, den weiteren
Ablauf der Schaltvorgänge selbst zu verfolgen. Auf fol
gende grundsätzliche Zusammenhänge, die auch für die weiteren, noch
angegebenen Schaltungen gelten, sei an dieser Stelle aber hingewiesen.
Die Ansteuerung erfolgt bei der erfindungsgemäßen Teilerstufe über zwei
Eingänge oder Anschlußklemmen, die an sich gleichberechtigt sind,
die Umschaltung wird durch diese ansteuernden Signale E₁ und E₂ bewirkt
und nicht durch einen sogenannten Clock-Impuls oder Taktimpuls.
Man erhält hierdurch eine erhöhte Störsicherheit, denn, wie weiter
vorn schon erwähnt, kann die steuernde Eingangsspannung E₁ oder E₂,
die gerade den Zustand log 1 hat, durchaus mehrere Impulse oder Spannungs
schwankungen bilden, ohne daß dies zu einer Beeinträchtigung des
ordnungsgemäßen Schaltverhaltens führt; andererseits treten Spannungs
schwankungen und Störungen bei der steuernden Eingangsimpulsfolge, die
zu einem gegebenen Zeitpunkt gerade den Zustand log 0 aufweist, wesentlich
seltener auf, da dieser Eingang wesentlich niederohmiger ist und
gegenüber Störungen daher auch unempfindlicher. Ein weiterer Vorteil
ist, daß zwei Signalpaare ausgangsmäßig zur Verfügung stehen, nämlich
q, und Q, , die um 90° phasenverschoben sind (vgl. die Impuls
diagramme der Fig. 5d), e) mit den Impulsdiagrammen der Fig. 5f), g)),
dies gilt auf jeden Fall dann, wenn beispielsweise die positiven Impuls
flanken von E₁ und E₂ in zeitlich gleichem Abstand kommen.
Von weiterer Bedeutung ist bei dem Ausführungsbeispiel der Fig. 2, daß
es sich hier um eine Schaltung handelt, die leicht als integrierte Schaltung
ausgebildet werden kann, wobei insbesondere die Widerstände R₁, R₂,
R₃ und R₄ als sogenannte Epitaxiewiderstände ausgeführt werden können,
was bedeutet, daß die "Transistorenpaare "T₁, T₅; T₂, T₆ usw. in einer
gemeinsamen Wanne angeordnet werden können, d. h. jeweils immer ein
Teil einer Kippstufe und des zugehörigen Eingangsgatters sind auf einer
gemeinsamen Insel untergebracht. In diesem Zusammenhang ist auch
von Bedeutung, daß der Basisstrom beispielsweise für den Transistor
T₂ über den Kollektor des Transistors T₅ und den Epitaxiewiderstand
fließt, so daß diese Spannung an der Basis des Transistors T₂ (oder je
weils der anderen Kippgliedertransistoren der Schaltung) sehr klein gemacht
werden kann. Auch hierdurch gewinnt man eine erhöhte Ansteuer-
Kippsicherheit und Verriegelungsfähigkeit der Schaltung, da in allen anderen
Fällen (wenn beispielsweise die Versorgungsspannung U über einen
Widerstand am Kollektor des Transistors T₁ angreifen würde), wie ein
zusehen ist, wegen der dann notwendigen Spannungsteilung die Steuerspannung
an den Basen der Kipptransistoren nicht so präzise beeinflußt werden
könnte. Es gelingt so, schon durch den Chipaufbau (Lay-out) transistorinterne
Widerstände zu eliminieren.
Weiter vorn ist schon darauf hingewiesen worden, daß bei der Ansteuerung
der erfindungsgemäßen Frequenzteilerschaltung Bedingung ist, daß nicht
gleichzeitig die Zustände log 1 in beiden Ansteuerimpulsfolgen auftreten;
hierzu ist eine Ansteuerstufe vorgesehen, die in Fig. 6 genauer dargestellt
ist und im folgenden erläutert wird.
Bei dem Ausführungsbeispiel der Fig. 6 besteht die Ansteuerstufe aus
einem gemeinsamen Ansteuertransistor T₁₀, dem die eine, beispielsweise
zur Kurbelwellenumdrehung synchrone Steuerimpulsfolge E₀ zugeführt
ist. Entsprechend Fig. 5a) kann diese Steuerimpulsfolge aus der
Zündimpulsfolge abgeleitet sein bzw. von dieser gebildet sein, wobei allerdings
zur Bildung einer steuernden Rechteckimpulsfolge noch
weitere Schaltstufen, beispielsweise entsprechend geeignet ausgebildete
Kippstufen, vorhanden sein können, auf die im folgenden nicht weiter eingegangen
wird, da sie nicht Gegenstand der Erfindung sind.
Sieht man den Kollektor des Transistors T₁₀ als das Schaltungselement an,
welches die steuernden Ausgangsimpulsfolgen E₁ und E₂ erzeugt, dann
wird die Ansteuerimpulsfolge E₁ über den Widerstand R₂₀ unmittelbar er
zeugt und weitergeleitet. Das Signal E₂ entsteht am Kollektor eines dem
Transistor T₁₀ nachgeschalteten Transistors T₁₁ und ist gegenüber der
Impulsfolge E₁ invertiert. Nimmt man an, daß zu einem gegebenen Zeitpunkt
der Transistor T₁₀ von der Steuerimpulsfolge E₀ gesperrt ist,
dann liegt der Kollektor des Transistors T₁₀ hoch, also auf positivem
Potential und die Ansteuerimpulsfolge E₁ hat den Zustand log 1. Der Zustand
der Ansteuerimpulsfolge E₂, die am Kollektor des Transistors T₁₁
über dem Widerstand R₂₁ abfällt, ist log 0. Wird nunmehr umgeschaltet,
d. h. wird der Transistor T₁₀ in den leitenden Zustand geschaltet, dann
fällt sein Kollektorpotential auf 0 und E₁ nimmt sofort den Zustand log 0
an. Der den Transistor T₁₀ nachgeschaltete Transistor T₁₁ benötigt
einen gewissen Zeitraum, bis er "ausgeräumt" ist; daher nimmt die An
steuerimpulsfolge E₂ zu einem, selbstverständlich nur geringfügig späteren
Zeitpunkt den Zustand log 1 an. Dadurch ist sichergestellt, daß sich
bei diesem Umschaltvorgang die Zustände log 1 beider Ansteuerimpulsfolgen
nicht überlappen.
Wird nun wiederum umgeschaltet, dann sperrt T₁₀ wieder und die Schaltung
möchte über den Widerstand R₂₀ die Ansteuerimpulsfolge E₁ in den
Zustand log 1 bringen, diese geht jedoch nicht, da der vom Transistor T₁₁
gesteuerte Transistor T₁₂ noch in seinem leitenden Zustand ist und den
Zustand log 0 der Ansteuerimpulsfolge E₁ noch so lange aufrechterhält,
bis der Transistor T₁₁ sicher leitend ist und die Ansteuerimpulsfolge E₂
auf den Zustand log 0 umgeschaltet hat. Erst dann kann, da nunmehr der
Kollektor des Transistors T₁₁ "tief" liegt, auch der Transistor T₁₂ gesperrt
werden und gibt den Zustand log 1 der Ansteuerimpulsfolge E₁ frei.
Es ergeben sich daher, wie leicht nachzuprüfen ist, die in den Fig. 5b)
und 5c) dargestellten Phasenverhältnisse von E₁ und E₂.
Ein weiteres Ausführungsbeispiel einer erfindungsgemäßen Frequenzteilerstufe
ist in Fig. 3 dargestellt, die ebenfalls zunächst wieder das block
schaltbild-ähnliche System miteinander verknüpfter Gatterschalter zeigt.
Bei dem Ausführungsbeispiel der Fig. 3 sind ausschließlich NOR-Gatter
verwendet, wobei zur Erleichterung des Verständnisses und zur besseren
Identifizierung die gleichen Bezugszeichen wie in Fig. 1 für die einzelnen
Schaltungselemente verwendet sind, jedoch mit einem Beistrich oben.
Grundaufbau und Grundfunktion entsprechen der Frequenzteilerstufe der
Fig. 1, wobei hier allerdings die Bedingung vorausgesetzt ist, daß die
Ansteuerimpulsfolgen E 1′ und E 2′ nicht beide gleichzeitig den Zustand
log 0 aufweisen dürfen. Im unteren Teil der Fig. 3 ist ein ganzer "Schwingungszyklus" der beiden Ansteuerimpulsfolgen dargestellt, bei dem sich
fünf verschiedene Zustände a) bis e) unterscheiden lassen. Diese fünf ver
schiedenen Ansteuerzustände sind in Fig. 3 neben den Eingangsklemmen
für die Ansteuerimpulsfolgen E 1′ und E 2′ von unten nach oben laufend als
den Zuständen a) bis e) entsprechende logische Zustände dargestellt; diesen
logischen Zuständen a) bis e) entsprechen dann logische Zustände jeweils
an den Ausgängen der einzelnen Gatter G 1′ bis G 8′, die ebenfalls,
von unten nach oben zu lesen an den Ausgängen dieser Gatter als logische
Zustände 0 oder 1 dargestellt sind. Vergegenwärtigt man sich noch, daß
ein NOR-Gatter nur dann den Ausgang log 1 aufweist, wenn beide Eingänge
log 0 haben, sonst (einer der Eingänge hat log 1) ist der Ausgang auf
log 0, dann lassen sich die einzelnen Schaltphasen so wie dies mit Bezug
auf Fig. 1 schon erläutert worden ist, ohne weiteres nachvollziehen. Es
wird noch darauf hingewiesen, daß, wie dem Schwingungszyklus unten der
Fig. 3 entnommen werden kann, folgende Werte für die Zeiträume
a)-e) gelten:
- a) entspricht E 1′=log 0; E 2′=log 1
- b) entspricht E 1′=log 1; E 2′=log 1
- c) entspricht E 1′=log 1; E 2′=log 0
- d) entspricht E 1′=log 1; E 2′=log 1
- e) entspricht E 1′=log 0; E 2′=log 1.
Ein detailliertes Schaltungsbeispiel, bestehend aus Transistoren und Wider
ständen und daher einfach in integrierter Schaltungstechnik aufzubauen,
einschließlich Ansteuerstufe, ist in Fig. 4 dargestellt.
Der Darstellung der Fig. 4 läßt sich entnehmen, daß der Aufbau in Form
von Einzelelementen insofern aufwendiger ist, als jedes der NOR-Gatter
aus zwei an ihren Emittern und Kollektoren zusammengeschalteten Einzel
transistoren besteht. Die Äquivalenz der einzelnen Transistorpaare
mit den Gattern der Fig. 3 läßt sich leicht anhand der in Fig. 4 angegebenen
Ansteuereingänge für die Impulsfolgen E 1′ und E 2′ bzw. anhand der
Ausgänge q, bzw. Q, ′ ermitteln.
Die Ansteuerschaltung der Fig. 4 besteht zunächst aus zwei, eine mono
stabile Kippstufe bildenden Transistoren T₃₀, T₃₁, deren Aufbau nicht
erläutert wird. Wird der Transistor T₃₀ beispielsweise von der
Zündung angesteuert, dann wird dieser leitend und der Transistor T₃₁
sperrt. Dadurch sperrt auch ein nachgeschalteter Transistor T₃₂. Vom
Kollektor des Transistors T₃₂ ist ein Kondensator C o gegen Masse ge
schaltet bzw. kann sich auf Grund des Schaltungsaufbaus als in einer solchen
Weise geschaltet ergeben, so daß diese Kapazität nicht unbedingt
tatsächlich vorhanden sein muß. Sie ist daher auch nur gestrichelt eingezeichnet.
Es ergibt sich dann bei Sperren des Transistors T₃₂ ein Abfallen
des Potentials von Versorgungsspannung auf das Potential der Minusleitung
L₄, also beispielsweise auf 0 V. Auf diese Potentialveränderung
werden die dem Transistor T₃₂ nachgeschalteten Transistoren T₃₃
bis T₃₆ zu unterschiedlichen Zeiten reagieren. Hierbei ist folgendes we
sentlich. Die Ableitwiderstände von der Basis der Transistoren T₃₃, T₃₄
und T₃₇ gegen Masse sind unterschiedlich bemessen, wobei jeder Transistor,
wie bekannt, dann leitend ist, wenn an seiner Basis mindestens die
Basisemitterplusspannung vorliegt, die gleichzeitig auch immer über den
jeweiligen Ableitwiderstand, also R₃₀ für den Transistor T₃₇, R₃₁ für
den Transistor T₃₄ und R₃₂ für den Transistor T₃₃, abfällt. So ist bei
spielsweise der Widerstand R₃₂ so bemessen, daß der Transistor T₃₃ so
eben noch in seinem leitenden Zustand ist und den Transistor T₃₅ in seinem
Kollektorkreis ansteuern kann, hingegen ist der nachgeschaltete
Transistor T₃₄ im Emitterkreis des Transistors T₃₃ zu diesem Zeitpunkt
schon längst gesperrt, da seine Plusspannung auf Grund des unterschiedlichen,
nämlich geringeren Ableitwiderstandes R₃₁ nicht mehr aufrechterhalten
werden kann. Dies gleiche trifft in stärkerem Maß dann auch
auf den Transistor T₃₇ zu. Mit anderen Worten bedeutet dies, daß über
den Widerstand R₃₃ im Kollektorkreis des Transistors T₃₂ nur wenig
Strom zu fließen braucht, um den Transistor T₃₃ (und damit den Transistor
T₃₅) im leitenden Zustand zu halten, die nachfolgende Transistorkette
T₃₄, T₃₇ ist jedoch schon gesperrt. Betrachtet man somit eine Flanke
der Ansteuerimpulsfolge, die zum Sperren des Transistors T₃₂ geführt
hat, dann leitet noch der Transistor T₃₅ und hält über seinen Kollektor
widerstand R₃₅ die Ansteuerimpulsfolge E 2′ auf positivem Potential
oder log 1, es hat jedoch wegen der beschriebenen Verhältnisse des Transistors
T₃₇ schon gesperrt, was bedeutet, daß auch sein Kollektor sich
auf positivem Potential befindet (Ansteuerimpulsfolge E 1′ weist ebenfalls
den Zustand log 1 auf). Wir befinden uns also im Zeitraum b) der Darstellung
der Fig. 3, die Ansteuerimpulsfolge E 1′ geht eher auf positives
Potential und sobald dann auch der Transistor T₃₃ endgültig gesperrt
hat, sperrt dann auch der Transistor T₃₅ und die Ansteuerimpulsfolge E 2′
geht auf 0-Potential oder nimmt den Zustand log 0 an. Die Schaltung erreicht
dann den Zeitzustand c) der Fig. 3. Der entgegengesetzte Vorgang
läuft dann beim Rückkippen des aus den Transistoren T₃₀ und T₃₁ gebildeten
monostabilen Flipflops FF₁ ab, und es ergeben sich die Schwingungszustände
d) und e) der Fig. 3, worauf nicht weiter eingegangen zu werden
braucht.
Auf eine detaillierte Erläuterung der nachfolgenden Spannungsteilerschaltung,
die jeweils aus Transistorpaaren aufgebaut ist und funktions- sowie
aufbaumäßig der Darstellung der Fig. 3 entspricht, braucht nicht wei
ter eingegangen zu werden, in dem Schaltungsbeispiel der Fig. 4 sind ledig
lich einige der Transistorpaare mit den in Klammern gesetzten äquivalenten
Bezugszeichen der Fig. 3 versehen zur erleichterten Auffindung der
zugeordneten Schaltungselemente.
Im folgenden wird nunmehr noch anhand der Darstellung der Fig. 7 ein Aus
führungsbeispiel für eine Schaltung genauer erläutert, die in der Lage ist,
eine ungerade Frequenzteilung einer steuernden Eingangsimpulsspannung
zu bewirken. Die Schaltung der Fig. 7 ist so aufgebaut, daß sie den Über
gangsbereich eines ersten Frequenzteilerbausteins zu einem zweiten Frequenz
teilerbaustein zeigt, wobei der erste Frequenzteilerbaustein in seinem
Aufbau und in seinem Bezugszeichen dem rechten Teil der Schaltung der
Fig. 2 entspricht (es sind die Transistoren T₆, T₄, T₈ gezeigt), während
der unmittelbar nachgeschaltete und von dem ersten Frequenzteilerbaustein,
der mit dem Bezugszeichen B₁ versehen ist, angesteuerte zweite Frequenz
teilerbaustein B₂ den eingangsmäßigen Bereich der Schaltung der
Fig. 2 umfaßt; auch hier sind die gleichen Bezugszeichen, lediglich mit
einem Beistrich oben verwendet worden. Ohne die im folgenden genauer
erläuterte Zusatzschaltung würde eine solche hintereinander geschaltete
Anordnung zweier Bausteine B₁ und B₂ zu einer Frequenzteilung im Verhältnis
1 : 4 führen, so daß sich im Normalfall am Ausgang des zweiten Fre
quenzteilerbausteins B₂ die den Impulsdiagrammen der Fig. 5h) bis
5l) entsprechenden Impulsfolgen ergeben würden.
Zur Erzielung eines Teilerverhältnisses 1 : 3 wird entsprechend Fig. 7 nunmehr
so vorgegangen, daß von den vier diskreten Zuständen, die die beiden
Teilerstufen B₁ und B₂ erzeugen können, ein Zustand unterdrückt wird.
Daher sind zur Realisierung einer solchen im Verhältnis 1 : 3 teilenden
Stufe mindestens zwei ganze, insgesamt eine 1 : 4-Untersetzung bewirkende
Bausteingruppen erforderlich.
Die Zusatzschaltung zur Erzielung einer 1 : 3-Teilung umfaßt zunächst einen
Transistor T₄₀, der mit Kollektor und Emitter parallel zu dem Transistor
T₄ der zweiten Kippstufe K₂ des ersten Frequenzteilerbausteins B₁ geschaltet
ist. Durch geeignete Ansteuerung des Transistors T₄₀ ist es möglich,
diesen in seinen leitenden Zustand zu bringen, so daß sich über seine
Kollektoremitterstrecke ein Strompfad auch dann ausbildet und den
leitenden Zustand des Transistors T₄ simuliert, wenn dieser auf Grund
der eingangs geschilderten Schaltungsbedingungen eigentlich in seinem
Sperrzustand sein sollte. Dadurch überspringt die Schaltung eine bistabile
Kipposition bei Vorliegen geeigneter Bedingungen.
Um diese Bedingungen zu schaffen, verknüpft die Zusatzschaltung der Fig. 7
das steuernde Eingangssignal E₂ für den ersten Frequenzteilerbaustein B₁
mit dem Schaltzustandssignal Q′ des zweiten Frequenzteilerbausteins B₂
im Sinne einer NOR-Schaltung, die gebildet ist aus den Transistoren T₄₁
uns T₄₂. Das bedeutet, daß immer dann, wenn sowohl die Ansteuerimpulsfolge
E₂ als auch die Ausgangsimpulsfolge Q′ des zweiten Frequenzteiler
bausteins B₂ den Zustand log 0 aufweisen, die beiden von diesen Impulsfolgen
gesteuerten Transistoren T₄₁ und T₄₂ sperren und damit deren gemeinsamer
Ausgangsanschluß (zusammengeführte und über den Widerstand
R₄₀ mit Plusleitung verbundene Kollektoren) hoch liegt, also den Zustand
log 1 aufweist. In diesem Fall und unter diesen Bedingungen leitet dann
der Transistor T₄₀, da er über den Widerstand R₄₀ Basisstrom erhält,
und der zu diesem Zeitpunkt eigentlich auf der Sperrung des Transistors
T₄ beruhende Schaltzustand wird unterdrückt.
Zur Veranschaulichung wird auf die kleine Tabelle der Fig. 7 verwiesen,
in welcher die beiden hintereinander geschalteten Frequenzteilerstufen B₁
und B₂ sowie ihre Einzelkippbausteine K₁, K₂ sowie K 1′, K 2′ angegeben
sind. Der leitende oder jeweils eine Zustand der jeweiligen Kippstufe K₁
ist durch einen geschlossenen Kreis, der gesperrte Zustand beispielsweise
durch einen offenen Kreis dargestellt. Es ergeben sich von oben nach unten
die Schaltzustände I bis zunächst III mit den entsprechenden, wiederum
im zeitlichen Teilerverhältnis 1 : 2 ablaufenden Schaltzuständen der nach
geschalteten Frequenzteilerstufe B₂.
Durch die soeben geschilderte Schaltung wird der offen gezeichnete Kreis
der Kippstufe K₂ des Zustandes (IV) - der unterdrückt werden soll - effektiv
dadurch unterdrückt, daß der Transistor T₄ den leitenden Zustand
(also geschlossen ausgebildeten Punkt) der Kippstufe K₂ simuliert, so daß
sich der Schaltzustand I′ ergibt, der identisch ist zum Schaltzustand I.
Mit anderen Worten bedeutet dies nichts anderes, als daß nach drei durchgeführten
Schaltzuständen die Schaltung der Fig. 7 wieder auf den Aus
gangsschaltzustand zurückspringt, also eine 1 : 3-Frequenzteilung realisiert
wird.
Durch Zuführung eines externen Steuersignals an die Eingangsklemme
läßt sich ein zu den beiden Transistoren T₄₁ und T₄₂ parallel geschalteter
weiterer Transistor T₄₃, falls gewünscht in seinen leitenden Zustand
schalten, so daß die 1 : 3-Teilung unterdrückt werden kann. Mit anderen
Worten bildet somit die Verknüpfungsschaltung aus den Transistoren
T₄₁, T₄₂ und T₄₃ ein NOR-Gatter mit drei Steuereingängen.
Claims (7)
1. Asynchrone Frequenzteilerstufe für eine
Kraftstoffeinspritzanlage bei einer Brennkraftmaschine zur Erzeugung
einer die Anzahl der Einspritzimpulse pro Kurbelwellenumdrehung
bestimmenden Ausgangsimpulsfolge aus einer zur Kurbelwellendrehzahl
synchronen Steuerimpulsfolge, beispielsweise der Zündimpulsfolge, mit
bistabilen Kippstufen,
dadurch gekennzeichnet,
daß eine Ansteuervorstufe (T₁₀, T₁₁, T₁₂; T₃₂ bis T₃₇) vorgesehen ist, die aus der einen Steuerimpulsfolge (E₀) zwei antivalente Ansteuerimpulsfolgen (E₁, E₂) erzeugt,
daß jeder von zwei ein Teilerverhältnis von 1 : 2 erzeugenden Frequenzteilerbausteinen (B₁, B₂) besteht aus jeweils zwei hintereinander angeordneten und nach Art einer bistabilen Kippstufe (K₁, K₂) arbeitenden, über zwei getrennt zugeführte Signalimpulsfolgen (E₁, E₂) angesteuerten Verknüpfungsschaltungen (G₁, G₂; G₃, G₄) mit Ausgangssignalanschlüssen (q, ; Q, ),
daß den einen Eingängen von zur ersten Kippstufe (K₁) gehörenden Gatterschaltungen (G₅, G₆) die Ansteuerimpulsfolge (E₁) und den anderen Eingängen über Kreuz die Ausgangssignale (Q bzw. ) der zweiten Kippstufe (K₂) zugeführt werden,
entsprechend die einen Eingänge der zur zweiten Kippstufe (K₂) gehörenden Gatterschaltungen (G₇, G₈) die Ansteuerimpulsfolge (E₂) und die anderen Eingänge die Ausgangssignale (q, ) der ersten Kippstufe (K₁) zugeführt erhalten
und daß die Kippstufen (K₁, K₂) aus über Kreuz rückgekoppelten Transistoren (T₁, T₂; T₃, T₄) bestehen, denen jeweils an Emitter und Basis ansteuerbare Transistoren (T₅, T₆, T₇, T₈) vorgeschaltet sind, wobei den Basen der Ansteuertransistoren (T₅, T₆, T₇, T₈) die Ansteuerimpulsfolgen (E₁, E₂) zugeführt sind und wobei deren Emitter mit den Kollektoren der Transistoren der jeweils anderen Kippschaltung (K₂, K₁) entweder direkt oder kreuzweise verbunden sind.
daß eine Ansteuervorstufe (T₁₀, T₁₁, T₁₂; T₃₂ bis T₃₇) vorgesehen ist, die aus der einen Steuerimpulsfolge (E₀) zwei antivalente Ansteuerimpulsfolgen (E₁, E₂) erzeugt,
daß jeder von zwei ein Teilerverhältnis von 1 : 2 erzeugenden Frequenzteilerbausteinen (B₁, B₂) besteht aus jeweils zwei hintereinander angeordneten und nach Art einer bistabilen Kippstufe (K₁, K₂) arbeitenden, über zwei getrennt zugeführte Signalimpulsfolgen (E₁, E₂) angesteuerten Verknüpfungsschaltungen (G₁, G₂; G₃, G₄) mit Ausgangssignalanschlüssen (q, ; Q, ),
daß den einen Eingängen von zur ersten Kippstufe (K₁) gehörenden Gatterschaltungen (G₅, G₆) die Ansteuerimpulsfolge (E₁) und den anderen Eingängen über Kreuz die Ausgangssignale (Q bzw. ) der zweiten Kippstufe (K₂) zugeführt werden,
entsprechend die einen Eingänge der zur zweiten Kippstufe (K₂) gehörenden Gatterschaltungen (G₇, G₈) die Ansteuerimpulsfolge (E₂) und die anderen Eingänge die Ausgangssignale (q, ) der ersten Kippstufe (K₁) zugeführt erhalten
und daß die Kippstufen (K₁, K₂) aus über Kreuz rückgekoppelten Transistoren (T₁, T₂; T₃, T₄) bestehen, denen jeweils an Emitter und Basis ansteuerbare Transistoren (T₅, T₆, T₇, T₈) vorgeschaltet sind, wobei den Basen der Ansteuertransistoren (T₅, T₆, T₇, T₈) die Ansteuerimpulsfolgen (E₁, E₂) zugeführt sind und wobei deren Emitter mit den Kollektoren der Transistoren der jeweils anderen Kippschaltung (K₂, K₁) entweder direkt oder kreuzweise verbunden sind.
2. Teilerstufe nach Anspruch 1, dadurch gekennzeichnet, daß jeweils
einer der die Ansteuergatter (G₅ bis G₆) bildenden Transistoren (T₅,
T₆, T₇, T₈) mit jeweils einem der Transistoren (T₁ bis T₄) der
Kippstufen (K₁, K₂) symmetrisch geschaltet und kollektormäßig über
einen Widerstand (Epitaxiewiderstand R₁ bis R₄) verbunden ist und
daß der Kollektor des Ansteuertransistors (T₅ bis T₈) über einen Widerstand
(R₅ bis R₈) mit der Versorgungsspannung verbunden ist und
die Zustandsänderung der Ansteuertransistoren (T₅ bis T₈) bei Änderung
des logischen Zustands der Ansteuerimpulsfolge (E₁, E₂) über den
jeweiligen Kollektorwiderstand (R₅ bis R₈) den Kollektor dieses
Transistors, den Zwischenwiderstand (Epitaxiewiderstand R₁ bis
R₄) zum Kollektor des einen Transistors (T₁ bis T₄) der Kippstufe
(K₁, K₂) und über den jeweiligen Rückkupplungswiderstand (R₁₁ bis
R₁₄) auf den Schaltzustand des von dieser Zustandsänderung betroffenen
anderen Transistors der Kippstufe (K₁, K₂) einwirkt.
3. Frequenzteilerstufe nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß zur Ansteuerung und zur Bildung der beiden Ansteuerimpulsfolgen
(E₁, E₂) einem ersten, die steuernde Eingangsimpulsfolge aufnehmenden
Transistor (T₁₀) ein weiterer Transistor (T₁₁) nachgeschaltet
ist, daß an den Kollektoren dieser beiden, über Widerstände (R₂₁,
R₂₂) mit Versorgungsspannung verbundenen Transistoren die beiden
komplementären Ansteuerimpulsfolgen (E₁, E₂) abnehmbar sind und
daß in Reihe mit einem Widerstand (R₂₀) an den Kollektor des die An
steuerimpulsfolge (E₁) erzeugenden ersten Transistors (T₁₀) die Kol
lektoremitterstrecke eines weiteren Transistors (T₁₂) angeschlossen
ist, der seinerseits angesteuert ist vom Kollektor des zweiten Transistors
(T₁₁), derart, daß die beiden so erzeugten Ansteuerimpulsfolgen
(E₁, E₂) niemals gleichzeitig den Zustand log 1 aufweisen.
4. Teilerstufe nach einem oder mehreren der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß zur Erzielung eines ungeraden Teilerverhältnis
(1 : 3, 1 : 5. . . ) mindestens zwei hintereinander geschaltete Frequenz
teilerbausteine (B₁, B₂) vorgesehen sind und daß eine Zusatzschaltung
(T₄₀, T₄₁, T₄₂) vorgesehen ist, die so mit der letzten Kippstufe (K₁)
des ersten Frequenzteilerbausteins (B₁) verbunden ist, daß einer der
Schaltzustände des ersten Frequenzteilerbausteins (B₁) unterdrückt
ist.
5. Teilerstufe nach Anspruch 4, dadurch gekennzeichnet, daß die Zusatz
schaltung die Form eines NOR-Gatters aufweist, dessen einem Eingang
eine der Ansteuerimpulsfolgen (E₂) und dessen anderem Eingang
ein Schaltzustandssignal (Q′) einer der Kippstufen des nachgeschalteten
Frequenzteilerbausteins (B₂) zugeführt ist und daß die NOR-Gatter
schaltung bei Vorliegen geeigneter Schaltungsbedingungen einen Zusatz
transistor (T₄₀) derart aussteuert, daß der Schaltzustand eines der
Schaltungselemente des ersten Frequenzteilerbausteins in seinen gegenteiligen
Zustand überführt wird.
6. Teilerstufe nach Anspruch 5, dadurch gekennzeichnet,
daß der Zusatztransistor (T₄₀) mit seiner Emitterkollektorstrecke
parallel zu der Emitterkollektorstrecke des einen Transistors
(T₄) der zweiten Kippstufe (K₂) des ersten Frequenzteilerbausteins
(B₁) geschaltet ist, derart, daß dessen im vierten Schaltschritt
bei einer Untersetzung von 1 : 3 auftretender Sperrzustand in einen
leitenden Zustand umwandelbar ist.
7. Teilerstufe nach Anspruch 6, dadurch gekennzeichnet, daß der
Steuerausgang der Zusatzschaltung (NOR-Gatter T₄₁, T₄₂) durch
ein weiteres Schaltelement (Transistor T₄₃) und Zuleitung einer geeigneten
Steuerspannung an einem externen Eingang (M) unterdrückbar
ist.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19762636344 DE2636344A1 (de) | 1976-08-12 | 1976-08-12 | Frequenzteilerstufe |
FR7722808A FR2361779A1 (fr) | 1976-08-12 | 1977-07-25 | Etage diviseur de frequence |
US05/822,451 US4150305A (en) | 1976-08-12 | 1977-08-05 | Frequency divider circuits |
JP52096530A JPS6032368B2 (ja) | 1976-08-12 | 1977-08-11 | 非同期分周器 |
GB33671/77A GB1585621A (en) | 1976-08-12 | 1977-08-11 | Frequency divider circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19762636344 DE2636344A1 (de) | 1976-08-12 | 1976-08-12 | Frequenzteilerstufe |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2636344A1 DE2636344A1 (de) | 1978-02-16 |
DE2636344C2 true DE2636344C2 (de) | 1990-09-06 |
Family
ID=5985323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19762636344 Granted DE2636344A1 (de) | 1976-08-12 | 1976-08-12 | Frequenzteilerstufe |
Country Status (5)
Country | Link |
---|---|
US (1) | US4150305A (de) |
JP (1) | JPS6032368B2 (de) |
DE (1) | DE2636344A1 (de) |
FR (1) | FR2361779A1 (de) |
GB (1) | GB1585621A (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS556380A (en) * | 1978-06-28 | 1980-01-17 | Sharp Kk | Electrochromic display type electronic device |
DE3032704A1 (de) * | 1980-08-30 | 1982-04-29 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Integrierbarer frequenzteiler |
US4509182A (en) * | 1981-06-04 | 1985-04-02 | Matsushita Electric Industrial Co., Ltd. | Binary counter |
US4464773A (en) * | 1981-06-12 | 1984-08-07 | Itt Industries, Inc. | Dynamic synchronous binary counter with stages of identical design |
US4868511A (en) * | 1988-02-22 | 1989-09-19 | Hughes Aircraft Company | Digital sequencing circuit |
JPH02284743A (ja) * | 1989-04-27 | 1990-11-22 | Aisin Takaoka Ltd | 鋳型造型機の金型交換装置 |
KR100690954B1 (ko) * | 2000-01-19 | 2007-03-09 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 무선 fm 수신기 |
US7834663B2 (en) * | 2007-04-18 | 2010-11-16 | Oracle America, Inc. | NAND/NOR registers |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3351778A (en) * | 1964-10-08 | 1967-11-07 | Motorola Inc | Trailing edge j-k flip-flop |
CH433442A (de) * | 1965-06-04 | 1967-04-15 | Siemens Ag Albis | Schaltungsanordnung zur Erzeugung zweier um 90 gegeneinander phasenverschobener Impulsreihen |
US3621289A (en) * | 1967-12-12 | 1971-11-16 | Tokyo Shibaura Electric Co | Master-slave type j-k flip-flop circuits comprised by current switching type logical circuits |
US3663743A (en) * | 1970-07-21 | 1972-05-16 | Bell & Howell Co | Frequency dividing apparatus |
DE2216922C2 (de) * | 1972-04-08 | 1974-04-18 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Monolithisch integrierte Master-Slave-Flipflopschaltung |
US3970867A (en) * | 1975-02-18 | 1976-07-20 | Texas Instruments Incorporated | Synchronous counter/divider using only four NAND or NOR gates per bit |
-
1976
- 1976-08-12 DE DE19762636344 patent/DE2636344A1/de active Granted
-
1977
- 1977-07-25 FR FR7722808A patent/FR2361779A1/fr active Granted
- 1977-08-05 US US05/822,451 patent/US4150305A/en not_active Expired - Lifetime
- 1977-08-11 GB GB33671/77A patent/GB1585621A/en not_active Expired
- 1977-08-11 JP JP52096530A patent/JPS6032368B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2361779B1 (de) | 1982-11-19 |
JPS6032368B2 (ja) | 1985-07-27 |
JPS5323258A (en) | 1978-03-03 |
GB1585621A (en) | 1981-03-11 |
DE2636344A1 (de) | 1978-02-16 |
US4150305A (en) | 1979-04-17 |
FR2361779A1 (fr) | 1978-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2541163A1 (de) | Phasen- und/oder frequenzkomparator | |
DE2636344C2 (de) | ||
DE2755715C2 (de) | Logische Schaltung | |
DE2804444C2 (de) | ||
DE2944034C2 (de) | Flip-Flop-Schaltung sowie damit ausgerüstete Frequenzteilerschaltung | |
DE2618633C3 (de) | PCM-Decodierer | |
DE1537236B2 (de) | Im Takt geschalteter ein und ruck stellbarer FUp Flop | |
DE1293206B (de) | Schaltungsanordnung zur Erzeugung von Schwingungen | |
DE1814213C3 (de) | J-K-Master-Slave-Flipflop | |
DE2515089A1 (de) | Schaltungsanordnung zur erfassung von impulsen | |
DE602004009423T2 (de) | Frequenzteiler mit veränderlicher teilungsrate | |
DE1094296B (de) | Direkt galvanisch gekoppelte Transistorschaltung zur Durchfuehrung logischer Funktionen | |
DE1292183B (de) | Schaltungsanordnung zur Phasenkorrektur von von einem Taktgeber abgegebenen Signalen durch impulsfoermige Steuersignale | |
DE2239994A1 (de) | Vorrichtung zur regelung von frequenz und phase eines oszillators | |
DE1449573B2 (de) | ||
DE2703903C2 (de) | Master-Slave-Flipflopschaltung | |
DE2424930A1 (de) | Anordnung zur analog/digitalumwandlung | |
DE2656605C2 (de) | Zähler für elektrische Impulse | |
DE1084763B (de) | Anordnung zur Ableitung von Impulsgruppen aus einer Hauptimpulsfolge | |
DE2414308C3 (de) | Verfahren zur Änderung der Phasenlage eines Taktsignals | |
DE1491923C (de) | ||
DE1537236C (de) | Im Takt geschalteter, ein und ruck stellbarer Flip Flop | |
DE3807760C1 (de) | ||
DE1929144C (de) | Paritätsschaltung in ECL-Technik mit kurzer Laufzeit | |
DE2258210C3 (de) | Elektronische Quarzuhr |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8120 | Willingness to grant licences paragraph 23 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |