DE2656605C2 - Zähler für elektrische Impulse - Google Patents

Description

50

Die Erfindung bezieht sich auf einen Zähler für elektrische Impulse mit einer durch die zu zählenden Impulse über einen Zähleingpng zu steuernden Zählerkette aus einander gleichen bistabilen elektronischen Schaltzellen, bei dem durch die einzelnen an den Zähleingang gelegten Zählimpulse wenigstens bei der ersten Schaltzelle der Zählerkette ein Wechsel des digitalen Betriebszustands und damit eine Änderung des Zählstands der Zählerkette um eine Dualeinheit und außerdem bei jedem zweiten Wechsel des digitalen Betriebszustands der einzelnen Schaltzellen der Zählerkette gleichzeitig ein Wechsel des digitalen Betriebszustandes wenigstens der in der Zählerkette unmittelbar folgenden Schaltzelle oder durch eine entsprechende Umstellung der Schaltzellen auf einen gemeinsamen digitalen Betriebszustand der Übergang in einen definierten Ausgangs^ählstand A der Zählerkette eeeeben ist.

Solche binären Zähler sind z. B. in dem Buch Ulrich »Grundlagen der Digital-Elektronik und digitalen Rechentechnik«, Franzis-Verlag, München (1975), S. 172 —198 (vgl. z. B. S. 178), beschrieben. Die üblicherweise als Flip-Flop-Zellen bezeichneten elektronischen Schaitzellen bilden eine Zählerkette, wobei mindestens zwei Schaltzellen vorgesehen sind. Dabei kann bei jedem zweiten Wechsel des Betriebszi-._:ids die einzelne Schaltzelle ein Steuersignal an die unmittelbar folgende Schaltzellen weitergeben und diese dadurch zum Wechsel des Betriebszustandes veranlassen. Solche Zähler werden als Asynchronzähler bezeichnet. Es ist aber auch durch schalttechnische Mittel erreichbar, daß alle Schaltzellen, die aufgrund des jeweils vorliegenden digitalen Zustands der Zählerkette, also des Zählstandes durch den nächsten Zählimpuls in den anderen Betriebszustand kippen müssen, schon mit dem Erreichen des betreffenden Zählstands so weit vorbereitet werden, daß sie mit dem Auftreten des folgenden Zählimpulses sofort den Betriebszustand wechseln. Solche Zähler werden als Synchronzähler bezeichnet.

Gewöhnlich definiert der Äusgap*_.izählstand den Zähistand »Nuii« und ist gewühniich dadurch gegeben, daß bei allen Schaltzellen der Zählerkette derselbe eine digitale Betriebszustand vorliegt. Der hierzu komplementäre Zählstand ist dann der höchste Zählstand und bedeutet, <'aß bei allen Schaltzellen in der Zählerkette der andere, d.h. also der der logischen »Eins« entsprechende Betriebszustand vorliegt Ist dieser komplementäre Zählstand B erreicht, und gelangt an den Zähleingang ein weiterer zu zählender Impuls, so kippen die Schaitzellen der Zählerkette simultan an den der logischen »0« entsprechenden Zustand, so daß die Zählerkette wieder ihren Ausgangszählstand A erhält

Nun ist es bei verschiedenen Anwendungsmöglichkeiten, z. B. bei Verwendung eines solchen Zählers als Frequenzteiler, von Bedeutung, daß die Zählerkette bereits vor dem Erreichen des höchsten Zählstands in den Ausgangszustand A zurückkippt, was durch eine entsprechende Kodierung erreichbar ist. Dann V'ird automatisch mit dem Erreichen des ausgewählten Endzählstands C ein Rücksetzsignal ausgelöst, welches die eiitzelnen Schaltzellen, soweit dies erforderlich ist, auf den der logischen »0« entsprechenden digitalen Betriebszustand und damit den Zähistand der Zählerkette auf den Ausgangszählstand A zurückführt. Hat man z. B. eine aus vier Flip-Flop-Zellen aufgebaute Zählerkette, so kann man ersichtlich im Dualsystem insgesamt vom Ausgangszählstand »0« 15 Impulse zählen, bevor der Zählstand wieder in den Ausgangszustand A, der dem Zählstand »0 0 0 0« entspricht, zurückkippt.

Will man nun z. B. die Rücksetzung bereits im Anschluß an den fünften Zählimpuls erreichen, so hat mar bti der aus vier Flip-Flop-Zellen bestehenden Zählerkette folgenden Verlauf des Zählstandes:

Ausgangsdigitalstellung A 0 0 0 0

Stellung nach dem 1. Zählimpuls 0 0 0 1

Stellung nach dem 2. Zählimpuls 0 0 10

Stellung nach de-n 3. Zählimpuls 0 0 11

Stellung nach dem 4. Zählimpuls 0 10 0

Stellung nach dem 5. Zählimpuls Ö 1 Ö 1
und durch diesen veranlaßt

wieder die Ausgangsstellung A 0000

Das Rückstellungssi'jnal wird also durch den fünften Zählimpuls ausgelöst, da mit dem Erreichen der Digitalstellung »0101« die Entstehung eines Rücksetz-

signals erfolgt, durch welches die beiden logischen »1« dieses Zählerstandes zum Verschwinden gebracht, also durch die logische »0« ersetzt werden. Dies wird bei den bekannten Zählern z. B. über ein Dekodergatter erreicht, das auf den der logischen »l« in der ersten und in der dritten Schaltzelle reagiert und die Erzeugung des Rückstellsignals auslöst. Dann muß aber auch eine Veränderung des Zählerstands sich auf das das Rücksetzsignal erzeugende Gatter bemerkbar machen, so daß unter Umständen das Rücksetzsignal verschwindet, bevor die Rücksetzung des Zählerstands beendet ist. Um dem zu begegnen, hat man bisher für das Rücksetzsignal eine Zwischenspeicherung vorgesehen, was z. B. durch den zusätzlichen Einsatz einer verzögernd wirkenden Schaltung oder einer entsprechenden Speicherzelle, z. B. eines Flip-Flops, möglich ist.

Die Erfindung hat sich nun die Aufgabe gestellt, eine Möglichkeit anzugeben, welche im Vergleich zu der soeben genannten üblichen Möglichkeit einen geringeren technischen Aufwand erfordert. 2ö

Gemäß der Erfindung ist demgemäß bei einem der eingangs gegebenen Definition entsprechenden Zähler für elektrische Impulse vorgesehen, daß wenigstens bei der letzten Schaltzelle der Zählerkette ein Signalausgang zur Steuerung einer eine automatische Umwandlung des Zählstandes der Zählerkette aus einem aufgrund von Zählimpulsen erreichten und zwischen dem Ausgangszählstand A und dem zum Ausgangszählstand A komplementären Zählstand B liegenden bestimmten Zählstand C in den komplementären Zählstand B bewirkenden Logikschaltung vorgesehen ist, deren Signalausgang zur gemeinsamen Steuerung eines zusätzlichen Eingangs der einzelnen Schaltzellen der Zählerkette zur Erreichung des komplementären Zählstandes B dient und die unmittelbar mit dem Erreichen des Zählstands C anspricht, und daß außerdem mit dem auf den zur Erreichung des Zählstands Cführenden Zählimpuls folgenden nächsten Zählimpuls der Übergang des Zähistandes aus dem komplementären Zählstand B in den Ausgangszählstand A der Zählerkette verbunden ist.

Es wird also bei einem Zähler gemäß der Erfindung nicht der Zählstand beim Erreichen des Zählstands C unmittelbar in den Ausgangszählstand A zurückgesetzt, sondern der Zählstand automatisch in den Zählstand B übergeführt, aus welchem dann erst durch den folgenden Zählimpuls die Rücksetzung in den AusgüngS/üniMunu A bewirkt wird.

Dies wird an Hand des folgenden Beispiels erklärt, das mit einer vier Schaltzellen aufweisenden Zählerkette arbeitet und bei der die Vorsetzung mit dem vierten zu zählenden Impuls nach der Ausgangsstellung A automatisch erfolgen soll. Der Ausgangszustand A entspricht wie üblich der Digitalfolge 0 0 0 0. der Komplementärzustand B der Digitalfolge IMI. und gibt somit den größten Zählerstand wieder.

Ausgangsstellung A vordem 1. Zählimpuls 0 0 0 0

Stellung nach dem 1. und vor dem 2. Zählimpuls 0 0 0 1

Stellung nach dem 2. und vor dem 3. Zählimpuls 0 0 10

Stellung nach dem 3. und vor dem 4. Zählimpuls 0 0 11

Stellung C unmittelbar nach dem 4. Zählimpuls 0 10 0

und infolge des automatischen Überganges in Stellung B 1111

Stellung nach dem 5. Zählimpuls = Ausgangsstellung A 0 0 0 0

Das Vorsetzsignal wird also im vorliegenden Beispielsfalle bei einem Zählerstand C ausgelöst, der insgesamt zehn Dualstellen, nämlich 0 10 1, OMO. OMl, 1000, 100 1. 1010, 10 11. MOO, MOl. MIO von der Stellung ß, nämlich M 1 1, entfernt ist. Durch den 5. Zählimpuls wird dann eine Invertierung des Zählerstandes, das heißt eine Umsetzung der in der Stellung B vorliegenden Betriebszustände der vier Schaltzellen des Ausführungsbeispiels in den anderen Betriebszustand, bewirkt. Allgemein ist zu bemerken, daß man zweckmäßig die Zählerstellungen A und B mit dem Vorliegen eines jeweils identischen Betriebszustandes bei allen Sd.altzellen der Zählerkette verbindet, wie dies ja auch bei den beiden Beispielen gegeben ist.

Die weitere Ausgestaltung einer Vorrichtung gemäß der Erfindung sieht vor, daß mit der Zählerkette eine auf einen frei wählbaren Betriebszustand C ansprechende Dekodierung vorgesehen und diese derart augestaltet ist. daß unmittelbar beim Auftreten des Betriebszustandes C — also der Zählerstellung C mit anderen Worten — durch diese Dekodierung — ein Rücksetzsignal entsteht und durch dieses Rücksetzsignal eine Einwirkung auf diejenigen Schaltzellen der Zählerkette gegeben ist, deren Betriebszustand noch dem bei der Ausgangsstellung A entspricht, und daß diese Einwirkung in einer Invertierung dieser Betriebszustände, also in einem Kippen in den anderen Betriebszustand, besteht.

Der Vorteil liegt vor allem in der Möglichkeit, eine einfachere Dekodierung anzuwenden, als sie bei Anwendung der üblichen Rücksetztechnik verbunden ist. Solche vereinfachten Dekodierungsschaltungen gestatten, jedes beliebige Teilverhältnis einzustellen, wobei Mehrdeutigkeit gegeben ist. Infolge dieser Mehrdeutigkeit verschwindet das Umsetzsignal nicht mehr vorzeitig, sondern bleibt so lange erhalten, bis der nächste Zähltakt, also der nächste Zählimpuls, auftritt.

Damit besteht das Wesen der Erfindung darin, daß zur Verkürzung der Zählperiode, also der Einstellung der Teilverhältnisse, ein durch eine mehrdeutige Auskodierung des Zählerstandes bedingtes Rücksetzsignal erzeugt wird. Bevorzugt wird dann dabei dafür _tesorgt. daß die Rücksetzstellung in der Mehrdeutigkeit der Auskodierung des Rücksetzsignals enthalten ist.

Der Zähleingang 77V ist in beiden Fällen durch den einen logischen Eingang eines NOR-Gatters NE gegeben, das auch ggf. (vgl. F i g. 6) durch einen Inverter (Ih) ersetzt sein kann. Bei der in Fig. 1 und Fig. 3 gezeigten Darstellung eines Asynchronzählers gemäß der Erfindung ist außerdem ein externes Setz- bzw. Rücksetzsignal RE vorgesehen, das bei Bedarf angewendet und an den zweiten Eingang des NOR-Gatters NEzu legen ist Es wirkt dann im gleichen Sinne wie ein Zählimpuls. Der zwischen dem Vorbereitungstakt und dem Auslösetakt auf der Eingangsseite der ersten Schaltzellen Si vorgesehene Inverter dient der Takttrennung. Der Vorbereitungstakt und der Auslösetakt erscheinen an den Ausgängen 1Q1 bzw. 1Q 2 der ersten

Schaltzelle und sind in bekannter Weise an die entsprechenden Eingänge der nachgeschalteten Schaltzelle 52 gelegt, die im Falle der Fig. I die letzte Zelle der Zählerkette bildet. Bei der in Fig.3 dargestellten Anordnung ist noch eine weitere Zelle S₃ vorgesehen, die an die beiden Signalausgänge 2Ql und 2Q 2 der zweiten Schaltzelle 52 angeschlossen ist.

Bei der in F i g. 1 dargestellten Anordnung ist der (dem V<,". bereitungstakt entsprechende) Signalausgang 2Q 2 zur Beaufschlagung der die automatische Überführung des Zählstandes aus dem Zählstand C in den komplementären Zählstand B bewirkenden L agikschaltung vorgesehen, während der andere Ausgang 2Q 1 in diesem Falle keine Verwendung findet. Die Logikschaltung besteht aus zwei NOR-Gattern NB und NC. Wie is aus Fig. 1 ersichtlich ist der genannte Signalausgang 2Q2 der zweiten Schaltzelle 52 an den einen Eingang des NOR-Gatters NB gelegt, dessen zweiter Eingang mit demjenigen Eingang des den Zähleingang ZE biidenueii NOR-Gatiers NE verbunden ist, der durch das externe Setz- bzw. Rücksetzsignal RE beaufschlagt ist. Der Ausgang des NOR-Gatters NB liegt an dem einen Eingang eines weiteren NOR-Gatters NC, dessen zweiter Eingang unmittelbar mit dem Ausgang des den Zähleingang definierenden NOR-Gatters NE verbunden ist. Die für die Umsetzung aus dem Zählstand C in den komplementären Zählstand B dienenden Setzeingänge der beiden Schaltzellen S\ und 52 sind unmittelbar mit dem Signalausgang des NOR-Gatters Λ/Cund damit mit dem Ausgang der gemäß der Erfindung vorgesehenen Logikschaltung verbunden.

DaITh₁ ist die in Fig. 1 dargestellte Anordnung schaltbildmäßig vollständig - soweit man von Organen der Stromversorgung absieht — beschrieben. Die Stromversorgung ist auch bei den übrigen Schaltbildern außer acht gelassen, weil die dargestellten Elemente für sich und die Art ihrer Stromversorgung bekannt ist.

Die in F i g, 1 dargestellte Anordnung ist so ausgelegt, daß — ausgehend von dem Ausgangszustand Ä, also dem Zählerstand »0 0« — durch den zweiten Zählimpuls der Zustand C und damit die automatische Vorsetzung in den Zählerstand B, also dem Zustand »1 I«, erreicht wird, während der jeweilige dritte Zählimpuls erneut den Ausgangszustand A, also den Zählerstand »0 0«, einstellt. Dies wird an Hand des in F i g. 2 dargestellten Impulsdiagramms gezeigt, wobei in der ersten Spalte die am Zähleingang ZE auf Grund der Zählimpulse erzeugten logischen Zustände »0« und »1« und in der zweiten Spalte die am Ausgang 2Q 2 aufgrund der Zählimpulse entstehenden logischen Zustände darge- so stellt sind, die ihrerseits zur Steuerung des NOR-Gatters NB dienen. Die Zählimpulse sind der Reihe nach mit

»1.Z.I, 2.Z.1 7.Z.I.« bezeichnet In der letzten Spalte

sind die jeweils erreichten Zustände A beziehungsweise Cbeziehungsweise B angedeutet.

Die in F i g. 1 in Form eines Schaltschemas dargestellte Anordnung hat also die Eigenschaft, daß — ausgehend von dem Ausgangszustand A, also dem Zählerstand »0 0« - durch den zweiten Zählimpuls der Zustand C und damit eine automatische Umsetzung in den Zustand B - also dem Zählerstand »1 1« - erreicht wird, während der jeweils dritte Zählimpuls am Eingang 77V den Ausgangszustand A wieder herstellt. Die Anordnung wirkt somit als Teiler durch 3. Beim Auftreten des jeweils zweiten Zählimpulses nach dem Verlassen der Ausgangsstellung A wird die Stellung C erreicht, die in diesem Falle mit dem Zählerstand »1 0« verbunden ist so daß also die Schaltzelle S\ ihren Ausgangszustand wieder erreicht, die Schaltzelle 52 hingegen ihren Betriebszustand das erste Mal gewechselt hat. Dieser Wechsel wird als Kriterium für die automatische Einleitung der Umsetzung in den Zählerstand B verwendet. Da nämlich der Übergang der Schaltzelle 52 in den zweiten Betriebszustand mit dem Auftreten eines Impulses an dem dem Vorbereitungstakt entsprechenden Ausgang 2Q2 und damit mit einer Beaufschlagung des NOR-Gatters NB begleitet ist, wird bei der in F i g. 1 dargestellten Anordnung im Zusammenwirken mit dem Gatter NC und dem Gatter NE ein auf die Schaltzelle St wirkender Umsetzimpuls erzeugt, durch den auch diese Schaltzelle erneut den Betriebszustand wechselt, so daß der Zustand Il und damit di Zählerstellung »1 I« ohne weiteres Zutun einsteht. Der nächste, also dritte Zählimpuls setzt dann zunächst die Schaltzelle 5i und diese durch den dabei abgegebenen Sekundärimpuls auch die Schaltzelle Si in den Ausgangszustand A zurück.

Abgesehen von der bereits erwähnten Anwesenheit einer dritten Schnltzelle S) unterscheidet sich die in Fig.3 dargestellte Anordnung durch ein weiteres NOR-Gatter ND, über welches die Steuerung der Gatter NB beziehungsweise NC erfolgt. Dieses NOR-Gatter ND ist entbehrlich, falls die Anordnung als Teiler durch 5 wirken soll. Man kann nämlich den dem Vorbereitungstakt entsprechenden Ausgang der dritten Schaltzelle St, also den Ausgang 3Q2 (analog zum Ausgang 2Q2 von S₂ in Fig. 1), an den einen Eingang von NB legen und erreicht damit, daß der Zählerstand C jeweils mit dem 4. Zählimpuls nach dem Verlassen des Ausg;mgszustandes erreicht wird.

Dieses Prinzip läßt sich verallgemeinern, indem man die F i g. 1 beliebig durch weitere solcher Schaltzellen ergänzt und den dem Vorbereitungsiaki einsprechenden Taktausgang der letzten an den einen Eingang des NOR-Gatters NB legt, während im übrigen die Schaltung gemäß Fig. 1 erhalten bleibt. Hat man dann insgesamt η Schaltzellen 5,... S_n so wird hiermit automatisch eine Teilung durch 2ί"-'>+ 1 erreicht.

Will man hingegen noch andere Teilverhältnisse haben, so benötigt man noch ein zusätzliches Schaltmittel, also ein dem Gatter ND entsprechendes NOR-Gatter. Dieses NOR-Gatter ND kann aber auch bei einer Teilung durch 2^"-')+ 1 Verwendung finden, wie aus den nun folgenden ergänzenden Darstellungen einer Anordnung gemäß F i g. 3 folgt.

Entsprechend Fig.3 sind in dem Gatter ND drei durch je einen Transistor 71, T2, 7~3 realisierbare Verknüpfungsstellen eingezeichnet. Abgesehen von der bereits erwähnten Teilung durch 5 kann die Anordnung gemäß F i g. 3 auch für eine Teilung durch 6 oder eine TeiJüng durch 7 ausgestaltet werden. Welche der drei Transistoren Tl... Γ3 dann benötigt werden, zeigt die folgende Tabelle:

Transistoren in ND Π Tl

Teilung durch 5	nein	nein	ja
Teilung durch 6	ja	nein	ja
Teilung durch 7	nein	ja	ja

Der Transistor Ti durch den dem Auslösetakt entsprechenden Ausgang IQ1 der ersten Schaltzelle Si, der Transistor T2 durch den entsprechenden Ausgang 2Q1 von 52, der Transistor T3 durch den entsprechen-

den Ausgang 3<? 1 von S₃.

Für die Teilung durch 5 ist der dem Zustand C entsprechende Zählerstand durch »1 0 0« gegeben. Dies bedeutet, daß jeweils der erste Wechsel des Betriebszustandes der Schaltzelle S₃ vom Ausgangszustand als Kriterium benötigt wird. Es wird also das am Ausgang von S) erscheinende Signal zur Steuerung von NB verwendet. Durch die Anwesenheit des Gatters ND wird jedoch das Impulsdiagramm gegenüber dem in F i g. 2 dargestellten Fall geringfügig geändert, wie dies an Hand von Fig.4 dargestellt ist. Will man eine Teilung durch 6 haben, so ist der Zustand C mit dem Zählerstand »1 0 1« verbunden, so daß das Auftreten der logischen »1« nicht nur bei Sj, sondern auch bei Si zur Steuerung der Umsetzung in den Betriebszustand B, also dem Zählerstand »1 1 1« erforderlich ist. Für die Teilung durch 7 lautet der dem Zustand Centsprechende Zählerstand »1 1 0«, so daß neben dem Ausgangsimpuls von S3 der Ausgangsimpuls von S2 für die Umsetzung benötigt wird. Das zur Teilung durch / gehörende Impulsdiagramm ist aus F i g. 5 ersichtlich. Damit ergibt sich aber die aus der obigen Tabelle ersichtliche Ausgestaltung des Gatters ND mit Verknüpfungsstellen und deren Zuordnung zu den Ausgängen von Si beziehungsweise S2 beziehungsweise S3.

Es wird nun verständlich, daß man das soeben beschriebene Prinzip auch bei Zählerketten mit mehr als nur drei Schaltzellen anwenden kann. Das NOR-Gatter ND, dessen Ausgang in gleicher Weise wie bei F i g. 3 auf den einen Eingang von /Vß arbeitet, hat die für ein gewünschtes ganzzahliges Teilverhältnis erforderliche Anzahl von Verknüpfungsstellen, die je an den Ausgängen derjenigen Schaltzellen liegen, die für die Entstehung der Stellung Cvon Bedeutung sind.

Mit dem Dekodergatter ND wird an dessen Ausgang bei einem Zählerstand C ein Impuls erzeugt, der die Teilerzellen Si... S_n zurücksetzt. Dadurch wird der Zählvorgang vorzeitig abgebrochen und man erhält Teilverhältnisse, die kleiner sind als 2", wobei η die Zahl der Schaltzellen ist. In der Logikdarstellung folgen nach dem Dekodergatter ND die beiden NOR-Gatter NB und NC Diese sorgen für die Möglichkeit eines zusätzlichen Rücksetzeinganges X, der zum Beispiel für Prüfzwecke und andere äußere Eingriffe Anwendung finden kann.

Das Prinzip arbeitet deshalb besonders unkritisch, weil der Rücksetzimpuls nicht verschwindet, wenn der Zähler zurückgesetzt wird.

Der Rücksetzimpuls entsteht bei der vorgesehenen Zählerstellung mit dem Wechsel des Zählsignal? am Eingang TN von 0 auf 1 und bleibt bestehen, bis der Zählimpuls abgeklungen ist.

Dieser Vorteil wird durch eine Vereinfachung erreicht: Das Gatter /VD ist kein vollständiges Dekoder-Gatter, sondern enthält nur Eingänge für Q1 (dem Auslösetakt entsprechenden Ausgangsteil der einzelnen Schaltzellen Si... S_n). Die Dekodierung ist dadurch zwar mehrdeutig (siehe folgende Tabelle), doch ist hier nur entscheidend, bei welcher Stellung der Zählerkette /VD zum erstenmal anspricht und dies ist eindeutig. Die Mehrdeutigkeit wird überdies ausgenutzt, weil die Rücksetzstellung stets unter den verschiedenen Ansprechmustern enthalten ist. Deshalb bleibt während

Jo der Rücksetzung der entsprechende Befehl erhalten.

Eine Voraussetzung für die Schaltung ist jedoch, daß nach dem Rücksetzvorgang beim nächsten Zählimpuls alle Schaltzellen den Betriebszustand ändern.

Tabelle für den Zählerstand der Anordnung gemäß Fig. 3:

77V

3Ql

Gatter ,VD (Teilung durch S)

0*

1* (Rücksetzstellung B),
mehrdeutige Auskodierung durch
vereinfachtes Dekoder-Gatter)

5.Z.I.	1*	1*	1*	0*
l.Z.I.	1*	1*	0*	0*
2.Z.I.	1*	0·	1*	0*
3.Z.I.	1*	0*	0*	0*
4.Z.I.	0*	1*	1*	1*
Rücksetzimpuls	0*	1*	0*	1*
	0·	0*	1*

Stellung C fuhrt zur Erzeugung
des Rücksetzsignals und damit zur
Rucksetzstellung B

die zwei letzten Stellungen haben
keine Bedeutung

1* bebeutet »0« in der vorher verwendeten Darstellungsweise. 0* bedeutet »1« in der vorher verwendeten DarsteUungsweise.

Die obere Grenzfrequenz kann entweder durch die Laufzeit in der Asynchron-Zählerkette oder durch die Dauer des Rücksetzvorgangs bestimmt sein. Maßgebend ist der kritischere Fall. Diese werden aber vor allem auch durch die Auflade- und Entladungszeiten in den Schaltzeücn, den Gattern und dem Taktinverter ie mitbestimmt

Die in Fig.6 dargestellte Ausführungsform einer Vorrichtung gemäß der Erfindung ist ein Synchronzähler, der auf beliebige ganzzahlige Teilerverhältnisse innerhalb des größtmöglichen Zählerstandes programmierbar ist.

Die Anordnung enthält eine Zählerkette mit insgesamt zehn Schaltzellen S.... S₁₀, die zum Beispiel durch sogenannte Teiler-Flip-Flop-Zellen realisiert sein können. Jede Zelle weist auf der Eingangsseite zwei

Eingänge (Vorbereitungstakt und Auslösetakt, [master und slave]) auf. Der dem Vorbersitungstakt entsprechende Ausgang jeder Schaltzelle Si... arbeitet über je /"•nen Inverter (diese sind mit I\... /io bezeichnet) auf je «.men Verstärker, die im einzelnen mit Vl... VlO bezeichnet sind. An den mit Qi... QiO bezeichneten Ausgängen dieser Verstärker Vi... VlO kann der Zählerstand zwecks Anzeige oder Auswertung abgenommen werden.

Der Zähleingang ZE führt über einen Inverter /π an eine Verzweigungsstelle. Es ist nun jeder der Schaltzellen S\... Sio je ein NOR-Gatter zugeordnet, so daß zur Erzeugung der Zählerkette aus den Schaltzellen S\... Sw zehn NOR-Gatter Ni, N2... NiO gegeben sind. Jedes dieser NOR-Gatter weist eine erste Verknüpfungsstelle auf, die mit Ki beziehungsweise K2 ... beziehungsweise K10 bezeichnet sind. Alle diese Verknüpfungsstellen K 1... K 10 liegen an der genannten Verzweigungsstelle und somit am Ausgang des Inverters !·.·,.

Jedes der den einzelnen Schaltzellen zugeordneten NOR-Gatter .Ji ... NiO weist eine zweite Verknüpfungsstelle auf, die mit ki, k2... kiO bezeichnet sind. An diese ist der den Auslösetakt bildende Takteingang der jeweils zugeordneten Schaltzelle gelegt. Die gleichen Takteingänge werden von ZE aus über Iu und die genannte Verzweigungsstelle über zwei weitere in Serie liegende Inverter In und /13 versorgt.

Von der genannten Verzweigungsstelle aus arbeitet der Zähleingang ZE auf den einen Eingang eines JO NOR-Gatters N12, dessen zweiter Eingang über einen Inverter A₄ vom Rücksetzeingang RE (Reseteingang) her steuerbar ist. Der Ausgang des NOR-Gatters Ni₂ ist an die Rücksetzeingänge sämtlicher zehn Schaltzellen Si... Sio gelegt, so daß deren Potential durch dieses J5 Gatter N12 bestimmt wird.

Ein weiteres NOR-Gatter NIl dient der Möglichkeit des Anschlusses weiterer gleichartiger Zählerketten über einen Inverter /15 vom Ausgang QE. Jedes der den einzelnen Schaltzellen zugeordnete NOR-Gatter Ni beziehungsweise N2 beziehungsweise ... beziehungsweise N10 weist je eine weitere Verknüpfungsstelle L 1 beziehungsweise L2 beziehungsweise ... beziehungsweise L 10 auf, die zusammen mit einer Verknüpfungsstelle des Gatters Nii an einen gemeinsamen Eingang £ gelegt sind, der die Aufgabe hat, zur Erweiterung des Zählbereiches Kaskadierung) eine gleichartige Schaltung mit dem Ausgang QE anschließbar zu machen. Wenn diese Möglichkeit nicht benötigt wird, muß der Eingang /eauf »0« liegen.

Das der Schaltzelle Si zugeordnete NOR-Gatter N i weist nur die drei Verknüpfungsstellen Ki, ki und Li auf. Der Ausgang des dieser Schaltzelle S1 zugeordneten Inverters I\ ist jedoch an je eine weitere Verknüpfungsstelle der Gatter N2... NIi gelegt, die mit k IA k 13, k 1,4... k 1,10 bei den Gattern N2... NlO bezeichnet sind. Das NOR-Gatter N 2 hat nur die Verknüpfungsstellen K 2, k 2, L 2 und k 12.

Der Ausgang der Schaltzelle Si arbeitet über den Inverter I₂ auf je eine mit £23, k2,4, £2,5... £2,10 bezeichnete Verknüpfungsstelle der nachgeschalteten NOR-Gatter N3... NlO und eine Verknüpfungsstelle von NIl. N3 hat nur die Verknüpfungsstellen K3, £3, L 3, £13 und £23. Analoges gilt für die restlichen Schaltzellen. Der invertierte Ausgang der p-ten dieser Schaltzellen ist auf je eine weitere Verknüpfungsstelle der folgenden (10-p; NOR-Gatter N_p+l... NlO geschaltet und liegt außerdem an einer besonderen Verknüpfungsstelle von NIl. Sie sind bei dsm Gatter Np+i mit kp, p+i, kp.p+2... bezeichnet. Das Gatter N_phat insgesamt die Verknüpfungsstellen Kp, kp, Lp, £|_ιΓ. kip,.·. £p-i.p- Der Index ρ kann dabei jeden ganzzahligen Wert von 1 bis 10 annehmen, wobei jedoch die Verknüpfungsstelle nicht existiert, wenn ρ kleiner als der erste Index oder diesem g¹^-¹ ' · Dr, Kopplungsgatter Nu weist insgesamt 11 Veixnuptungsstellen auf, die nicht besonders bezeichnet sind.

Die Wirkungsweise der Anordnung ist im wesentlichen wie folgt:

Die Schaltzellen können dann umschalten, wenn der Ausgang von In von logisch »0« auf logisch »I« wechselt. Sie schalten jedoch nur dann um, wenn zuvor das zugehörige Gatter Nl bis NlO einen Vorbereitungstakt mit logisch »1« abgegeben hat. Dies ist dann der Fall, wenn alle vorausgehenden Ausgänge Q\ bis Q_p auf logisch »1« liegen, also die Ausgänge von /1 bis /_paut logisch »0« geschaltet sind, und wenn der »Slave-Takt« an den Ausgängen von l\ \ und /u auf logisch »0« liegt.

Zählraodul, zum Beispiel für Q_n = 0<:
Qa, Q₃ Qi Qi

0 1

1 0

0 1
0 1
0

I

10 0 0

t

1 1 1

Vorbereitung von Zelle 4 -

Der in Fig.6 darstellbare, voll programmierbare Teiler (es kann ein beliebiges ganzzahliges Teilerverhältnis von 1 :2 bis zu 1 : 1024 eingestellt werden) benötigt mit dem Eingang und Ausgang zur Erweiterung des Teilbereiches ein 16-PlN-Gehäuse.

Will man die Schaltung durch Anfügung weiterer Schaltzellen erweitern, so ist dies möglich, indem man die in Fig.6 dargestellte Anordnung ein zweites Mal verwendet und mit ihrem Erweiterungseingang Ie an den Ausgang (?£legt. Dann lassen sich Teiler bis. ²⁰ mit allen ganzzahligen Teilerverhältnissen realisieren. Die Verstärker Vl... VlO sind sogenannte »Open-Drain-Stufen« mit hochohmigen Lastwiderständen, so daß man ohne äußere Widerstände funktionsfähige Teiler aufbauen und auch ohne äußere Beschattung die Funktion mit einem Oszilloscop überprüfen kann.

Für hohe Arbeitsfrequenzen lassen sich äußere Lastwiderstände zuschalten. Die Verlustleistung der Endstufen in der integrierten Schaltung bleibt auch dann relativ klein. Die Anordnung ist CMOS-kompatibel. Die in Fig.6 dargestellte Anordnung ist unter anderem auch als verlustleistungsarmer Oktav-Teiler für elektronische Orgeln oder als Uhrenteiler einsetzbar.

Zur Programmierung eines gewünschten Teilerverhältnisses η einer Anordnung gemäß F i g. 6 zerlege man die Zahl (n— 1) in Dualstellen und verbinde die Ausgänge der entsprechenden Wertigkeit leitend miteinander und mit dem Rücksetzeingang RE

Will man zum Beispiel das Teilerverhältnis n=15 programmieren, so ist

(n-\)= 14=23 + 22+2',
so daß die Ausgänge Q 2, Q 3 und Q 4 gemeinsam anßf

13

zu legen sind.

Dabei ist noch zu bemerken, daß der Ausgang Q 1 der Potenz 2°, Q1 der Potenz 2>, Q 3 dem Dualwert 2², <?4 dem Wert 2\ Q5~2*, Q6~2^ä, Q7-2⁶, <?8~2⁷ und (? 9 -2⁸SOWIeC? 10 ~2> entspricht.

Hierzu 2 Blatt Zeichnungen

Claims (11)

Patentansprüche:

1. Zähler für elektrische Impulse mit einer durch die zu zählenden Impulse über einen Zähleingang zu steuernden Zählerkette aus einander gleichen bistabilen elektronischen Schaltzellen, bei dem durch die einzelnen an den Zähleingang gelegten Zählimpulse wenigstens bei der ersten Schaltzelle der Zählerkette ein Wechsel des digitalen Betriebszustands und damit eine Änderung des Zählstands der Zählerkette um eine Dualeinheit und außerdem bei jedem zweiten Wechsel des digitalen Betriebszustands der einzelnen Schaltzellen der Zählerkette gleichzeitig ein Wechsel des digitalen Betriebszu-Standes wenigstens der in der Zählerkette unmittelbar folgenden Schaltzelle oder durch eine entsprechende Umstellung der Schaltzellen auf einen gemeinsamen digitalen Betriebszustand der Obergang in einen definierten Ausgangszählstand A der Zählerkette gegeben ist, dadurch gekennzeichnet, daß wenigstens bei der letzten Schaltzelle (S_n) der Zählerkette (Si... S_n; /J=ganze Zahl ^2) ein Signalausgang zur Steuerung einer eine automatische Umwandlung des Zählstandes der Zählerkette (S\... S_n) aus einem aufgrund von Zählimpulsen erreichten und zwischen dem Ausgangszählstand A und dem zum Ausgangszähistand A komplementären Zählstand B liegenden bestimmten Zählstand Cin den komplementären Zählstand B bewirkenden Logikschaltung vorgesehen ist, deren Signalausjjing (NC; Λ/12) zur gemeinsamen Steuerung eines zusätzlichen ^Fingangs der einzelnen Schaltzellen der Zählerkette zur Erreichung des komplementären Zählstanck B dient und die unmittelbar mit dem Erreichen des Zählstands C anspricht, und daß außerdem mit dem auf den zur Erreichung des Zählstands C führenden Zählimpuls folgenden nächsten Zählimpuls der Übergang des Zählstandes aus dem komplementären Zählstand B in den Ausgangszählstand A der Zählerkette verbunden ist.

2. Zähler nach Anspruch 1, dadurch gekennzeichnet, daß dem Ausgangszählstand A der digitale Zustand »0« zugeordnet ist.

3. Zähler nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Logikschaltung (NB. NC, ND; N12) durch ein externes Setzsignal (RE) steuerbar ist.

4. Zähler nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Logikschaltung (NB, NC, NO) mindestens zwei Steuereingänge aufweist, die jeweils durch denselben Signalausgang je einer Schaltzelle der Zählerkette (S,... S_n) in derselben Weise gesteuert sind.

5. Zähler nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß in der aus einander gleichen Schaltzellen (Si, S₂ . ■.) aufgebauten Zäh'.crkette Schaltzellen mit zwei getrennten, entweder einen Vorbereitungstakt oder einen Auflösetakt führenden Eingangsteilen und zwei entsprechenden Ausgangsteilen verwendet und die jeweiligen Eingangsteile der jeweils nachgeschalteten Schaltzelle mit den entsprechenden Ausgangsteilen der jeweils unmittelbar vorausgehenden Schaltzelle verbunden sind, daß ferner der Zähleingang (ZE) über ein Eingangs-NOR-Gatter (NE) sowohl auf den den Auslösetakt führenden Eingangsteil als auch — nunmehr über einen Inverter (Ie) — an den den Vorbereitungstakt führenden Eingangsteil der ersten Schaltzelle (Si) der Zählerkette gelegt ist, daß schließlich ein Ausgangsteil der letzten Schaltzelle der Zählerkette an ein aus mindestens zwei NOR-Gattern bestehendes logisches Schaltnetz gelegt ist, welches einerseits eine Auskodierung des Rücksetzsignals, andererseits eine Unterdrückung der Auswirkung von Ladungsübergangszuständen auf den Zählerstand bewirkt, sowie die Einführung eines zusätzlichen äußeren Rücksetzsignals (zum Beispiel für Prüfzwecke) ermöglicht

6. Zähler nach Anspruch 5, dadurch gekennzeichnet, daß das logische Schaltnetz aus zwei NOR-Gattern (NB, NC) besteht, daß ferner der den Vorbereitungstakt führende Ausgangsteil der letzten Schaltzelle ^Sa) der Zählerkette an den einen Eingang des ersten NOR-Gatters (NB)des logischen Schaltnetzes gelegt ist, daß außerdem der zweite Eingang dieses NOR-Gatters (NB) an den zweiten Eingang des Eingangs-NOR-Gatters (NE) sowie an einen der Zuführung zusätzlicher Rückseizsignale dienenden Eingangs (RE) gelegt ist, während sein Ausgang und der eine Eingang des zweiten NOR-Gatters (NC) des logischen Schaltnetzes miteinander verbunden, der zweite Eingang des zweiten NOR-Gatters (NQdes logischen Schaltnetzes an den Ausgang des Eingangs-NOR-Gatters (NE) und der Ausgang des zweiten NOR-Gatters (NC) des logischen Schaltnetzes gemeinsam an die bei allen Schaltzellen (S_x, S₂...) der Zählerkette vorgesehenen Rücksetzeingänge gelegt ist.

7. Zähler nach Anspruch 5, dadurch gekennzeichnet, daß der den Auslösetakt führende Ausgangsteil der letzten Schaltzelle der Zählerkette zur Beaufschlagung des entweder aus drei NOR-Gattern oder einem Inverter mit zwei nachgeschalteten NOR-Gattern bestehenden logischen Schaltnetzei vorgesehen ist.

8. Zähler nach Anspruch 7, dadurch gekennzeichnet, daß der Eingang zu dem logischen Schaltnetz durch ein mindestens zwei Verknüpfungsstellen aufweisendes NOR-Gatter (ND) gegeben ist, dessen eine Verknüpfungsstelle durch den Ausgang der letzten Schaltzelle der Zählerkette, dessen zweite Verknüpfungsstelle durch den den Auslösetakt führenden Ausgangsteil einer anderen Schaltzelle der Zählerkette beaufschlagt und dessen Ausgang mit dem einen Eingang eines zweiten NOR-Gatters (NB) des logischen Schaltnetzes verbunden ist, daß außerdem der zweite Eingang dieses zweiten NOR-Gatters (NB) sowohl an den zweiten Eingang des Eingangs-NOR-Gatters (NE) als auch an einen der Zuführung zusätzlicher Rücksetzsignale dienenden Hilfseingang (RE) gelegt ist, während sein Ausgang und der eine Eingang des dritten NOR-Gatters (NC) des logischen Schaltungsnetzes miteinander verbunden, der zweite Eingang dieses dritten NOR-Gatters (NC) des logischen Schaltnetzes an den Ausgang des Eingangs-NOR-Gatters (NE) und der Ausgang des dritten NOR-Gatters (NC) des logischen Schaltnetzes gemeinsam an die bei allen Schaltzellen (Si, Si...) der Zählerkette vorgesehenen Rücksetzeingänge gelegt ist.

9. Zähler nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß in der aus η einander gleichen Schaltzellen (Si, S2...) aufgebauten Zählerkette Schaltzellen mit zwei getrennten, entweder

einen Vorbereitungstakt oder einen Aus'ösetakt führenden Eingangsteilen und zwei entsprechenden Ausgangsteilen und je einen Rücksetzeingang verwendet sind, daß dabei jeder der Schaltzellen (Si... Sw) jeweils ein NOR-Gatter (Ni... NlO) zugeordnet ist, dessen Ausgang auf den den Vorbereitungstakt führenden Eingangsteil und von dem eine Verknüpfungsstelie (kl... Jt 10) jeweils sowohl unmittelbar an den den Auslösetakt führenden Eingangsteil der zugehörigen Schaltzelle als auch eine Verknüpfungsstelie (K 1... K10) jeweils an einen verlaufenden Takt vor den Inverter /12 und /i3 und nach dem Inverter In gelegt ist, daß ferner der eine Eingang eines Eingangs-NOR-Gatters (N 12) an diesen verlaufenden Takt und sein zweiter Eingang durch ein von den Schaltzellen in Verbindung mit einer äußeren Verdrahtung erzeugtes Rücksetzsignal beziehungsweise Umsetzsignal über einen Rücksetzeingang (RE) beaufschlagt ist, während sein Ausgang unmittelbar an allen Rück-Setzeingängen der Schaltzellen der Zählerkette liegt

10.Zähler nach Anspruch 9, dadurch gekennzeichnet, daß der Ausgang, der v.m Rücksetzsignal auf logisch »1« gesetzt wird, jeder der die Zählerkette bildenden Schaltzellen (S\... Si₀) über je einen Inverter (I\... ha) sowohl an je einen Ausgangsverstärker (Vl... VlO) als auch an je eine Verknüpfungsstelle aller derjenigen NOR-Gatter (N2... NiO) gelegt ist, deren zugeordnete Schaltzellen (S2 ■ ■ ■ S\o) der jeweiligen Schaltzelle ^Si... S₃) jo jeweils nachgeschaltet sind, und daß die Ausgänge der einzelnen Schaltzellen (St... S10) an den zur Beaufschlagung mit den Rücksetz- beziehungsweise Umsetzsignalen vorgesehenen Eingang (RE) anlegbar sind.

11. Zähler nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß ein der Zuschaltung weiterer Zähler dienendes Ausgangs-NOR-Gatter NW vorgesehen ist, dessen Ausgang, zum Beispiel über einen Inverter As, an je eine zusätzliche Verknüpfungsstelle (H ... L 10) der den einzelnen Schaltzellen des nachgeschalteten Zählers zugeordneten NOR-Gatter anlegbar ist und von dem jeweils eine Verknüpfungsstelle von den invertierten Ausgängen jeuer der eigenen Schaltzellen (Si... Sw) des Zählers beaufschlagt ist.