DE2833211A1

DE2833211A1 - Elektronischer zaehler fuer elektrische digitalimpulse

Info

Publication number: DE2833211A1
Application number: DE19782833211
Authority: DE
Inventors: Otto Muehlbauer; Helmut Roesler
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1978-07-28
Filing date: 1978-07-28
Publication date: 1980-02-07
Also published as: JPS6011490B2; GB2026744B; FR2432249A1; JPS5521695A; GB2026744A; FR2432249B1; US4297591A; DE2833211C2

Description

SIEMENS AKTIENGESELLSCHAFT Unser Zeichen Berlin und München VPA

78 P 1 1 3 O 8RD

Elektronischer Zähler für elektrische Digitalimpulse

Die Erfindung bezieht sich auf einen elektronischen Zähler für elektrische Digitalimpulse mit einer durch die zu zählenden Impulse über einen Zähleingang zu steuernden Zählerkette aus einander gleichen Flip-Flopzellen, bei dem durch jeden auf den Zähleingang gegebenen Zählimpuls wenigstens ein Wechsel des Betriebszustands der ersten Flip-Flopzelle in den jeweils anderen Betriebszustand erfolgt und bei dem außerdem bei jedem zweiten Wechsel des Betriebszustandes der einzelnen Flip-Flopzellen der Zählerkette gleichzeitig ein Wechsel des Betrieb szustandes mindestens einer der betreffenden Flip-Flopzelle nachgeschalteten Flip-Flopzelle bzw. eine Rücksetzung der Betriebszustände aller Flip-Flopzellen der Zählerkette in einen dem Zählstand NULL entsprechenden Ausgangszustand gegeben ist, bei dem ferner jeweils zwischen zwei aufeinanderfolgenden Flip-Flopzellen der Zählerkette jeweils ein die Zählrichtung festlegender Umschalter vorgesehen und mit einem durch Steuersignale zu beaufschlagenden Steuereingang versehen ist und bei dem schließlich die Steuereingänge der einander gleichen Um-

909886/0462

VPA 78 P f 130BRD'

schalter gemeinsam an eine die Steuersignale liefernde Anlage angeschlossen sind.

Zähler der soeben definierten Art sind als asynchrone Vorwärts-Rückwärtszähler bekannt und beispielsweise auf S.176 des Buches von Dieter Ulrich "Grundlagen der Digital-Elektronik und digitalen Rechentechnik" 2. Auflage (München, 1975) beschrieben. Der Umschalter besteht aus einer Zusammenschaltung mehrerer einfacher logischer Gatter, durch die die beiden Ausgänge der vorgeschalteten Flip-Flopzelle und die ihnen zugeordneten Eingänge der nachgeschalteten Flip-Flopzelle miteinander verbunden sind und die ihrerseits mit einem zusätzlichen Steuereingang versehen ist. Beispielsweise kann der Umschalter die aus Fig. 1 oder Fig. 2 ersichtliche Ausgestaltung haben, auf die bei der Beschreibung der Figuren noch eingegangen wird.

Nachteilig für einen solchen Aufbau der Umschalter ist jedoch, daß sie bei ihrer Darstellung in monolithisch integrierten Zählern einen nicht unbeträchtlichen Platz auf dem Halbleiterchip erfordern und außerdem den Ener-^ gieverbrauch des Zählers merklich vergrößern.

Um hier eine Abhilfe zu geben wird gemäß der Erfindung der eingangs definierte elektronische Zähler derart ausgebildet, daß der Umschalter durch zwischen den Ausgängen der jeweils vorgeschalteten Flip-Flopzelle und den Eingängen der jeweils nachgeschalteten Flip-Flopzelle liegenden Transistoren in Transferschaltung gegeben ist, deren Steuerelektroden durch die Steuersignale beaufschlagt sind.

Hierzu eignet sich besonders die Ausgestaltung der Transistoren des Umschalters als MOS-Feldeffekttransistören, insbesondere als Feldeffekttransistoren vom Anreicherungstyp, deren Source- und Draingebiete jeweils an einem Eingang oder Ausgang der beiden beteiligten Flip-.

909886/0 462

Flopzellen gelegt und deren Gateelektroden durch die von der die Steuersignale für die Umschalter liefernden Anlage beaufschlagt sind.

In Fig. 1 und in Fig. 2 sind, wie bereits bemerkt jeweils bekannte Ausgestaltungen für den Umschalter im Blockschaltbild dargestellt, während in Fig. 3 eine bevorzugte Ausgestaltung gemäß der Erfindung und in Fig. das Zeitdiagramm der den Umschalter betreibenden Steuersignale gezeigt ist.

Die Flip-Flopzellen FF1 und FF2 stellen bei den in Fig. 1 bis 3 dargestellten Ausgestaltungen jeweils nur zwei aufelnanderfolgende Glieder der Zählerkette dar, die ihrerseits beliebig lang sein kann. Dabei ist zwischen je zwei Flip-Flopzellen jeweils ein Umschalter vorgesehen.

Die Flip-Flopzellen sind bei den in Fig. 1 und Fig. 2 dargestellten Anordnungen dynamische J-K-Flip-Flops, die jeweils einen Q-Ausgang und einen Q-Ausgang aufweisen, die jeweils zueinander invertierte Dualsignale führen. Neben dem gezeichneten Takteingang sind pro Flip-Flopzelle noch zwei Signaleingänge J und K vorgesehen. Der Umschalter US ist bei dem Beispiel gemäß Fig. 1 durch einen Inverter I und drei NAND-Gatter G mit jeweils zwei logischen Eingängen gegeben, die in der aus Fig. 1 ersichtlichen Weise zusammengeschaltet sind. Bei der in Fig. 2 dargestellten Anordnung besteht der Umschalter aus vier NAND-Gatter G, die ebenfalls jeweils zwei logische Eingänge aufweisen. Der Signalausgang des Ausgangsgatters bei den in Fig. 1 und Fig. 2 dargestellten bekannten Ausführungsformen liegt am Takteingang der jeweils nachgeschalteten Flip-Flopzelle FF2, während der Q- bzw. Q-Ausgang der jeweils vorgeschalteten Flip-Flopzelle FF1 an je einem der beiden Signaleingänge des Umschalters U liegt. Der Umschalter hat noch einen Eingang SE für die Steuersignale, die bei der Ausgestaltung gemäß Fig. 1

909886/0462

« P Π 3 O BRD

unmittelbar an das erste NAND-Gatter G des Umschalters iond über den Inverter I an das zweite NAND-Gatter G des Umschalters gelangen, wobei diese beiden NAND-Gatter bezüglich ihres zweiten Eingangs durch je einen Ausgang der vorgeschalteten Flip-Flopzelle FF1 gesteuert sind. Bei der in Fig. 2 dargestellten Ausführung sind bezüglich der Anschaltung der vorgeschalteten Flip-Flopzelle FF1 an den Umschalter US gegenüber der Ausführung gemäß Fig. 1 Abweichungen vorgesehen, auf die hier nicht näher eingegangen werden soll. Bei der Anordnung gemäß Fig. 1

ι-

ist die Vorwärtszählrichtung gegeben, wenn am Eingang SE des Umschalters eine logische Null anhängig ist, während beim Vorliegen einer logischen EINS nach rückwärts gezählt wird. Bei der Anordnung gemäß Fig. 2 ist das Verhalten gerade umgekehrt.

Aufgabe des elektronischen Umschalters ist es, entweder den Q-Ausgang oder den Q-Ausgang der vorherigen Stufe an den Takteingang der folgenden Zählstufe zu schalten.

Bei der in Fig. 3 dargestellten und der Erfindung entsprechenden Schaltung ist jeder Signalausgang (Zählausgang) der jeweils vorgeschalteten Flip-Flopzelle FF1 sowohl mit dem ersten als auch mit dem zweiten Zähleingang der jeweils folgenden Flip-Flopzelle FF2 über die Source-Drainstrecke je eines MOS-Feldeffekttransistors und die Gateelektroden der hierzu erforderlichen vier Feldeffekttransistoren paarweise derart zusammengefaßt und an je einen Ausgang der die Umschaltsignale liefern den Anlage·gelegt, daß jeder der Zählausgänge bzw. Zähleingänge jeweils nur über einen einzigen der vier genannten Feldeffekttransistoren mit je einem der beiden Ausgänge der die Umschaltsignale liefernden Anlage beaufschlagt ist.

Die vier Transistoren sind somit als Transfertransisto-

909886/0462

- / - ^VPA 78 P 113 0 BRD

ren geschaltet, mit deren Hilfe die Verschiebung von Ladungen zwischen den Ein- und Ausgängen der beiden beteiligten Flip-Flipzellen sowohl in Richtung von Zelle FF1 zur Zelle FF2 als auch in umgekehrter Richtung möglieh ist.

Es werden also zum Zwecke der Umschaltung der Zählrichtung in der Zählerkette die Kopplungen zwischen den Zählausgängen und Zähleingängen aufeinanderfolgender Zählstufen FF1 und FF2 nicht, wie sonst üblich, direkt, sondern über die Transfertransistoren T5 und T6 geführt, die dann durchgeschaltet sind, wenn ihre Gates mit einem entsprechenden logischen Pegel beaufschlagt sind. Durch die aus den beiden - ebenfalls zusammengefaßten - Transfertransistoren T7 und T8 bestehende Weiche läßt sich die Kopplung vertauschen.

Zur weiteren Ausgestaltung des Umschalters US ist ein weiteres Paar von Feldeffekttransistoren T9 und T1O vorgesehen, mittels deren Hilfe und eines an die Gateelektroden dieser beiden Transistoren gemeinsam gelegten und von der die den Umschalter US bedienenden Signale liefernden Anlage gelieferten weiteren Signals C die vier Transferverb indungen an ein Ableitungspotential Uge> z.B. an Masse, gelegt und die im Umschalter gespeicherten Ladungen rechtzeitig für die nächste Umschaltung zum Abfließen gebracht werden können. Dies ist insbesondere dann wichtig, wenn, wie in dem in Fig. 3 dargestellten Fall, die Flip-Flopzellen der Zählerkette als Master-Slave-Flip-Flops ausgebildet sind.

Bei diesen hat man zwei Zähleingänge, die zueinander invertierte Takte T und T führen und die im folgenden

in s

nach dem jeweils zugeordneten Takt mit den Bezugszeichen T und T versehen sind. Demzufolge führt der Zählein-

Ql S

gang T die zum anderen Zähleingang T invertierten Digitalsignale. Außerdem ist je ein Rücksetzeingang

909886/0462

für den Masterteil und für den Slaveteil der einzelnen Flip-Flopzellen der Zählerkette vorgesehen.

Der Zähleingang T ist an je einen Signaleingang zweier UND-Gatter G1 und G2 gelegt, die jeweils noch einen zweiten logischen Eingang aufweisen. Der Zähleingang T_m liegt am Gate eines Feldeffekttransistors T3, dessen Source auf den zweiten Eingang des ersten UND-Gatters G1 geschaltet ist. Der Zähleingang T liegt außerdem am Gate eines weiteren Feldeffekttransistors T4, dessen Source mit dem zweiten Eingang des zweiten UND-Gatters G2 verbunden ist. Die zweiten Eingänge der beiden UND-Gatter G1 und G2 und damit die Sourcegebiete der beiden Feldeffekttransistoren T3 und T4 sind außerdem über je eine Parallelschaltung der Source-Drainstrecke eines Feldeffekttransistors T1 bzw. T2 mit je einem Kondensator C1 bzw. C2 an ein gemeinsames Bezugspotential, insbesondere an Masse, gelegt. Die Gates der beiden den UND-Gattern G1 und G2 vorgeschalteten Feldeffekttransistoren T1 und T2 sind mit einander verbunden und liegen an einer für alle Flip-Flopzellen der Zählerkette zuständigen Rücksetzleitung Reset 2, welche die für Rücksetzung der Masterteile in den Flip-Flopzellen in den Ausgangszustand NULL der Zählerkette notwendigen Signale führt.

G1

Der Signalausgang des ersten UND-Gatters/liegt an einem der beiden Signaleingänge eines ersten NOR-Gatters G3, der Signalausgang des zweiten UND-Gatters G2 liegt an einem der drei Signaleingänge eines zweiten NOR-Gatters G4. Der den Q-Ausgang der betreffenden Flip-Flopzelle FF1 bzw. FF2 bildende Signalausgang des ersten NOR-Gatters G3 ist außerdem mit dem Drain des bereits erwähnten Feldeffekttransistors T3, der den Q-Ausgang der Flip-Flopzelle bildende Signalausgang des zweiten NOR-Gatters G4 ist mit dem Drain des ebenfalls erwähnten Feldeffekttransistors T4 verbunden/Außerdem liegt der zweite Eingang des ersten NOR-Gatters G3 am Signalausgang des zwei-

909886/0462

- HÜ-

- / - vpa78 P Π 3 O BRD

ten NOR-Gatters G4 und der zweite Eingang des zweiten NOR-Gatters G4 am Signalausgang des ersten NOR-Gatters G3, so daß die beiden den wesentlichen Teil des Slaves bildenden NOR-Gatter G3 und G4 miteinander kreuzgekoppelt sind. Der letzte Eingang des zweiten NOR-Gatters G4 ist an eine für alle Flip-Flopzellen der Zählerkette zuständigen weiteren Rücksetzleitung Reset 1 angeschlossen, in welcher die für die Rücksetzung der Slaves in den Ausgangszustand notwendigen Rücksetzsignale geführt werden.

Die bisher beschriebenen Teile stellen den üblichen Aufbau einer Master-Slave-Flip-Flopzelle dar, deren Betriebsweise als bekannt gelten kann. Der für die Erfindung wesentliche Teil ist vielmehr durch den die Verbindung zwischen jeweils aufeinanderfolgenden Flip-Flopzellen FF1 und FF2 befindlichen und nach der Lehre des Anspruchs 1 ausgestalteten Umschalter US gegeben.

Dieser Umschalter US enthält sechs Feldeffekttransistoren T5 - T10. Dabei ist der Q-Ausgang der vorgeschalteten Flip-Flopzelle FF1 über die Source-Drainstrecke des Transistors T6 mit dem T-Eingang der folgenden Zelle FF2 und über die Source-Drainstrecke des Transistors T7 mit dem T -Eingang der folgenden Zelle FF2 verbunden. Der Q-Ausgang der vorgeschalteten Zelle FF1 liegt über der Source-Drainstrecke des Transistors T5 am T -Eingang und über den Transistor T8 am T -Eingang der folgenden Flip-Flopzelle FF2. Die Gateelektroden der Transistoren T5 und T6 werden durch ein gemeinsames erstes Signal, die Gateelektroden der Transistoren T7 und T8 durch ein gemeinsames zweites Signal B gesteuert.

Die beiden noch genannten Feldeffekttransistoren T9 und T10 werden über ihre Gateelektroden gemeinsam durch ein Signal C gesteuert und liegen mit ihren Sourcegebieten an einem Ableitungspotential V , während das Draingebiet

S S

909886/0462

des Transistors T9 an den Eingang -T und das Draingebiet des Transistors T10 an den Eingang T der auf den Umschalter US folgenden Zelle und damit an die Drains der Transistoren T6 und T8 bzw. T5 und T7 angeschlossen ist. 5

Zu bemerken ist, daß die einzelnen Feldeffekttransistoren möglichst einheitlich ausgestaltet sind. Vorzugweise werden ausschließlich Transistoren vom Anreicherungstyp, insbesondere vom n-Kanaltyp, verwendet. Es versteht sich außerdem, daß der Zähler und damit auch die Flip-Flopzellen FF1 und FF2 samt den sich zwischen ihnen befindenden UMschaltern US in einer monolithisch integrierten Halbleiterschaltung ohneweiteres vereinigt werden können.

Ersichtlich werden die Kopplungen zwischen unmittelbar aufeinanderfolgenden Stufen FF1 und FF2 der Zählerkette nicht wie üblich direkt, sondern über die beiden Transfertransistoren T5 und T6 geführt, durch welche der Vorwärts-Zählbetrieb eingeschaltet wird, und die dann durchgeschaltet sind, wenn an ihren miteinander verbundenen Gateelektroden eine logische Eins anliegt. Durch eine einfache Weiche aus den beiden Transfertransistoren T7 und T8 läßt sich die Kopplung vertauschen. Dabei ist vorgesehen, daß die beiden Transistoren C9 und C10 eine Entladestufe bilden, indem sie - gesteuert durch das gemeinsame Signal C - mitunter leitend werden, damit die Masterteile der Flip-Flops FF1 bzw. FF2 an das Potential

V (Nullpotential) kurzzeitig gelangen und die vom vorss

herigen Betriebszustand noch vorhandenen elektrischen Ladungen ausgeglichen werden.

Die Umschaltung über den Umschalter US läßt sich immer durchführen, wenn der Zähler vollbeaufschlagt ist und deshalb in allen Flip-Flopzellen der Zählerkette eine logische Eins anhängig ist, weil über die Rücksetzleitungen Reset 1 und Reset 2 eine logische Null eingestellt wurde. In diesem Falle kann auf die einen Ladungskiller

909886/0462

- to-

- / - ^VPA 78 P 113 0 BRD

K verzichtet werden. In jedem anderen Fall ist die Entladestufe K notwendig, weil sonst die Flip-Flops in der Zählerkette in Reaktion auf das Umschalten infolge der angestauten Ladungen beliebige Lagen einnehmen würden.

Ein Zeitdiagramm der bei Betätigung des Umschalters US anzuwendenden Impulse A, B und C ist in Fig. 3 dargestellt.

Das Signal A dient dazu, um den Zähler auf die Vorwärts-Zählrichtung umzuschalten. Es ist ein Dauersignal, welches an den Gates der beiden Transistoren T5 und T6 anliegt und diese leitend macht. Soll auf die Rückwärts-Zählrichtung umgeschaltet werden, so wird das Signal A unterbrochen und stattdessen das Signal B eingeschaltet, durch welches die Transistoren T7 und T8 aktiviert werden. Das Signal C, das zur Beaufschlagung der beiden Killertransistoren T9 und T1O in der Entladestufe K erforderlich ist, erscheint zwischen den beiden Signalen A und B. Eine automatisch die Signale A und B und C erzeugende Anlage muß also so ausgelegt sein, daß durch die willkürlich vorzunehmende Unterbrechung zunächst die Entstehung eines Killersignals C und erst dann die Entstehung des jeweils für die Umschaltung in die andere Zählrichtung erforderlichen Umschaltsignals A bzw. B ausgelöst wird.

Der Einsatz eines Zählers der beschriebenen Art ist, wie bereits angedeutet, als Amplitudenabschwächer für eine elektronische Orgel günstig, weil dort die Tonamplitude von Null beginnend erst ansteigen und spater vom Tonmaximum wieder abfallen soll. Dazu wird einer der beschriebenen Zähler mit einem R-2R-Netzwerk verwendet. Ein Eingang wird auf die Tonfrequenz gelegt, der andere auf Masse oder vorzugsweise auf ein mittleres .Potential geschaltet. Am Ausgang erscheint die abgeschwächte Tonamplitude. Sie schwingt dann um einen Mittelwert, wenn der eine Ein-

909886/0462

VPA 78p Π 3 O BRD

gang auf einen Mittelwert gelegt wurde. Das den Einschalteknack bedingende Versetzen um die Mittelspannung läßt
sich auf diese Weise vermeiden.

Im übrigen in gleicher Weise wie die bekannten Asynchron-Vorwärts-Rückwärtszähler eingesetzt werden.

4 Figuren

8 Patentansprüche

909886/0462

Claims

Patentansprüche

78 ρ ί _t 3 ο _BRD

1 / Elektronischer Zähler für elektrische Digitalimpulse mit einer durch die zu zählenden Impulse über einen Zähleingang zu steuernden Zählerkette aus einander gleichen Flip-Flopzellen, bei dem durch jeden auf den Zähleingang gegebenen Zählimpuls wenigstens ein Wechsel des Betriebszustands der ersten Flip-Flopzelle in den jeweils anderen Betriebszustand erfolgt und bei dem außerdem bei jedem zweiten Wechsel des Betriebszustandes der einzelnen Flip-Flopzellen der Zählerkette gleichzeitig ein Wechsel des Betriebszustandes mindestens einer der betreffenden Flip-Flopzelle nachgeschalteten Flip-Flopzelle bzw. eine Rücksetzung der Betriebszustände aller Flip-Flopzellen der Zählerkette in einen dem Zählstand NULL entsprechenden Ausgangszustand gegeben ist, bei dem ferner jeweils zwischen zwei aufeinanderfolgenden Flip-Flopzellen der Zählerkette jeweils ein die Zählrichtung festlegender Umschalter vorgesehen und mit einem durch Steuersignale zu beaufschlagenden Steuereingang versehen ist und bei dem schließlich die Steuereingänge der einander gleichen Umschalter gemeinsam an eine die Steuersignale liefernde Anlage angeschlossen sind, dadurch gekennzeichnet, daß der Umschalter (US) durch zwischen den Ausgängen (Q, Q) der jeweils vorgeschalteten Flip-Flopzelle (FF1) und den Eingängen (T_»T ) der jeweils nachgeschalteten Flip-Flopzelle (FF2) liegenden Transistoren (T5 - TS) in Transferschaltung gegeben ist, deren Steuerelektroden (Gates) durch die Steuersignale (A, B) beaufschlagt sind.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Transfertransistoren (T5 - T8) ebenso wie die übrigen an der Schaltung der Flip-Flopzellen (FF1, FF2) der Zählerkette beteiligten Transistoren (T1 - T4) als MOS-Feldeffekttransistören vom Anreicherungstyp, insbesondere vom n-Kanaltyp, ausgebildet sind.

909886/0462

ORIGINAL INSPECTED

- 2 - VPA 78 P M 3 O BRD
3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Flip-Flopzellen (FF1, FF2) der Zählerkette als Master-Slave-Flip-Flopzellen ausgebildet sind.
4. Vorrichtung nach den Ansprüchen 1 bis 3> dadurch gekennzeichnet, daß der Q-Ausgang der jeweils vorgeschalteten Flip-Flopzelle (FF1) über je einen Feldeffekttransistor (T6, T7) mit je einem der beiden Eingänge (T , T) und der Q-Ausgang dieser Flip-Flopzelle (FF1)

Ul 5

über je einen weiteren Feldeffekttransistor (T5, T8) ebenfalls mit je einem der beiden Eingänge (T .T) der

m s

jeweils nachgeschalteten Flip-Flopzelle (FF2) verbunden ist und daß die Steuerelektroden dieser, den Umschalter (U) bildenden Feldeffekttransistoren in Transferschaltung von den die Umschaltung der Zählrichtung bewirkenden Signalen (A,B) beaufschlagt sind.
5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Steuerelektroden der die beiden Ausgänge (Q,Q) der vorgeschalteten Flip-Flopzelle jeweils mit den im Vorwärts-Zählbetrieb zugeordneten Eingängen (T ,T) der

tu s

jeweils nachgeschalteten Flip-Flopzelle verbindenden Feldeffekttransistoren (T5> T6) gemeinsam durch ein erstes Steuersignal (A) und die Steuerelektroden der beiden anderen Transfertransistoren (T7₅ T8) gemeinsam durch ein zweites Steuersignal (B) beaufschlagt sind.
6. Vorrichtung nach den Ansprüchen 4 oder 5, dadurch gekennzeichnet, daß eine aus zwei weiteren Feldeffekttransistoren (T9_} T10) in Transferschaltung bestehende und durch ein drittes Steuersignal (C)

im Umschalter (U) vorgesehen ist.
7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Sourcegebiete der beiden Feldeffekttransistoren

(T9, T10) der Entladungsstufe gemeinsam an ein Ausgleichspotential (V ) und ihre Draingebiete an jeweils einen ss

909886/0482

78 P 11 3 O BRD

der "beiden Zähleingänge (T ,T ) der auf den Umschalter (U folgenden Flip-Flopzelle gelegt sind und daß das dritte Steuersignal an die beiden miteinander verbundenen Steuerelektroden der beiden Feldeffekttransistoren (T9, T10) der Entladungsstufe (K) angelegt ist.
8. Vorrichtung nach den Ansprüchen 1 bis 7> dadurch gekennzeichnet , daß die den Umschalter (US) bildenden Transfertransistoren (T5 - T10) simultan mit den übrigen Feldeffekttransistoren des in einer monolithisch integrierten Halbleiterschaltung zusammengefaßten elektronischen Zählers hergestellt sind.

909886/0462