DE2616641B2 - Schaltanordnung zur Spannungserhöhung - Google Patents
Schaltanordnung zur SpannungserhöhungInfo
- Publication number
- DE2616641B2 DE2616641B2 DE2616641A DE2616641A DE2616641B2 DE 2616641 B2 DE2616641 B2 DE 2616641B2 DE 2616641 A DE2616641 A DE 2616641A DE 2616641 A DE2616641 A DE 2616641A DE 2616641 B2 DE2616641 B2 DE 2616641B2
- Authority
- DE
- Germany
- Prior art keywords
- misfet
- voltage
- inverter
- switching arrangement
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G19/00—Electric power supply circuits specially adapted for use in electronic time-pieces
- G04G19/02—Conversion or regulation of current or voltage
- G04G19/04—Capacitive voltage division or multiplication
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
Description
Aus der DT-OS 18 07 105 ist bereits eine Schaltanordnung
der im Oberbegriff des Patentanspruchs 1 beschriebenen Art entnehmbar. Sie dient zum Treiben
eines Flip-Flops, beispielsweise bei elektronischen Armbanduhren. Bei der bekannten Schaltanordnung ist
es nicht möglich, die Spannung des einlaufenden Impulssignals zu erhöhen.
In F i g. 1 ist eine bekannte Schaltung gezeigt, mit der
dies möglich ist. Sie enthält Dioden D\ und D2,
Kondensatoren Q und C2 und Inverter IN\ und IN2. Sie
wird durch ein von einer Impulssignalquelle T kommendes, am Inverter IN1 anliegendes Impulssignal
angesteuert
In dieser Schaltung ist die Spannung an der Anode (also an der p-Seite) der Diode kleiner als die Spannung
an der Kathode (also der η-Seite) der Diode, und zwar um den Spannungsabfall Vi in Durchlaßrichtung. Daher
treten an der am Ausgang auftretenden Spannung bei dieser Schaltung die auf Grund der Dioden hervorgerufenen
Spannungsabfälle auf. Diese Art von Schaltungen κι weist nämlich den Nachteil auf, daß dann, wenn sie aus η
Stufen bestehen, welche jeweils eine Diode enthalten, an denen jeweils ein Spannungsabfall Vf in Vorwärtsrichtung
auftritt die Ausgangsspannung an der letzten Stufe der Schaltung gleich η Vin—üVf ist, wobei V1n die
is Eingangsspannung ist Es ist weiterhin von Vorteil, eine
Schaltanordnung zur Verwendung in einer elektronischen Armbanduhr in integrierter Bauweise herzustellen,
so daß dadurch der Raumbedarf für die Schaltung klein bleibt
Der Erfindung liegt daher die Aufgabe zugrunde, eine Schaltanordnung anzugeben, mit der ein einlaufendes
Signal erhöht werden kann und bei der keine Spannungsverluste durch die Schaltelemente auftreten.
Die Schaltanordnung soll in integrierter Bauweise nach der Komplementär-Transistor-Logik mit MISFETs
aufgebaut sein.
Diese Aufgabe wird erfindungsgemäß bei der gattungsgemäßen Schaltanordnung durch die vom
kennzeichnenden Teil des Patentanspruchs 1 erfaßten Maßnahmen gelöst.
Da bei der erfindungsgemäßen Schaltanordnung die Source-Elektroden der als Schalteinrichtungen verwendeten
MISFETs mit dem Substrat verbunden sind, entstehen bei der erfindungsgemäßen Schaltanordnung
iss keine Spannungsverluste, die sich auf die Höhe des
Ausgangssignals auswirken könnten.
Bevorzugte Weiterbildungen und Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche 2
bis 4.
Die Erfindung wird nachstehend anhand der Zeichnungen beispielsweise näher erläutert. Es zeigt
F i g. 1 die herkömmliche Schaltanordnung,
F i g. 2 eine erfindungsgemäße Schaltanordnung und F i g. 3 Schwingungsformen, anhand denen die Arbeitsweise der in Fig.2 dargestellten Schaltung erläutert wird.
F i g. 1 die herkömmliche Schaltanordnung,
F i g. 2 eine erfindungsgemäße Schaltanordnung und F i g. 3 Schwingungsformen, anhand denen die Arbeitsweise der in Fig.2 dargestellten Schaltung erläutert wird.
In Fig.2 ist eine Schaltanordnung gemäß einer Ausführungsform der Erfindung dargestellt Wie in
F i g. 2 dargestellt, dienen die n-Kanal-MISFETs Mx und
so M2, deren Source-Elektroden mit dem Substrat
verbunden sind und als Ausgangsanschlüsse verwendet werden, erfindungsgemäß als Schalter in herkömmlichen
Schaltanordnung. Um die MISFETs M\ und M2 in
Abhängigkeit eines Impulseingangssignals T abwechselnd zu schalten, wird das Ausgangssignal einer im
weiteren noch zu beschreibenden Impulspegel-Umsetzerschaltung verwendet.
Die Impulspegel-Umsetzerschaltung enthält zwei komplementäre Schaltungsteile, die jeweils aus einem
to n-Kanal-MISFET M3(Ma) und einem in Kaskade
geschalteten p-Kanal-MISFET Ms(M6) bestehen. Die
Ausgangssignale der komplementären Schaltungsteile Ma und M6 (M3 und Ms) werden der Gate-Elektrode des
MISFETs M3 (Ma) das Impulseingangssignal T wird
b5 über Inverter //Vi und IN2 der Gate-Elektrode des
MISFETs Ms und das zum Impulseingangssignal T invertierte Impulssignal T wird über den Inverter /Λ/ι
der Gate-Elektrode des MISFETs M6 zugeleitet Die
Leitfähigkeit ß„ der Kanäle der n-Kanal-MISFETs M3
und Ma und die Leitfähigkeit ßp der Kanäle der
p-Kanal-MISFETs M5 und M6 ist so gewählt, daß
folgende Ungleichung (1) erfüllt ist:
Bei dieser Schaltanordnung wird die an der Source-Elektrode des Schalter-MISFETs Mx auftretende,
erhöhte Spannung als Spannungsquelie für die ι ο
Komplementärschaltung (M3, M5) verwendet, um den
Schalter-M'SFET Mi der ersten Stufe zu steuern, wogegen die (nicht dargestellte) Ausgangsspannung
dieser Schaltanordnung als Spannungsquelle für die Komplementärschaltung (Ma, M6) verwendet wird, um
den Schalter-MISFET M2 der zweiten Stufe zu steuern. Mit dieser Inversion wird eine feste Spannung - VOo an
den Eingang des Schalter-MISFETs Mx der ersten Stufe
angelegt, und der Pegel des Impulseingangssignals T
nimmt periodisch und abwechselnd die Werte — VOo
und O an.
Die Erfindung sol! nachfolgend anhand der in F i g. 3 dargestellten Schwingungsformen im einzelnen erläutert
werden.
Im Anfangszustand, wenn die Kondensatoren Ci und
C2 entladen sind, sind die Spannungen an den Source-Elektroden der Schalter-MISFETs Mi und M2
bei Null, so daß die Ausgangssignale der Pegel-Umsetzerschaltung, d. h. die Spannungen an den Gate-Elektroden
der Schalter-MISEFETs Mi und M2 Null sind.
Daher befinden sich die MISFETs M1 und M2 im
nichtleitenden Zustand. Da die Source-Elektroden der MISFETs Mi und M2 jedoch mit dem Substrat
verbunden sind, wie dies zuvor beschrieben wurde, bilden sich zwischen den Source-Elektroden und den
Drain-Elektroden der MISFETs M1 und M2 parasitäre
Dioden aus, wie dies in F i g. 2 durch gestrichelte Linien dargestellt ist Demzufolge wird der Kondensator Ci
über die parasitäre Diode A aufgeladen, und zwar auch dann, wenn der Pegel B des Impulseingangssignals T
Null ist Infolgedessen liegt an der Source-Elektrode des MlSFETs Mi eine Spannung
-I Vdd- Vf\
an. Da die Spannung an der Gate-Elektrode des MISFETs Mi jetzt O Volt ist, wird dieser MISFET Mi in
den leitenden Zustand versetzt und lädt den Kondensator Ci auf eine Spannung auf, die gleich der festen
Spannung — Vdd ist Auf Grund des an der Source-Elektrode
des MISFETs Mi auftretenden Potentials C wird der Kondensator C2 in gleicher Weise über die
parasitäre Diode Ih auf die Source-Spannung des MISFETs aufgeladen, so daß die am Kondensator C2
anliegende Spannung den n-Kanal-MISFET M2 über den p-Kanal-MISFET M6 in den leitenden Zustand
versetzt, wenn der Pegel B des Impulseingangssignals T
den Wert- Vdd hat
Das Ein- und Ausschalten der MISFETs Mi und M2
soll nachfolgend unter Verwendung der Signalausdrükke A und B, die auf den Impulseingangssignal T und bo
anhand der Ausgangssignale D und E der Pegel-Umsetzerschaltungen beschrieben werden. Es sei angemerkt
daß die Spannung - Vdd in F i g. 3 den Wert -1,5 Volt besitzt.
Wie aus Fig.3 zu ersehen ist, befindet sich im
Zeitintervall (I) das Signal B, auf einem hohen Pegel (O Volt) und das Signal A auf einem niederen Pegel
(- VddX wenn das Impulseingangssignal T einen niederen Pegel (- Vdd), aufweist. Dementsprechend
weist das Ausgangssignal D einen hohen Pegel auf, da sich der n-Kanal-MISFET M3 im nichtleitenden Zustand
befindet, wogegen sich der p-Kanal-MISFET M5, dessen Source-Elektrode an Masse liegt, im leitenden Zustand
befindet Das Ausgangssignal E weist einen zweifach niedrigeren Pegel (-2 Vdd) auf, da der n-Kanal-MISFET
M4 durchgeschaltet und der p-Kanal-MISFET M6
nichtleitend ist, d. h., die Quellenspannung (— Vdd) ist
dem niederen Pegel des Impulseingangssignals T überlagert. Daher ist der n-Kanal-MISFET Mi durchgeschaltet
und lädt den Kondensator Ci auf die Spannung - Vdd auf. Der n-Kanal-MISFET M2 befindet sich im
nichtleitenden Zustand, da der n-Kanal-MISFET M4 leitet, d. h. die Gate- und Source-Elektroden sind
kurzgeschlossen und liegen auf demselben Potential.
Wenn der Pegel des Impulseingangssignals Γ hoch (O
Volt) ist, wie dies in Fig.3 im Zeitintervall (II) dargestellt ist, nimmt das Signal B den niederen Pegel
(- Vdd) und das Signal A den hohen Pegel (O Volt) an. Daher wird der MISFET M3 in den leitenden und der
MISFET M5 in den nichtleitenden Zustand versetzt so
daß der Pegel des Signals D gleich der am Kondensator Ci anliegenden Spannung (— Vdd) plus dem Pegel (0
Volt) des Impulseingangssignals Γ aufweist Das Signal D wird über den MISFET M3 der Gate-Elektrode des
MISFETs Mi zugeleitet und versetzt diesen in den nichtleitenden Zustand. Da der MISFET M4 nichtleitend
ist und der MISFET M6, dessen Source-Elektrode an Masse liegt, leitend ist, weist das Ausgangssignal feinen
hohen Pegel auf, so daß der MISFET M2 durchgeschaltet wird. Dementsprechend wird der Kondensator C2
auf die Spannung -2 Vdd aufgeladen, d.h. auf eine Spannung aufgeladen, die gleich der am Kondensator Ci
anliegenden Spannung plus der festen Spannung - VOo
ist. Daher tritt am Kondensator C2 eine Spannung auf, die doppelt so hoch ist wie die Eingangsspannung.
Nachfolgend soll die Pegel-Umsetzerschaltung beschrieben werden. Wenn das Signal A einen hohen
Pegel aufweist und wenn das Signal B einen niederen Pegel annimmt, wird der p-Kanal-MISFET M6 durchgeschaltet,
wogegen der p-Kanal-MISFET M5 gesperrt wird. Demzufolge wird der n-Kanal-MISFET M3
durchgeschaltet und der n-Kanal-MISFET M4 gesperrt, so daß die Ausgangssignale D und E - VDd bzw. 0
werden. Wenn das Impulseingangssignal invertiert wird, werden die MISFETs M5 und M6 in den leitenden bzw. in
den nichtleitenden Zustand versetzt. Dann weist das Ausgangssignal D, das durch das Verhältnis der
Impedanzen der MISFETs M3 und M5 vorgegeben ist,
den hohen Pegel auf, wie dies aus der zuvor angegebenen Ungleichung (1) zu erwähnen ist und
versetzt den MISFET M4 in den leitenden Zustand und bringt das Ausgangssignal .E wieder auf den Spannungswert -Vdd, so daß der MISFET M3 in den
nichtleitenden Zustand umgeschaltet wird. Auf diese Weise können die Ausgangssignale D und E in
Abhängigkeit von den Eingangsimpulsen A und B auf den Spannungspegel der Spannungsquelie erhöht
werden.
Hierzu 2 Blatt Zeichnungen
Claims (4)
1. Schaltanordnung zur Spannungserhchung mit einem Anschluß für eine feste Spannung und einem
Anschluß für ein Impuls-Eingangssignal, mit einem ersten, aus einem ersten (M3) und einem zweiten
MISFET (Ms) und einer zweiten, aus einem dritten (Ma) und einem vierten MISFET (M6) bestehenden
Inverter, wobei der Ausgang des ersten an den Eingang des zweiten und der Ausgang des zweiten
an den Eingang des ersten Inverters angeschlossen ist, gekennzeichnet durch einen fünften
(Mi) und einen sechsten MISFET (M2), die an den
Anschluß für die feste Spannung (— Vdd) angeschlossen sind und deren Source-Elektroden als
Ausgänge dienen und mit dem Substrat verbunden sind, wobei der fünfte und der sechste MISFET
jeweils als Schalteinrichtung dienen, durch einen dritten (INi) und einen vierten Inverter (INi), die mit
dem Anschluß für das Impulseingangssignal in Reihe geschaltet sind, durch einen ersten Kondensator (Q),
der zwischen den Verbindungspunkt zwischen dem fünften und dem sechsten MISFET und den
Verbindungspunkt zwischen dem dritten und dem vierten Inverter geschaltet ist, und durch einen
zweiten Kondensator (C2), der einerseits mit der
Source-Elektrode des sechsten MISFETs (M2) und
anderseits an Masse angeschlossen ist, wobei der erste und der zweite Inverter (M3, M5 bzw. Ma, M6)
jeweils aus einer komplementären MISFET-Schaltung bestehen, der Ausgang des ersten Inverters (M2,
Ms) an die Gate-Elektrode des fünften MISFETs (Mt), der Ausgang des zweiten Inverters (M*, M6) an
die Gate-Elektrode des sechsten MISFETs (M2), die
Gate-Elektrode des vierten MISFETs (M6) an den
Verbindungspunkt zwischen dem dritten (IN1) und dem vierten Inverter (IN2) und der Ausgang des
vierten Inverters (IN2) an die Gate-Elektrode des
zweiten MISFETs (Ms)angeschlossen ist
2. Schaltanordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein verstärktes Impulssignal am
zweiten Kondensator (C^ abgegriffen wird.
3. Schaltanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Kanal-Leitfähigkeiten
des ersten (M3) und des dritten MISFETs (Ma)
kleiner sind als die Kanal-Leitfähigkeiten des zweiten (Ms)\mA des vierten MISFETs (M6)
4. Schaltanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der fünfte
(M\X der sechste (M2), der erste (M3) und der dritte
MISFET (Ma) η-Kanal- und der zweite (M5) und der
vierte MISFET (M6)p- Kanal-MISFETs sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50047546A JPS51122721A (en) | 1975-04-21 | 1975-04-21 | Boosting circuit |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2616641A1 DE2616641A1 (de) | 1976-11-11 |
DE2616641B2 true DE2616641B2 (de) | 1978-05-03 |
DE2616641C3 DE2616641C3 (de) | 1979-01-18 |
Family
ID=12778137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2616641A Expired DE2616641C3 (de) | 1975-04-21 | 1976-04-15 | Schaltanordnung zur Spannungserhöhung |
Country Status (4)
Country | Link |
---|---|
US (1) | US4029973A (de) |
JP (1) | JPS51122721A (de) |
DE (1) | DE2616641C3 (de) |
NL (1) | NL7604178A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2426357A1 (fr) * | 1978-05-16 | 1979-12-14 | Siemens Ag | Convertisseur de tension continue commande de facon cadencee |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH608327B (fr) * | 1976-01-19 | Ebauches Sa | Montre electronique. | |
US4053821A (en) * | 1976-01-26 | 1977-10-11 | Fairchild Camera And Instrument Corporation | Voltage multiplier circuit |
CH617298A5 (de) * | 1976-05-07 | 1980-05-14 | Ebauches Sa | |
JPS5367826A (en) * | 1976-11-29 | 1978-06-16 | Seiko Epson Corp | Boosting circuit |
JPS5438165A (en) * | 1977-09-01 | 1979-03-22 | Seiko Instr & Electronics Ltd | Electronic watch |
US4150308A (en) * | 1977-10-25 | 1979-04-17 | Motorola, Inc. | CMOS level shifter |
US4250414A (en) * | 1978-07-31 | 1981-02-10 | Bell Telephone Laboratories, Incorporated | Voltage generator circuitry |
US4275437A (en) * | 1979-02-16 | 1981-06-23 | Bell Telephone Laboratories, Incorporated | Semiconductor circuit for voltage conversion |
JPS56122526A (en) * | 1980-03-03 | 1981-09-26 | Fujitsu Ltd | Semiconductor integrated circuit |
US4346310A (en) * | 1980-05-09 | 1982-08-24 | Motorola, Inc. | Voltage booster circuit |
JPS576384A (en) * | 1980-06-13 | 1982-01-13 | Hitachi Ltd | Power source circuit and electronic watch using this |
EP0064569B1 (de) * | 1981-05-13 | 1985-02-27 | Ibm Deutschland Gmbh | Eingangsschaltung für einen monolithisch integrierten Halbleiterspeicher mit Feldeffekttransistoren |
US4486670A (en) * | 1982-01-19 | 1984-12-04 | Intersil, Inc. | Monolithic CMOS low power digital level shifter |
US4503550A (en) * | 1982-07-01 | 1985-03-05 | Rca Corporation | Dynamic CCD input source pulse generating circuit |
CH651177GA3 (de) * | 1983-09-21 | 1985-09-13 | ||
JPS6072392U (ja) * | 1983-10-25 | 1985-05-22 | 川崎重工業株式会社 | リアサスペシヨンのベルクランク支持部構造 |
US4639622A (en) * | 1984-11-19 | 1987-01-27 | International Business Machines Corporation | Boosting word-line clock circuit for semiconductor memory |
US4703199A (en) * | 1985-04-03 | 1987-10-27 | Intersil, Inc. | Non-restricted level shifter |
US4678941A (en) * | 1985-04-25 | 1987-07-07 | International Business Machines Corporation | Boost word-line clock and decoder-driver circuits in semiconductor memories |
US4719374A (en) * | 1986-04-11 | 1988-01-12 | Ampex Corporation | Broadband electric field controlled switching circuit |
US4705030A (en) | 1987-02-17 | 1987-11-10 | Tepperberg Phillip S | Hand augmenting spinal manipulator encircling the hand |
US4937467A (en) * | 1988-08-15 | 1990-06-26 | General Electric Company | Complementary circuit and structure with common substrate |
US4954731A (en) * | 1989-04-26 | 1990-09-04 | International Business Machines Corporation | Wordline voltage boosting circuits for complementary MOSFET dynamic memories |
GB9007790D0 (en) * | 1990-04-06 | 1990-06-06 | Lines Valerie L | Dynamic memory wordline driver scheme |
GB2260833A (en) * | 1991-10-22 | 1993-04-28 | Burr Brown Corp | Reference voltage circuit allowing fast power-up |
JP3335700B2 (ja) * | 1993-03-30 | 2002-10-21 | 富士通株式会社 | レベルコンバータ及び半導体集積回路 |
EP0696839B1 (de) * | 1994-08-12 | 1998-02-25 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Spannungserhöher vom Ladungspumpentype |
US5541532A (en) * | 1995-08-17 | 1996-07-30 | Analog Devices, Inc. | All MOS single-ended to differential level converter |
US6177829B1 (en) * | 1997-11-19 | 2001-01-23 | Texas Instruments Incorporated | Device for improving the switching efficiency of an integrated circuit charge pump |
JP3055515B2 (ja) * | 1997-12-24 | 2000-06-26 | 日本電気株式会社 | 電圧変換バッファ回路 |
JP3481121B2 (ja) | 1998-03-20 | 2003-12-22 | 松下電器産業株式会社 | レベルシフト回路 |
DE10006517A1 (de) | 2000-02-15 | 2001-08-23 | Infineon Technologies Ag | Schaltungsanordnung zur mittels einer Steuereinheit gesteuerten Entladung einer auf eine hohe Spannung aufgeladene Kapazität auf eine niedere Spannung |
KR100968152B1 (ko) * | 2008-06-04 | 2010-07-06 | 주식회사 하이닉스반도체 | 레벨 시프터 회로 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL190623A (de) * | 1954-09-08 | |||
US3521141A (en) * | 1967-10-30 | 1970-07-21 | Ibm | Leakage controlled electric charge switching and storing circuitry |
US3916430A (en) * | 1973-03-14 | 1975-10-28 | Rca Corp | System for eliminating substrate bias effect in field effect transistor circuits |
-
1975
- 1975-04-21 JP JP50047546A patent/JPS51122721A/ja active Granted
-
1976
- 1976-04-06 US US05/674,084 patent/US4029973A/en not_active Expired - Lifetime
- 1976-04-15 DE DE2616641A patent/DE2616641C3/de not_active Expired
- 1976-04-20 NL NL7604178A patent/NL7604178A/xx not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2426357A1 (fr) * | 1978-05-16 | 1979-12-14 | Siemens Ag | Convertisseur de tension continue commande de facon cadencee |
Also Published As
Publication number | Publication date |
---|---|
JPS51122721A (en) | 1976-10-27 |
DE2616641C3 (de) | 1979-01-18 |
DE2616641A1 (de) | 1976-11-11 |
US4029973A (en) | 1977-06-14 |
JPS5732593B2 (de) | 1982-07-12 |
NL7604178A (nl) | 1976-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2616641C3 (de) | Schaltanordnung zur Spannungserhöhung | |
DE2544974C3 (de) | Schaltkreis zur Realisierung logischer Funktionen | |
DE2633512C3 (de) | Spannungsvervielfacher für elektronische Zeitmeßgeräte | |
DE2625007C3 (de) | Adressenpufferschaltung für Halbleiterspeicher | |
DE2525075B2 (de) | Spannungs-Vervielfacherschaltung | |
DE1280924B (de) | Bistabile Schaltung | |
DE2343128C3 (de) | R-S-Flip-Flop-Schaltung mit komplementären Isolierschicht-Feldeffekt-Transistoren | |
DE2225315B2 (de) | Mehrphasen-taktgeber | |
DE1474388A1 (de) | Speicheranordnung mit Feldeffekttransistoren | |
DE2620187B2 (de) | Monostabile Multivibratorschaltung | |
DE2415098C3 (de) | Amplitudendetektorschaltung | |
DE3237778A1 (de) | Dynamisches schieberegister | |
DE3042323C2 (de) | Schwingkreis | |
DE2851111C2 (de) | Zweidimensionale Analog-Speicheranordnung | |
DE2341822C3 (de) | Digitales Schieberegister | |
DE2640653A1 (de) | Binaere frequenzteilerschaltung | |
DE2245855A1 (de) | Treiberschaltung mit feldeffekttransistor | |
DE1100694B (de) | Bistabile Kippschaltung | |
DE3323284C2 (de) | Verzögerungsschaltung | |
DE1953478B2 (de) | Dynamischer Verzögerungskreis | |
DE2713319C2 (de) | Taktgeber für digitale Halbleiterschaltungen | |
DE2705429A1 (de) | Festkoerper-abtastschaltung | |
DE2440937C3 (de) | Differenzverstärker mit zwei MOS-Transistoren | |
DE1019345B (de) | Impuls-Koinzidenzschaltung | |
DE2521949A1 (de) | Monolithisch integrierbare mis- treiberstufe |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8328 | Change in the person/name/address of the agent |
Free format text: VON FUENER, A., DIPL.-CHEM. DR.RER.NAT. EBBINGHAUS, D., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |