JPS6011490B2

JPS6011490B2 - デイジタルパルスの電子的計数装置

Info

Publication number: JPS6011490B2
Application number: JP54095999A
Authority: JP
Inventors: ヘルム−ト・レ−スラ−; オツト−・ミユ−ルバウエル
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1978-07-28
Filing date: 1979-07-27
Publication date: 1985-03-26
Also published as: GB2026744B; US4297591A; GB2026744A; DE2833211A1; FR2432249B1; JPS5521695A; FR2432249A1; DE2833211C2

Description

【発明の詳細な説明】この発明は計数されるべきパルスにより、互いに同じの
フリップフロップセルから成る、計数入力を経て制御さ
れるべき計数器チェイン（連鎖）を持つ、ディジタルパ
ルスの電子的計数器において、計数入力に与えられる各
計数パルスによりＬ第１のフリップフロップセルの動作
状態がそれぞれ他の動作状態への少〈も１回の変換が行
われ、更に計数チェィンの各個のフリッブフロップの動
作状態の第２回の変換毎に、該当のフリツプフロップセ
ルの後位のフリッフ１フロップセルの少〈も１つのもの
の動作状態の変換、或は計数器チェィンの全フリップフ
ロップセルの動作状態の、計数状態零に対応する初期状
態へのＩＪセットが行われ、更に計数器チェィンの連続
するそれぞれ２個のフリップフロッブセルの間に、それ
ぞれ計数方向を確認する切替スイッチが備えられ、かつ
制御信号を受ける制御入力を備え、最後に互に同じ切替
スイッチの制御入力が共通に、制御信号を供給する設備
に後続されて成るものに係る。

このように定義された形式の計数器は、非同期の前進−
後進計数器として公知であり、例えばＤｉｅｔｅｒＵ１
ｒｉｃｈの本“Ｇｍｎｄｌａ袋ｄｅｒＤｉｇね】−Ｅ
１ｅｋｔｒｏｎｉｋｕｎｄｄｉｇｔａｌｅｎＲｅｃｈｅ
ｎｔｅｃｈｎｉｋ”第２版（ミュンヘン１９７３王）の
１７６頁に記載されている。

切替スイッチは多数の簡単な。ジツクゲートの集合から
成り、之により前位のフリツプフロップセルの両入力が
、それに所属する後位のフリップフロップセルの入力と
互に接続され、かつ付加の制御入力を備える。例えば切
替スイッチは第１図或は第２図に見られる構成を持ち、
それについてはなお後述する。しかし切替スイッチのか
かる構成に対する欠点は、モノリシック集積計数器にお
ける表現の際、半導体上に相当の場所を要し、更に度数
計のエネルギー消費が著しく大きい点にある。

この救済のためこの発明によれば冒頭に述べた電子的計
数器を下記のように構成する。

すなわち切替スイッチは、それぞれ前位のフリップフロ
ップセルの出力と、それぞれ後位のフリツプフロツプセ
ルの入力との間に存在する伝達回路のトランジスタによ
って与えられ、それの制御電極が制御信号を受けるよう
にするのである。このために特にＭＯＳ電界効果トラン
ジスタとしての切替スイッチのトランジスタの構成が通
し、特にヱンハンスメント形の電界効果トランジスタが
適当であり、そのソースおよびドレィン領域はそれぞれ
関与する両フリップフロップの入力或は出力に接続され
、ゲート電極は切替スイッチに制御信号を供給する設備
から信号を受ける。

第１図および第２図には前述のような切替スイッチの公
知の構成をブロック接続図で示し、第３図にこの発明に
よる優れた実施例、第４図に切替スイッチを動作させる
制御信号の時間ダイヤグラムを示す。第１図乃至第３図
に示す構成において、フリップフロップセルＦＦ１，Ｆ
Ｆ２は任意の長さであり得る所の計数器チェィンの２個
の連続する要素のみを示す。

その際各２個のフリツプフロツプセルの間にそれぞれ切
替スイッチが備えられる。第１図および第２図に示す配
置においてフリップフロツプセルはダイナミックのＪ‐
Ｋフリツプフロツプであり、それぞれＱおよびＱ出力を
持ち、これらは互に反転された２進信号を導く。図示の
クロック入力の他になおフリップフロップセル当り、２
個の信号入力ＪおよびＫを備える。第１図の例において
切替スイッチはィンバータｉおよびそれぞれ２個のロジ
ック入力を持つ３個のナンドゲートＧにより与えられ、
これらは第１図から分かる仕方で集合される。第２図に
示す配置において切替スイッチは、やはりそれぞれ２個
のロジック入力を持つ４個のナンドゲ−トＧから成る。
第１図および第２図に示す公知の実施形において、出力
ゲートの信号出力はそれぞれ後に接続されたフリツプフ
ロツプセルＦＦ２のクロツク入力に接続されるのに対し
、それぞれ前に接続されたフリップフロップセルＦＦＩ
のＱ或はＱ出力は、切替スイッチＵＳの両信号入力の各
１個に接続される。切替スイッチは制御信号に対しなお
入力ＳＥを持ち、制御信号は第１図の構成において、直
接に切替スイッチの第１のナンドゲートＧに、かつィン
バータｉを経て第２のナンドゲートＧに達し、その際こ
れら両ナンドゲートはその第２入力に関しそれぞれ前位
のフリップフロップセルＦＦＩの出力により制御される
。第２図の実施形において前位のフリッブフロップセル
の切替スイッチへの接続に関し、第１図の実施形に対し
差異があるが、ここではそれの説明は不要である。第１
図の配置において、切替スイッチの入ズＳＥにロジック
零が関係するとき前進計数方向が与えられるのに対し、
ロジック１が存在する際後進方向に計数される。第２図
の配置において状況は丁度反対である。電子的スイッチ
の課題は「先行段のＱ或はＱ出力を、後位計数段のクロ
ック入力に接続することにある。

第３図に示されたこの発明に対応する装置において、そ
れぞれ前位のフリップフロップセルＦＦＩの各信号出力
（計数出力）は、それぞれ後位のフリッブフロップセル
ＦＦ２の第１並びに第２計数入力と、ＭＯＳ電界効果ト
ランジスタの各々のソースドレィン区間を経て接続され
、しかしてこのために必要な４個の電界効果トランジス
タのゲート電極は、下記のように一緒に、かつ切替信号
を供給する回路の各出力と接続される。

すなわち計数出力或は計数入力の各々が、それぞれ４個
の上記の電界効果トランジスタの単一のもののみを経て
、切替信号を供給する回路の両出力の各々と接続される
如くになる。従って４個のトランジスタは伝達トランジ
スタとして接続され、その補助により関与する両フリッ
プフロップセルの入力および出力間の電荷のシフトを、
セルＦＦＩからセルＦＦ２の方向へ、並びにその反対方
向に可能にする。

すなわち計数器チェィン中の計数方向の切替えの目的で
、連続する計数段ＦＦＩ．ＦＦ２の計数出力および計数
入力の間の結合を、普通のように直接で無く、むしろ伝
達トランジスタＴ５，Ｔ６を経て行い、これらトランジ
スタはそのゲートが対応するロジックレベルを受けたと
きに直通するようにする。

やはり一緒にされた両伝達トランジスタＴ７，Ｔ８から
成る分岐回路によっても結合を交換することができる。
功替スイッチＵＳの他の構成のため、他の電界効果トラ
ンジスタＴ９，ＴＩＯの対を備え、その補助により、か
つこれら両トランジスタのゲート電極に共通に接続され
、かつ切替スイッチＵＳを操作する信号を供Ｖ給する装
置から供Ｖ給される信号Ｃの補助により、４個の伝達ト
ランジスタを導出電位Ｕｓｓ例えば大地に援続し、切替
スイッチ中に蓄積された電荷を適時に、次に切替えのた
めに逃がすことができる。

このことは第３図に示す場合のように計数器チェィンの
フリツプフロツプセルが、ＭＳ（マスタースレーブ）フ
リツプフロツプ（以下親一子フリップフロップともいう
。）として構成されたときに特に重要である。之におい
て２個の計数入力が備えられ、それに互に反転されたク
ロックＴｍ，Ｔｓが導かれ、以下にそれぞれ所属のクロ
ックに従って参照記号Ｔｍ，Ｔｓをつける。

従って計数入力Ｔｓには、他方の計数入力Ｔｍと反対の
ディジタル信号が導かれる。更に計数器チェィンの各フ
リップフロップセルの、親部分および子部分に対してそ
れぞれリセット入力が設けられる。計数入力Ｔｓは２個
のアンドゲートＧ１，Ｇ２のそれぞれ信号入力に接続さ
れ、これらゲートはなお第２のロジック入力を持つ。

計数入力Ｔｍは電界効果トランジスタＴ３のゲートに接
続され、このトランジスタのソースは第１アンドゲート
ＧＩの第２入力に接続される。計数入力Ｔｍは更に他の
電界効果トランジスタＴ４のゲートに接続され、このト
ランジスタのソースは第２アンドゲートＧ２の第２入力
に接続される。両アンドゲートＧＩ，Ｇ２の第２入力」
・従って両電界効果トランジスタＴ３，Ｔ４のソース領
域は更に、電界効果トランジスタＴＩ或はＴ２のソース
ドレィン区間の並列接続を経て、それぞれコンデンサＣ
Ｉ或はＣ２により共通の基準電位、特に大地に接続され
る。アンドゲートＧＩ，Ｇ２の前に接続された両電界効
果トランジスタＴ１，Ｔ２のゲートは、互に接続され、
かつ計数器チェィンの全フリッフ。フロップセルに対し
作用するりセット線、Ｒｅｓｅｔ２に接続され、之はフ
リップフロップセル中の親部分を計数器チェィンの初期
状態にリセットするための信号を導く。第１アンドゲー
トＧＩの信号出力は、第１ノアゲートＧ３の両信号入力
の一方に、第２アンドゲートＧ２の信号出力は、第２ノ
アゲートＧ４の３個の信号入力の１つに接続される。

該当するフリッブフロツブセルＦＦＩ或はＦＦ２のＱ出
力を形成する所の、第１ノアゲートＧ３の信号出力は更
に、前述の電界効果トランジスタＴ３のドレィンと接続
され、フリツプフロップセルのＱ出力を形成する所の、
第２ノアゲートＧ４の信号出力は、上記電界効果トラン
ジスタＴ４のドレィンと接続される。更に第１ノアゲー
トＧ３の第２入力は、第２ノアゲートＧ４の信号出力と
接続され、第２ノアゲートＧ４の第２入力は、第１ノア
ゲートＧ３の信号出力と接続され、よって子の主要部分
を形成する両／アゲートＧ３，Ｇ４は互に交叉結合され
る。第２ノアゲートＧ４の最後の入力は、計数器チェイ
ンの全フリップフロツプセルに対し作用する他のりセッ
ト線Ｒｅｓｅｔｌに接続され、それに子を初期位置にリ
セツトするのに必要なりセット信号を導く。今まで述べ
た部分は親一子フリップフロップセルの普通の構成を示
し、その動作仕方は公知である。

この発明に対して重要な部分はむしろ、連続するフリッ
プフロップセルＦＦ１，ＦＦ２の間に存在し、特許請求
の範囲第１項の記載によって構成された切替スイッチＵ
Ｓにある。この切替スイッチＵＳは、６個の電界効果ト
ランジスタＴ５乃至ＴＩＯを包含する。前位のフリツプ
フロツプセルＦＦＩのＱ出力は、トランジスタＴ６のソ
ースドレィン区間を経て次のセルＦＦ２のＴｍ入力と、
かつトランジスタＴ７のソースドレィン区間を経てＦＦ
２のＴｓ入力と接続される。前位のセルＦＦＩのＱ出力
はトランジスタＴ５のソースドレィン区間を経てＦＦ２
のＴｓ入力に、かつトランジスタＴ８を経てＴｍ入力に
接続される。トランジスタＴ５．Ｔ６のゲート電極は共
通の第１信号Ａにより、トランジスタＴ７，Ｔ８のゲー
ト電極は共通の第２信号Ｂにより制御される。電界効果
トランジスタＴ９，ＴＩＯはそのゲート電極により共通
に信号Ｃにより制御され、そのソース領域をもって導出
電位Ｕｓｓに存在し、それに対しトランジスタＴ９のソ
ース領域は入力Ｔｍに、しかしてトランジスタＴＩＯの
ドレイン領域は、切替スイッチＵＳの次のセルの入力Ｔ
ｓに、従ってトランジスタＴ６．Ｔ８或はＴ５，Ｔ７の
ドレィンに接続される。

注意すべきことは、各個の電界効果トランジスタができ
るだけ統一的に構成されることである。

トランジスタはもっぱらェンハンス形の、特にｎチャネ
ル形のトランジスタを使用すると良い。更に計数器従っ
てフリツプフロツプセルＦＦ１，ＦＦ２も、その間に存
在する切替スイッチＵＳと一緒に、モノリシックに集積
された半導体回路に容易に合一することができる。分か
るように計数器チヱィンの直接連続する段ＦＦ１，ＦＦ
２の間の結合は、普通のように直接で無く、むしろ両ト
ランジスタＴ５，Ｔ６を経て導かれ、之により前進計数
動作が行われ、相互に接続されたゲート電極にロジック
１が印加されたとき直通される。

両トランジスタＴ７，Ｔ８から成る簡単な分岐回路によ
り、結合を交換することができる。その際両トランジス
タＴ９．ＴＩＯが放電段を形成し、これらは共通の信号
Ｃにより互に導通され、従ってフリツプフロップセルＦ
ＦＩ或はＦＦ２の親部分は、短時間に電位Ｕｓｓ（雫電
位）に達し、前の動作状態からなお存在する電荷が平衡
される。切替スイッチＵＳを介する切替えは、計数器が
完全に作用し「その故に計数器チエィンの全フリップフ
ロップセル中にロジック１が関係するとき、常に遂行さ
れる。

何となればリセット線Ｒｅｓｅｔｌおよび２を経て、ロ
ジック零が設定されるからである。この場合電荷段Ｋは
放棄することができる。他の場合放電段Ｋは必要である
。何となればそうでなければ計数器チェィン中のフリッ
ブフロップは、せき止められた電荷のために切替えに反
応して勝手な位置をとるだろうからである。切替スイッ
チＵＳの操作の際応用されるべきパルスＡ，Ｂ，Ｃの時
間ダイヤグラムを第４図に示す。

信号Ａは計数器を前進計数方向に切替えるのに役立つ。

両トランジスタＴ５，Ｔ６のゲートに印加されそれを導
通させるのは２進信号である。後進計数方向に切替えた
い場合には、信号Ａを遮断し、その代りに信号Ｂを接続
し、之によりトランジスタＴ７，Ｔ８を蒲性化する。放
電段Ｋ中の両トランジスタＴ９，ＴＩＯの印加に必要な
信号Ｃは、両信号ＡおよびＢの間に現われる。すなわち
信号Ａ．Ｂ，Ｃを自動的に発生する装置は下記のように
設計されねばならない。すなわち任意に行われるべき遮
断により、最初に信号Ｃが生じ、続いてそれぞれ他の計
数方向への切替えに必要な切替信号Ａ或はＢが生じるよ
うにされる。上記の形式の計数器の挿入は、前述のよう
に電子オルガンに対する振幅減少器として適当である。

何となればそこでは音振幅は零から始まって最初上昇し
、後に最大音から再び低下する必要があるからである。
そのためＲ一次回路網を持つ上記の計数器が使用される
。１入力は音周波数に、他方の入力は大地に、或は有利
に中間電位に接続される。

出力には弱くされた音振幅が現われらる。入力を中間値
に接続するとき、音振幅は中間値だけ動く。スイッチク
リツクをもたらす中間電圧の偏移はこの仕方で避けるこ
とができる。他の部分においては公知の非周期前進一後
進計数器と同じ仕方で構成される。

【図面の簡単な説明】

第１図および第２図は公知の構成をブロック接続図で示
し、第３図はこの発明による優れた実施例を示す接続図
、第４図は切替スイッチを動作させる制御信号の時間ダ
イヤグラムを示す。図において、Ａ・・・・・・前進計数用制御信号、Ｂ・
・・…後進計数用制御信号、Ｃ…・・・放電用信号、Ｃ
，，Ｃ２……コンデンサ、ＦＦ１，ＦＦ２…・・・フリ
ツプフロツプセル、Ｇ……ナンドゲート、Ｇ１，Ｇ２・
・・・・・アンドゲート、Ｇ３，Ｇ４……ノアゲート、
ｉ……ィンバータ、Ｋ……放電段、Ｒｅｓｅｔｌ，Ｒｅ
ｓｅｔ２・…・・リセット入力線、ＳＥ・…・・入力、
Ｔ５〜Ｔ８・・・・・・伝達トランジスタ、Ｔ９，ＴＩ
Ｏ…・・・電荷導出トランジスタ、Ｔｍ．Ｔｓ…・・・
互に反転されたロジック入力、ＵＳ・・・・・・切替ス
イッチ。ＦＩＧＩＦＩＧ２ＦＩＧ．３ＦＩＧ４

Claims

【特許請求の範囲】１クロツク制御されるＭＳフリツプフロツプＦＦ１，
ＦＦ２，……の連鎖から成るＭＯＳ技術による２進計数
装置であって、連鎖のそれぞれ２個の連続するＭＳフリ
ツプフロツプの間にそれぞれ計数方向を確定する切替ス
イツチが備えられ、これら切替スイツチ全体は２進切替
信号により共通に制御され、さらに各個の切替スイツチ
の前に接続されたそれぞれのＭＳフリツプフロツプセル
の両信号出力Ｑ，■の各々は切替スイツチ内においてそ
れぞれＭＯＳ電界効果トランジスタＴ６，Ｔ７：Ｔ５，
Ｔ８のソース−ドレイン区間を介して切替スイツチの後
に接続されたＭＳフリツプフロツプセルの両入力Ｔｓ，
Ｔｍとそれぞれ接続され、こられの４個のＭＯＳ電界効
果トランジスタのゲート端子は対を成してまとめられ、
前置接続された計数段ＦＦ１の非反転信号を導く出力Ｑ
並びに反転信号を導く出力■は、後続接続されたＭＳフ
リツプフロツプの両入力Ｔｓ，Ｔｍの各々に、それぞれ
第１のトランジスタ対Ｔ５，Ｔ６のゲートに印加される
２値信号並びに第２のトランジスタ対Ｔ７，Ｔ８のゲー
トに印加される２値信号によって接続可能であり、さら
に第３のＭＯＳ電界効果トランジスタ対Ｔ９，Ｔ１０が
備えられ、当該トランジスタ対のドレインはそれぞれ前
記後続接続されたＭＳフリツプフロツプセルＦＦ２の両
信号入力Ｔｓ，Ｔｍの１つに接続され、ソース端子は共
に装置の基準電位に接続され、ゲート端子は２値信号の
印加される切替スイツチＵＳの第３の制御入力Ｃに接続
されていることを特徴とするデイジタルパルスの電子的
計数装置。２個々のＭＯＳフリツプフロツプセルＦＦ１，ＦＦ２
はそれぞれ入力部と出力部から成り、その際２個アンド
ゲートＧ１，Ｇ２から成る入力部は、第１の２値制御信
号Ｔｓがそれぞれ当該アンドゲートの両入力の１つに共
通に印加され、当該アンドゲートの他方の入力は一方に
おいてそれぞれコンデンサＣ１ないしＣ２を介して装置
の基準電位に接続され他方において第２の２値制御信号
Ｔｍにより制御されるＭＯＳ電界効果トランジスタＴ３
ないしＴ４のソース−ドレイン区間を介してＭＳフリツ
プフロツプセルの出力部Ｇ３，Ｇ４の両信号出力Ｑない
し■の１つにそれぞれ接続されるように構成され、しか
してＲＳフリツプフロツプＧ３，Ｇ４から成るＭＳフリ
ツプフロツプセルの出力部の両信号入力は前記入力部の
両アンドゲートＧ１，Ｇ２の１つの出力によってそれぞ
れ制御されることを特徴とする特許請求の範囲第１項記
載の装置。