DE2833211C2

DE2833211C2 - Asynchroner binärer Vorwärts-Rückwärtszähler

Info

Publication number: DE2833211C2
Application number: DE2833211A
Authority: DE
Inventors: Otto 8000 München Mühlbauer; Helmut 8000 München Rösler
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1978-07-28
Filing date: 1978-07-28
Publication date: 1982-06-09
Also published as: FR2432249A1; US4297591A; DE2833211A1; JPS5521695A; JPS6011490B2; GB2026744A; FR2432249B1; GB2026744B

Description

Die Erfindung bezieht sich auf einen asynchronen Vorwärts-Rückwärtszähler, der aus einer Kette von taktgesteuerten MS-Flip-Flops (= Master-Slave-Flip-Flops) besteht und bei dem jeweils zwischen zwei aufeinanderfolgenden MS-Flip-Flops der Kette jeweils ein die Zählrichtung festlegender Umschalter vorgesehen und die Gesamtheit dieser Umschalter gemeinsam durch binäre Umschaltsignale gesteuert ist und bei dem in den einzelnen Umschaltern MOS-Feldeffekttransistören als die Umschaltung bewirkende Elemente vorgesehen sind.

Eine solche Schaltung für einen asynchronen Vorwärts-Rückwärtszähler ist in der DE-AS 21 61 010 beschrieben. Wesentlich für die bekannte Schaltung

eines Vorwärts-Rückwärtszählers ist, daß die Verbindung zwischen je zwei aufeinanderfolgenden Flip-Flopzellen des Zählers nicht nur MOS-Transistoren enthält sondern für das Funktionieren des Umschalters ein Differentiator erforderlich ist, der zu seiner Realisierung einen Kondensator und einen braucht. Aus bekannten Gründen sollen jedoch im Interesse der Vereinfachung und der Minderung des Platzbedarfs für die einzelnen Zählstufen möglichst vermieden werden. Hier soll die vorliegende Erfindung eine Lösung bringen. Außerdem hat die bekannte Schaltung den Nachteil, daß sie die Umkehr der Zählrichtung nicht bei jedem Zählstand erlaubt, was durch die Erfindung ebenfalls vermieden werden soll. Bei der in Fig. 3 der DE-AS 2161010 dargestellten Schaltung für einen solchen Zähler ist zwar der schaltungsmäßige Aufwand zwischen den benachbarten Flip-Flopzellen des Speichers im Vergleich zu den Schaltungen gemäß F i g. 1 und 2 reduziert. Jedoch ist gerade diese Schaltung besonders störungsanfällig im Betrieb.

Außerdem sind asynchrone Vorwärts-Rückwärtszähler in »Grundlagen der Digitalelektronik und digitalen Rechentechnik« 2. Auf. (München 1975) von Dieter Ulrich (vgl. S. 176) beschrieben, bei denen der Umschalter aus einer Zusammenschaltung mehrerer logischer Gatter besteht, durch die die beiden Ausgänge der vorgeschalteten Flip-Flopzelle und die ihnen zugeordneten Eingänge der nachgeschalteten Flip-Flopzelle miteinander verbunden sind. Beispielsweise kann der Umschalter die in F i g. 1 oder F i g. 2 ersichtliche Ausgestaltung haben. Solche Ausgestaltungen benötigen jedoch bei einer monolithischen Realisierung des Zählers erheblich Platz im Halbleiterchip und erhöhen den Energieverbrauch des Zählers.

Um einen Vorwärts-Rückwäriszähler gemäß der eingangs gegebenen Definition unter Beseitigung der Nachteile der bekannten Ausgestaltung zu realisieren, wird gemäß der Erfindung vorgeschlageri, daß jeder der beiden Signalausgänge der dem einzelnen Umschalter jeweils vorgeschalteten MS-Flip-Flopzelle mit den beiden Eingängen der dem Umschalter jeweils folgenden MS-Flip-FIopzelle durch die Source-Drainstrecke jeweils eines MOS-Feldeffekttransistors verbunden und dabei die Gate-Anschlüsse dieser vier MOS-Feldeffekttransistoren derart paarweise zusammengefaßt sind, daß sowohl der das nichtinvertierte Signal führende Ausgang als auch der das invertierte Signal führende Ausgang der vorgeschalteten MS-Flip-Flopzelle an jeden der beiden Eingänge der nachfolgenden MS-Flip-Flopzelle durch jeweils ein an die Gates des ersten Transistorpaares als auch durch jeweils ein an die Gates des zweiten Transistorpaares anzulegendes Binärsignal anschaltbar ist, daß außerdem noch ein drittes Paar von einander gleichen MOS-Feldeffekttransistoren derart vorgesehen ist, daß die Drains dieses dritten Paars von Feldeffekttransistoren an je einem der beiden Signaleingänge der nachgeschalteten MS-Flip-Flopzelle liegen, während die Sourceanschlüsse dieses dritten Transistorpaares gemeinsam am Bezugspoteniial (Masse) der Schaltung und ihre Gateanschlüsse gemeinsam an einem dritten — ebenfalls durch ein binäres Steuersignal zu beaufschlagenden — Steuereingang des Umschalters liegen.

Die Feldeffekttransistoren sind zweckmäßig als selbstsperrende Transistoren, also als MOS-FETs vom Anreicherungstyp, ausgebildet. Dasselbe gilt auch für die in den MS-Flip-Flopzellen verwendeten Transistoren. In

F i g. 1 und in F i g. 2 sind, wie bereits bemerkt, jeweils bekannte Ausgestaltungen für den Umschalter im Blockschaltbild dargestellt, während in

Fig.3 eine bevorzugte Ausgestaltung gemäß der Erfindung und in

Fig.4 das Zeitdiagramm der den Umschalter betreibenden Steuersignale gezeigt ist.

Die Flip-Flopzellen FFl und FF2 stellen bei den in F i g. 1 bis 3 dargestellten Ausgestaltungen jeweils nur zwei aufeinanderfolgende Glieder der Zählerkette dar. die ihrerseits beliebig lang sein kann. Dabei ist zwischen je zwei Flip-Flopzellen jeweils ein Umschalter vorgesehen.

Die Flip-Flopzellen sind bei den in Fig. ι und Fig. 2 dargestellten Anordnungen dynamische /-K-FHp-Flops, die jeweils einen (^-Ausgang und einen φ-Ausgang aufweisen, die jeweils zueinander invertierte Dualsignale führen. Neben dem gezeichneten Takteingang sind pro Flip-Flopzelle noch zwei Signaleingänge / und K vorgesehen. Der Umschalter US ist bei dein Beispiel gemäß F i g. 1 durch einen Inverter / und drei NAND-Gatter G mit jeweils zwei logischen Eingängen gegeben, die in der aus F i g. 1 ersichtlichen Weise zusammengeschaltet sind. Bei der in F i g. 2 dargestellten Anordnung besteht der Umschalter aus vier NAND-Gatter G, die ebenfalls jeweils zwei logische Eingänge aufweisen. Der Signalausgang des Ausgangsgatters bei den in F i g. 1 und F i g. 2 dargestellten bekannten Ausführungsformen liegt am Takteingang der jeweils nachgeschalteten Flip-Flopzelle FF2, während der Q- bzw. Q-Ausgang der jeweils vorgeschalteten Flip-Flopzelle FFl an je einem der beiden Signaleingänge des Umschalters U liegt. Der Umschalter hat noch einen Eingang SE für die Steuersignale, die bei der Ausgestaltung gemäß F i g. 1 unmittelbar an das erste NAND-Gatter G des Umschalters und über den Inverter / an das zweite NAND-Gatter G des Umschalters gelangen, wobei diese beiden NAND-Gatter bezüglich ihres zweiten Eingangs durch je einen Ausgang der vorgeschalteten Flip-Flopzelle FFl gesteuert sind. Bei der in F i g. 2 dargestellten Ausführung sind bezüglich der Anschaltung der vorgeschalteten Flip-Flopzelle FF. 1 an den Umschalter US

ίο gegenüber der Ausführung gemäß Fig. 1 Abweichungen vorgesehen, auf die hier nicht näher eingegangen werden soll. Bei der Anordnung gemäß Fig. 1 ist die Vorwärtszählrichtung gegeben, wenn am Eingang SE des Umschalters eine logische NULL anhängig ist, während beim Vorliegen einer logischen EINS nach rückwärts gezählt wird. Bei der Anordnung gemäß F i g. 2 ist das Verhalten gerade umgekehrt

Aufgabe des elektronischen Umschalters ist es, entweder den Q-Ausgang oder den Q^Ausgang der vorherigen Stufe an den Takteingang der folgenden Zählstufe zu schalten.

Bei der in Fig.3 dargestellten und der Erfindung entsprechenden Schaltung ist jeder Signalausgang (Zählausgang) der jeweils vorgeschalteten Flip-Flopzelle FFl sowohl mit dem ersten als auch mit dem zweiten Zähleingang der jeweils folgenden Flip-Flopzelle FF2 über die Source-Drainstrecke je eines MOS-Feldeffekttransistors und die Gateelektroden der hierzu erforderlichen vier Feldeffekttransistoren paarweise derart zusammengefaßt und an je einen Ausgang der die Umschaltsignale liefernden Anlage gelegt, daß jeder der Zählausgänge bzw. Zähleingänge jeweils nur über einen einzigen der vier genannten Feldeffekttransistoren mit je einem der beiden Ausgänge der die Umschaltsignale liefernden Anlage beaufschlagt ist.

Die vier Transistoren sind somit als Transfertransistoren geschaltet, mit deren Hilfe die Verschiebung von Ladungen zwischen den Ein- und Ausgängen der beiden beteiligten Flip-Flopzellen sowohl in Richtung von Zelle FFl zur Zelle FF2 als auch in umgekehrter Richtung möglich ist.

Es werden also zum Zwecke der Umschaltung der Zählrichtung in der Zählerkette die Kopplungen zwischen den Zählausgängen und Zähleingängen aufeinanderfolgender Zählstufen FFl und FF2 nicht, wie sonst üblich, direkt, sondern über die Transfertransistoren Γ5 und T6 geführt, die dann durchgeschaltet sind, wenn ihre Gates mit einem entsprechenden logischen Pegel beaufschlagt sind. Durch die aus den beiden — ebenfalls zusammengefaßten — Transfertransistoren Tl und Γ8 bestehende Weiche läßt sich die Kopplung vertauschen.

Zur weiteren Ausgestaltung des Umschalters US ist ein weiteres Paar von Feldeffekttransistoren Γ9 und TlO vorgesehen, mittels deren Hilfe und eines an die Gateelektroden dieser beiden Transistoren gemeinsam gelegten und von der die den Umschalter US bedienenden Signale liefernden Anlage gelieferten weiteren Signals Cdie vier Transferverbindungen an ein Ableitungspotential Uss, z. B. an Masse, gelegt und die im Umschalter gespeicherten Ladungen rechtzeitig für die nächste Umschaltung zum Abfließen gebracht werden können. Dies ist insbesondere dann wichtig, wenn, wie in dem in F i g. 3 dargestellten Fall, die Flip-Flopzellen der Zählerkette als Master-Slave-Flip-Flops ausgebildet sind.

Bei diesen hat man zwei Zähleingänge, die zueinander invertierte Takte T_n, und T₅ führen und die im folgenden

nach dem jeweils zugeordneten Takt mit den Bezugszeichen Tm und T₅ versehen sind. Demzufolge führt der Zähleingang T₅ die zum anderen Zähleingang T_m invertierten Digitalsignale. Außerdem ist je ein Rücksetzeingang für den Masterteil und für den Slaveteil der einzelnen Flip-Flopzellen der Zählerkette vorgesehen.

Der Zähleingang T₁ ist an je einen Signaleingang zweier UND-Gatter Gi und G2 gelegt, die jeweils noch einen zweiten logischen Eingang aufweisen. Der Zähleingang T_n, liegt am Gate eines Feldeffekttransistors Γ3, dessen Source auf den zweiten Eingang des ersten UND-Gatters Gi geschaltet ist Der Zähleingang T_m liegt außerdem am Gate eines weiteren Feldeffekttransistors Γ4, dessen Source mit dem zweiten Eingang des zweiten UND-Gatters G 2 verbunden ist. Die zweiten Eingänge der beiden UND-Gatter G 1 und G 2 und damit die Sourcegebiete der beiden Feldeffekttransistoren T3 und T4 mit je einem Kondensator Cl bzw. C2 an ein gemeinsames Bezugspotential, insbesondere an Masse, gelegt Die Gates der beiden den UND-Gattern Gi und GI vorgeschalteten Feldeffekttransistoren TX und 7*2 sind miteinander verbunden und liegen an einer für alle Flip-Flopzellen der Zählerkette zuständigen Rücksetzleitung Reset2, welche die für Rücksetzung der Masterteile in den Flip-Flopzellen in den Ausgangszustand NULL der Zählerkette notwendigen Signale führt.

Der Signalausgang des ersten UND-Gatters G i liegt an einem der beiden Signaleingänge eines ersten NOR-Gatters G 3, der Signalausgang des zweiten UND-Gatters G 2 liegt an einem der drei Signaleingänge eines zweiten NOR-Gatters G 4. Der den Q- Ausgang der betreffenden Flip-Flopzelle FFl bzw. FF2 bildende Signalausgang des ersten NOR-Gatters G 3 ist außerdem mit dem Drain des bereits erwähnten Feldeffekttransistors Γ3, der den (^-Ausgang der Flip-Flopzelle bildende Signalausgang des zweiten NOR-Gatters G 4 ist mit dem Drain des ebenfalls erwähnten Feldeffekttransistors TA verbunden. Außerdem liegt der zweite Eingang des ersten NOR-Gatters G 3 am Signalausgang des zweiten NOR-Gatters G 4 und der zweite Eingang des zweiten NOR-Gatters G 4 am Signalausgang des ersten NOR-Gatters G 3, so daß die beiden den wesentlichen Teil des Slaves bildenden NOR-Gatter G 3 und G 4 miteinander kreuzgekoppelt sind. Der letzte Eingang des zweiten NOR-Gatters G 4 ist an eine für alle Flip-Flopzellen der Zählerkette zuständigen weiteren Rücksetzleitung Reset 1 angeschlossen, in welcher die für die Rücksetzung der Slaves in den Ausgangszustand notwendigen Rücksetzsigna'.e geführt werden.

Die bisher beschriebenen Teile stellen den üblichen Aufbau einer Master-Slave-Flip-Flopzelle dar, deren Betriebsweise als bekannt gelten kann. Der für die Erfindung wesentliche Teil ist vielmehr durch den die Verbindung zwischen jeweils aufeinanderfolgenden Flip-Flopzellen FFl und FF2 befindlichen und nach der Lehre des Anspruchs 1 ausgestalteten Umschalter US gegeben.

Dieser Umschalter US enthält sechs Feldeffekttransistoren T5—TiO. Dabei ist der Q-Ausgang der vorgeschalteten Flip-Flopzelle FFl über die Source-Drainstrecke des Transistors Γ6 mit dem r_m-Eingang der folgenden Zelle FF2 und über die Source-Drainstrecke des Transistors Tl mit dem 7>Eingang der folgenden ZeDe FF2 verbunden. Der Q-Ausgang der vorgeschalteten Zelle FFl liegt über der Source-Drain strecke des Transistors T5 am T₅-Eingang und über den Transistor TS am 7"_m-Eingang der folgenden Flip-Flopzelle FF2. Die Gateelektroden der Transistoren Γ5 und T6 werden durch ein gemeinsames erstes Signal, die Gateelektroden der Transistoren Tl und TS durch ein gemeinsames zweites Signal Sgesteuert

Die beiden noch genannten Feldeffekttransistoren T9 und Γ10 werden über ihre Gateelektroden gemeinsam durch ein Signal C gesteuert und liegen mit

to ihren Sourcegebieten an einem Ableitungspotential V₅₅, während das Draingebiet des Transistors Γ9 an den Eingang T_n, und das Draingebiet des Transistors Γ10 an den Eingang T₅ der auf den Umschalter US folgenden Zelle und damit an die Drains der Transistoren T6 und TS bzw. ~5 und Tl angeschlossen ist. Zu bemerken ist, daß die einzelnen Feldeffekttransistoren möglichst einheitlich ausgestaltet sind. Vorzugsweise werden ausschließlich Transistoren vom Anreicherungstyp, insbesondere vom n- Kanaltyp, verwendet. Es versteht sich außerdem, daß der Zähler und damit auch die Flip-Flopzellen FFl und FF2 samt den sich zwischen ihnen befindenden Umschaltern US in einer monolithisch integrierten Halbleiterschaltung ohneweiteres vereinigt werden können.

Ersichtlich werden die Kopplungen zwischen unmittelbar aufeinanderfolgenden Stufen FFl und FF2 der Zählerkette nicht wie üblich direkt, sondern über die beiden Transfertransistoren TS und Γ6 geführt, durch welche der Vorwärts-Zählbetrieb eingeschaltet wird, und die dann durchgeschaltet sind, wenn an ihren miteinander verbundenen Gateelektroden eine logische Eins anliegt Durch eine einfache Weiche aus den beiden Transfertransistoren Tl und TS läßt sich die Kopplung vertauschen. Dabei ist vorgesehen, daß die beiden Transistoren C9 und ClO eine Entladestufe bilden, indem sie — gesteuert durch das gemeinsame Signal C — mitunter leitend werden, damit die Masterteile der Flip-Flops FFl bzw. FF2 an das Potential V₅₅ (Nullpotential) kurzzeitig gelangen und die vom vorherigen Betriebszustand noch vorhandenen elektrischen Ladungen ausgeglichen werden.

Die Umschaltung über den Umschalter US läßt sich immer durchführen, wenn der Zähler vollbeaufschlagt ist und deshalb in allen Flip-Flopzellen der Zähierkette eine logische Eins anhängig ist, weil über die Rücksetzleitungen Reset 1 und Reset 2 eine logische Null eingestellt wurde. In diesem Falle kann auf die einen Ladungskiller K verzichtet werden. In jedem anderen Fall ist die Entladestufe K notwendig, weil

so sonst die Flip-Flops in der Zähierkette in Reaktion auf das Umschalten infolge der angestauten Ladungen beliebige Lagen einnehmen wurden.

Ein Zeitdiagramm der bei Betätigung des Umschalters US anzuwendenden Impulse A, Sund Cist in F i g. 3 dargestellt

Das Signal A dient dazu, um den Zähler auf die Vorwärts-Zählrichtung umzuschalten. Es ist ein Dauersignal, welches an den Gates der beiden Transistoren T5 und T6 anliegt und diese leitend macht Soll auf die Rückwärts-Zählrichtung umgeschaltet werden, so wird das Signal A unterbrochen und stattdessen das Signal B eingeschaltet, durch welches die Transistoren Tl und TS aktiviert werden. Das Signal C, das zur Beaufschlagung der beiden Killertransistoren Γ9 und Γ10 in der Endadestufe K erforderlich ist, erscheint zwischen den beiden Signalen A und R Eine automatisch die Signale A und B und C erzeugende Anlage muß also so ausgelegt sein, daß durch die willkürlich vorzunehmen-

de Unterbrechung zunächst die Entstehung eines Killersignals Cund erst dann die Entstehung des jeweils für die Umschaltung in die andere Zählrichtung erforderlichen Umschaltsignals A bzw. ß ausgelöst wird. Der Einsatz eines Zählers der beschriebenen Art ist, wie bereits angedeutet, als Amplitudenabschwächer für eine elektronische Orgel günstig, weil dort die Tonamplitude von Null beginnend erst ansteigen und später vom Tonmaximum wieder abfallen soll. Dazu wird einer der beschriebenen Zähler mit einem R-2R-Netzwerk verwendet. Ein Eingang wird auf die Tonfrequenz gelegt, der andere auf Masse oder vorzugsweise auf ein mittleres Potential geschaltet. Am Ausgang erscheint die abgeschwächte Tonamplitude. Sie schwingt dann um einen Mittelwert, wenn der eine Eingang auf einen Mittelwert gelegt wurde. Das den Einschalteknack bedingende Versetzen um die Mittelspannung läßt sich auf diese Weise vermeiden.

Im übrigen in gleicher Weise wie die bekannten Asynchron-Vorwärts-Rückwärtszähler eingesetzt werden.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Asynchroner binärer Vorwärts-Rückwärtszähler, der aus einer Kette von taktgesteuerten MS-Flip-Flops (= Master-Slave-Flip-Flops) besteht und bei dem jeweils zwischen zwei aufeinanderfolgenden MS-Flip-Flops der Kette jeweils ein die Zählrichtung festlegender Umschalter vorgesehen und die Gesamtheit dieser Umschalter gemeinsam durch binäre Umschaltsignale gesteuert ist und bei dem in den einzelnen Umschaltern MOS-Feldeffekttransistoren sind, dadurch gekennzeichnet, daß jeder der beiden Signalausgänge (Q, Q) der dem einzelnen Umschalter jeweils vorgeschalteten MS-Flip-Flopzelie (FFi, FF2, ...) mit den beiden Eingängen (T₅, T_m) der dem Umschalter jeweils folgenden MS-FIip-Flop7.elle (FF2,...) durch die Source-Drainstrecke jeweils eines MOS-Feldeffekttransistors (T6, TT; T5, TS) verbunden und dabei die Gate-Anschüsse dieser vier MOS-Feldeffekttransistoren derart paarweise zusammengefaßt sind, daß sowohl der das nichtinvertierte Signal führende Ausgang (Q) als auch der das invertierte Signal führende Ausgang (Q) der vorgeschalteten MS-Flip-Flopzelle an jeden der beiden Eingänge (T₅, T_m) der nachfolgenden MS-Flip-Flopzelle durch jeweils ein an die Gaies des ersten Transistorpaares (T5, Td) als auch durch jeweils ein an die Gates des zweiten Transistorpaares (TT, TS) anzulegendes Binärsignal anschaltbar ist, daß außerdem noch ein drittes Paar von einander gleichen MOS-Feldeffekttransistoren (T9, TiO) derart vorgesehen ist, daß die Drains dieses dritten Paares von Feldeffekttransistoren (T9, TiO) an je einem der beiden Signaleingänge (T₅, T_m) der nachgeschalteten MS-Flip-Flopzelle liegen, während die Sourceanschlüsse dieses dritten Transistorpaares (T9, TiO) gemeinsam am Bezugspotential (Masse) der Schaltung und ihre Gate-Anschlüsse gemeinsam an einem dritten — ebenfalls durch ein binäres Steuersignal zu beaufschlagenden — Steuereingang (C) des Umschalters liegen.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die einzelnen in MOS-Technik aufgebauten MS-Flip-Flopzellen (FFi, FFl, ...) derart ausgebildet sind, daß sie jeweils aus einem Eingangsteil und einem Ausgangsteil bestehen, daß dabei der durch zwei UND-Gatter (Gi, G 2) gegebene Eingangsteil derart ausgestaltet ist, daß ein erstes binäres Steuersignal (T_s) an je einem der beiden Eingänge der genannten UND-Gatter (G 1, G 2) gemeinsam liegt, während der andere Eingang einerseits über je einen Kondensator (Ci, C2) an das Bezugspotential der Schaltung und über die Source-Drainstrecke jeweils eines durch das zweite binäre Steuersignal (T_m) gesteuerten MOS-Feldeffekttransistors (T3, T4)jnit je einem der beiden Signalausgänge (Q bzw. Q) des Ausgangsteils (G 3, GA) verbunden ist, während die beiden Signaleingänge des - durch ein RS-Flip-Flop (G 3, G 4) gegebenen Ausgangsteils der MS-Flip-Flopzelle durch den Ausgang je eines der beiden UND-Gatter (G 1, G 2) im Eingangsteil jeweils gesteuert sind.

3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die beiden Kondensatoren (Ci, C2) der einzelnen MS-Flip-Flopzellen (FFi, FF2, ...) durch je einen MOS-Feldeffekttransistor in Transferschaltung überbrückt sind, wobei die Gates dieser beiden Feldeffekttransistoren (Ti, T2) durch ein

gemeinsames Resetsignal (Reset 2) beaufschlagbar sind, und daß der Ausgangsteil ebenfalls durch ein Resetsignal in den Ausgangozustand zurückschaltbar ist, indem dieses Reseisignal an einen dritten Signaleingang des den nichtinvertierenden Ausgang (Q) aufweisenden logischen Gatters (G 4) des Ausgangsteils gelegt wird.

4. Vorrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß das den Ausgangsteil der einzelnen MS-Flip-Flopzellen bildende RS-Flip-Flop durch zwei kreuzgekoppelte NOR-Gatter (G 3, G 4) realisiert ist

5. Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die in der Schaltung verwendeten MOS-Feldeffekttransistoren einander gleich und vom Anreicherungstyp sind.