DE1512403A1

DE1512403A1 - Speicherschaltung

Info

Publication number: DE1512403A1
Application number: DE19671512403
Authority: DE
Inventors: Rapp Adolph Karl
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1966-03-24
Filing date: 1967-03-22
Publication date: 1970-07-23
Also published as: US3493785A; FR1514886A; DE1512403B2; GB1161455A; DE1512403C3

Description

6428-67/Dr.ν.Β/Ε

RCA 57 106

U.S.-Serial No. 537*180

Filed:March 2k₃ 1966

Radio Corporation of America New York, N.Y., V.St.A.

Speicherschaltung

Die Erfindung betrifft Speicher- und Gatterschaltungen, die Inverter und Gatter enthalten.

Speicher- und Gatterschaltungen finden in großem Umfange Verwendung für logische Gatter, also die Realisierung logischer Funktionen, für Zähler, Schieberegister usw. Bei Schaltungen dieser Art, die meist in größeren Stückzahlen benötigt werden, ist es sehr wichtig, daß sie sich als sogenannte "integrierte Schaltungen" (Halbleiterschaltungen) fertigen lassen.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der oben erwähnten Art anzugeben, die sehr anpassungsfähig und vielseitig verwendbar ist und leicht .als integrierte Schaltung, insbesondere unter

009030/1390

Verwendung von Feldeffekttransistoren mit isolierter Steuerelektrode, hergestellt werden kann.

Eine Speicher- und Gatterschaltung gemäß der Erfindung enthält zwei Paare von Signalinverterstufen und ein Paar Gatter. Die Gatter sind so geschaltet, daß sie das Paar von Inverterstufen wahlweise überkreuz in eine gewünschte von zwei Plipflop-Konfigurationen schalten können, was durch eine Kombination von Eingangssignalpegeln gesteuert wird. Eine Umkehr der Eingangssignalpegel bewirkt dabei die Übertragung eines gegebenen Plipflopzustandes vom einen Invert erpaar auf das andere Paar von Inverterstufen. Durch die Übertragung des Zustandes des Flipflops wird ein Ausgangspegel erzeugt, der die Änderung der Eingangssignalpegel wiedergibt.

Die Erfindung wird im folgenden anhand der Zeichnung näher erläutert, es zeigen:

Fig. 1 ein Schaltbild einer Stufe eines Binärzäh- £ers gemäß einem Ausführungsbeispiel der Erfindung;

Fig. 2 ein vereinfachtes Blockschaltbild der in Fig. 1 genauer dargestellten Zählerstufe;

Fig. 3 ein Schaltbild des gegenüber Fig. 1 abgewandelten Teiles einer zweiten Ausführungsform der Erfindung;

Fig. 4 ein Schaltbild des gegenüber Fig. 1 abgewandelten Teiles einer dritten Ausführungsform der Erfindung, und

Fig. 5 ein Blockschaltbild eines Schieberegsiters, dessen Stufen aus Schaltungsanordnungen gemäß Fig. 4 aufgebaut sind.

009830/1390

Fig. 1 zeigt als~Ausführungsbeispiel der Erfindung eine Binärzählerstufe rtit Eingangsklemmen 1, 2 und Ausgangsklemmen 3, 4. Die erste Eingangsklemme 1 ist jeweils mit der Steuerelektrode eines ersten und eines zweiten Feldeffekttransistors 5, 6', die dem N-Typ angehören, verbunden. In entsprechender Meise ist die zweite Eingangsklemme 2 jeweils mit der Steuerelektrode eines vierten und eines fünften Feldeffekttransistors 7, 8 verbunden, die ebenfalls dem N-Typ angehören und als Gatter arbeiten, welche in beiden Richtungen Strom zu führen vermögen. Die Feldeffekttransistoren 5, 6 sind durch eine Leitung 9 in Reihe geschaltet, die an jeweils eine ohmsche Elektrode dieser Transistoren angeschlossen ist. In entsprechender V/eise sind die Feldeffekttransistoren 6, 8 durch eine Leitung IC verbunden. Die Leitung 9 verbindet die Feldeffekttransistoren 5, 7 außerdem mit den Steuerelektroden eines Feldeffekttransistors 11 vom F-Typ und eines Feldeffekttransistors 12 vom N-Typ. Die Feldeffekttransistoren 11, 12, die ein komplementäres Paar darstellen, sind durch eine Leitung 13 In Reihe geschaltet und bilden eine erste Signa!inverterstufe. Die Quellenelektrode des Feldeffekttransistors 12 ist mit Masse verbunden, die Quellenelektrode des Feldeffekttransistors II ist an eine Klemme +V einer Betriebsspannungsquelle angeschlossen. Die Leitung 13 verbindet ferner die Abflußelektrcden der Feldeffekttransistoren 11, 12 mit den Steuerelektroden eines komplementären

BAD 669830/1390

Paares von Feldeffekttransistoren 14, 15, die eine zweite Inverterstufe bilden. Die Quellenelektrode des Feldeffekttransistors 15 ist wieder an die Klemme +V angeschlossen. Die Abflußelektroden der Feldeffekttransistoren 14, 15 sind über eine Leitung 16 mit einer ohmschen Elektrode (Quellenelektrode oder Abflußelektrode) des Feldeffekttransistors

7 und der entsprechenden Elektrode des Feldeffekttransistors

8 verbunden. Die Quellenelektrode des dem N-Typ angehörenden Feldeffekttransistors 14 ist über eine Leitung 17 mit der quellenelektrode eines dem N-Typ angehörenden Feldeffekttransistors 15 und mit der Quellen- bzw. Abflußelektrode von Feldeffekttransistoren 18, I9 verbunden, die ein komplementäres Paar bilden, zur Rückstellung dienen und zwischen die Klemme +V und Masse geschaltet sind. Die Steuerelektroden der zur Rückstellung dienenden Feldeffekttransistoren l8, 19 sind beide an eine Rückstellsignalquelle 20 angeschlossen. Wenn die Rückstellschaltung entfallen kann, werden die Quellenelektroden der Feldeffekttransistoren 14, 25 mit Kasse verbunden.

Die Leitung 10 ist ferner mit komplementären Feldeffekttransistoren 21, 22 verbunden, die eine dritte Inverterstufe bilden. Die Feldeffekttransistoren 21, 22 sind wie die anderen komplementären Paare zwischen die Klemme +V und Masse geschaltet. Die Abflußelektroden der Feldeffekttransistoren 21, 22 sind über eine Leitung 23 mit den Steu-

BAD CRIGSMAL 009830/1390

erelektroden eines Feldeffekttransistors 24 und des zu diesem komplementären Feldeffekttransistors 25, die eine vierte Inverterstufe bilden, ferner mit einer zur Ausgangsklemme j5 führenden Ausgangsleitung26, und schließlich mit der noch übrigen ohmschen Elektrode des Gatter-Feldeffekttransistors 5 verbunden. Die aus dem komplementären Feldeffekttransistorpaar 24, 25 gebildete vierte Inverterstufe ist wieder zwischen die Klemme +V und die Leitung 17 geschaltet, die zu den Rückstell-Feldeffekttransistoren l8, 19 führt; Die Feldeffekttransistoren 24, 25 der vierten Inverterstufe sind außerdem über eine Leitung 27 miteinander und mit einer zweiten Ausgangsleitung 28, die zur zweiten Ausgangsklemme führt, und der verbliebenen ohmschen Elektrode des zweiten Gatter-Feldeffekttransistors 6 verbunden. Als Feldeffekttransistoren werden vorzugsweise Feldeffekttransistoren mit isolierter Steuerelektrode verwendet. Die Polaritäten (Leitungstypen) der Transistoren und Spannungsquelle sind nur beispielsweise dargestellt. Die Begriffe "Quellenelektrode" φ und "Abflußelektrode" geben nur die Funktion der betreffenden ohmschen Elektrode an und eine bestimmte Elektrode kann je nach dem Vorzeichen der angelegten Spannungen entweder als Quellenelektrode oder als Abflußelektrode arbeiten.

Im Betrieb soll sich der Signalzustand oder Signalpegel an den Ausgangsklemmen j5, 4 der in Fig. 1 dargestellten Binärzählerstufe einmal ändern, wenn sich der Zustand des Eingangssignales an den Klemmen 1, 2 zweimal ändert, d.h.

BA? ORiGlNAL 009830/1390

die Frequenz des Ausgangssignales soll die Hälfte der Frequenz des Eingangssignales sein. Es sei beispielsweise angenommen, daß an der Eingangsklemme 2 ein hoher Spannungspegel L und an der Eingangsklemme 1 ein verhältnismäßig niedriger Spannungspegel 0 liegen. Die Eingangsspannungen können beispielsweise von einer Taktsignalquelle ("Uhr") oder vom Ausgang eines 3inärzählers stammen. Vienn die Eingangsspannungen die oben erwähnten Werte haben, leiten die Feldeffekttransistoren 7i 8, während die Feldeffekttransistoren 5* 6 gesperrt sind. Die Abflußelektroden des zweiten Inverter-Feldeffekttransistorpaares 14, 15 sind über den Feldeffekttransistor 7 mit der Steuerelektrode des ersten Inverter-Feld effekttransistorpaares 11, 12 verbunden. Diese Verbindung macht aus dem ersten und zweiten Inverter-Feldeffekttransistorpaar ein Flipflop. Die Quellenelektrode des Feldeffekttransistors 14 ist mit Masse über den Feldeffekttransistor 19 der Rückstellschaltung verbunden, welch letzterer durch einen hohen Signalpegel L an der Klemme 20 im leitenden Zustand gehalten wird.

Angenommen, daß' erwähnte Flipflop befindet sich anfänglich in einem Zustand, bei dem die Ausgangsleitung 16 der zweiten Stufe das Signal L (hoher Spannungspegel) und die Ausleitungsleitung I^ der ersten Stufe einen niedrigen Spannungspegel 0 führen. Das Signal L auf der Leitung 16 wird ferner über den leitenden Feldeffekttransistor 8 und die Leitung 10 zu den Steuerelektroden des Feldeffekttransistorpaares

BAD ORIGINAL

009830/1390

21, 22 der dritten Inverterstufe übertragen. Dieses Eingangssignal L wird invertiert, so daß auf der Ausgangsleitung 26 das Signal O auftritt, während durch die nochmalige Inversion in den Feldeffekttransistoren 24, 25 der vierten Inverterstufe auf der Ausgangsleitung 28 ein hoher Signalpegel I auftritt.

Bei einer Umkehr der Eingangssignalpegel werden die Transistoren 7» 8 gesperrt und die Transistoren 5, 6 leitend. Durch den leitenden Transistor 6 wird die einen hohen Signalpegel L führende Ausgangsleitung 2δ mit den Steuerelektroden des Feldeffekttransistorpaares 21, 22 der dritten Inverterstufe verbunden, wodurch in Kombination mit der aus dem Feldeffekttransistorpaar 24, 2^ bestehenden vierten Inverterstufe ein Flipflop gebildet wird, das den auf der Leitung 28 bestehenden Zustand L speichert. Die ersten beiden Inverterstufen 11, 12 bzw. 14, 15 sind nicht mehr miteinander verbunden, da der Transistor 7 nun gesperrt ist.' Da der erste Transistor 5 leitet, wird der niedrige Spannungspegel O auf der Leitung 26 zu den Steuerelektroden der Feldeffekttransistoren 11, 12 der ersten Inverterstufe übertragen. Auf der Ausgangsleitung IJ der die erste Inverterstufe bildenden Feldeffekttransistoren II, 12 tritt dementsprechend ein hoher Signalpegel L auf, der seinerseits bewirkt, dai? die Ausgangsleitung ic der das Feldeffekttransistorpaar 14, 15 enthaltenden zweiten Inverterstufe den niedrigen Signalpegel 0 annimmt. 3ei einer zweiten Umkehr

009830/1390

1512A03

Eingangssignalzustände werden die erste und die zweite Inverterstufe v/ieder zu einem Flipflop zusammengeschaltet, wobei auf der Leitung 16 der Signalpegel 0 entsprechend dem vorigen Zustand herrscht. Dieser Signalpegel 0 wird über den Transistor 8, die dritte Inverterstufe mit den Feldeffekttransistoren 21, 22 und die vierte Inverterstufe mit den Feldeffekttransistoren 24, 25 zur Ausgangsleitung 2δ übertragen, wobei die Ausgangsklemme 4- den Signalpegel 0 annimmt, während die Ausgangsleitung 26 und die Ausgangsleitung 3 den Signalpegel L führen, da sie mit der L^eitung 23 verbunden sind. Wenn also die Eingangssignalpegel einen vollen Zyklus durchlaufen, ändert das Ausgangssignal auf der Leitung 2Γ r-einen Zustand nur einmal. Die Flipflop-Halteschaltung wird jeweils sehr rasch gebildet, da die Eingänge und Aus£önge der Plipflcps, z.B. die Leitungen l6 und 9, bei der Bildung der Speicher- oder Fangschaltung arbeitenden Flipfl'T-s sich auf den gleichen Potential befinden, εο :;aß keine ^T;r,lc!^rjunr- erforderlich ist und Signaldurchlaufprcbleme vor;:::'■:-^en v;erder. Zur Rückstellung der Stufe wird die Spannung si. der '.ie.r.e 2C auf C geändert, wodurch die ^uelienelektr-v.ien der Transistoren 14, 25 auf die Spannung an der Klemme +V gebracht v/erden. Hierdurch werden wiederum die Leitung 1' und die Ausgangsleitung 28 auf den Signalpep-el L gebracht, \-ler.n -jas Eingangs signal an der Klemme 2 zu dieser. Zeitpunkt den '..'ert I hat, bleibt dieser Wert auch auf der Auscar:;-::.leitung ZZ erhalten, c; daß hintereinander

BAD ORIGINAL 009830/1 390

geschaltete Binärzählerstufen gleichzeitig zurückgestellt werden können.

Die Schaltungsanordnung gemäß der Erfindung kann auch getastet betrieben werden, um die an einer Eingangsleitung anliegende Eingangsinformation abzufragen. Die eine Eingangsleitung kann also als Signaleingang und die andere als Tasteingang dienen. Das Ausgangssignal tritt dann erst dann auf, wenn der Tasteingangsleitung ein Auftastpegel zugeführt wird. Anschließend kann die Schaltung dann zur Vorbereitung des nächsten Tastzyklus rüc'.cgestellt werden. Die Schaltungsanordnungen gemäß der Erfindung können also beispielsweise als getastete Eingangsregister verwendet v/erden.

Die vorliegenden Schaltungen lassen sich sehr gut als integrierte Schaltungen (Halbleiterschaltungen, Dünnschichtschaltungen) herstellen, so daß zu den funktioneilen Vorzügen dann noch der Vorzug eines minimalen Raumbedarfes kommt.

Fig. 2 zeigt ein verallgemeinertes Blockschaltbild dor in Fig. 1 dargestellten Schaltungsanordnung. Die Tnverterstufen JO, Jl, 32 und 33 entsprechen den Transistoren 11-12, 14-15, 21-22 und 24-25. Das erste Gatter y] entspricht dem Gattertransistor 7, das zv/eite Gatter yCt dew Transistor 5, das dritte Gatter J7 dem Transistor 8 und das vierte Gatter 38 dem Transistor G. Die Rüclr^te L.Lsehaltune ist j 11 diesem Blockschaltbild nicht enthalten.

BAD ORIGINAL 009830/1390

-ΙΟ-Fig. 3 zeigt eine Abwandlung eines Teiles der Schaltungsanordnung gemäß Fig. 1. Bei dieser Abwandlung sind den Gattertransistoren 7, 5, 8 und 6 Übertragungsgattertransistoren 4c, 41, 42 bzw. 45 parallelgeschaltet. Den Steuerelektroden dieser zusätzlichen Gattertransistoren werden die Eingangssignale mit entsprechenden Polaritäten zugeführt. Die abgewandelte Schaltungsanordnung zeichnet sich durch eine höhere Arbeitsgeschwindigkeit aus und ist frei von Beschränkungen der Schwellwertspannungen der Transistoren des N- und P-Typs hinsichtlich zulässiger Pegeländerungen der Eingangssignale.

Fig. 4 zeigt eine ·/eitere Abv/andlung der in Fig. 1 dargestellten Schaltung, tei der die Leitung 26 vom Gattertransistor -j abgetrennt ist. Die dadurch freigewordene Klemme des Gattertransistors 5 ist mit einer dritten Singangsklemme 45 verbunden. Mit der an die Leitung 1β angeschlossenen Elektrode des Gattertransistors 7 und damit mit dem Ausgang der Invertertransistoren 14, 15 ist eine dritte Ausgangsklemrne k-' verbunden. DIo in Fig. 4 dargestellte Signalspeicher- und Gatterschaltung kann für ein Schieberegister verwendet werden, wie es in Fig. 3 dargestellt ist. Die Klemmen 46 dienen dauei :-:ur Abnahme der Ausgangssignale von den verschiedenen 5tvifen des Schieberegisters. Die erste und die zweite Inverterstufe mit den Transistoren 11, 12, 14 und 15 bilden je;, j M.s den HauptspclcihertGil, während die dritte und die vierte Inverterstufe mit den Transistoren 21, 22, 24

BAD 0ft 009830/1390

und 25 jeweils den Zwischenspeicherteil bilden. Die Eingangsklemmen 1, 2 jeder Stufe sind mit zwei Verschiebesignalleitungen verbunden, die nacheinander die übertragung binärer Information vorn Hauptspeicherteil in den Zwischenspeicherteil einer Stufe und anschließend vom Zwischenspeicherteil einer Stufe in den Hauptspeicherteil der nächsten Stufe über die Klemmen 3 und ^5 steuern. Die Arbeitsweise der das Schieberegister bildenden Schaltungsanordnunger. ,gemäß der Erfindung ist ähnlich, wie sie oben bezüglich der in Piß. 1 dargestellten Zähl err tufe beschrieben v.-urde, mit der Ausnahme-, daß das: Ausgangesignal von der Leitung 26 über die Klemme 3 den: Hauptspeicherteii der anschließenden Hegisterstufe :;ugeführt wird.

Durch die Erfindung wird also eine binäre Signai- ^atter- und Speicherstufe gene!.πffen, die Feldeffekttransistoren enthält, zählen und speichern kann und rückstcllrar let.

009830/1390

Claims

Patentansprüche ,

1.) Speicher- und Gatterschaltung mit Inverter- und Gatterstufen, dadurch gekennzeichnet, daß einem ersten und einem zweiten Paar von Inverterstufen (30, 3I; 32, 33), bei denen der Zustand des zweiten Inverters (31, 33) jedes Paares durch den ersten Inverter (30, 32) der betreffenden Stufe gesteuert ist, jeweils ein Paar von Gattern (35, 36j 37, 38) so verbunden ist, daß durch ein Eingangssignal wahlweise jedes Paar von Inverterstufen über Kreuz in eine gewünschte von zwei Plipflop-Schaltungen geschaltet, und durch Ifinkehr des Singangssignales der Flipflop-Zustand eines Paares von In-. verterstufen auf das andere übertragen wird.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste und die zweite Inverterstufe jeweils zwei komplementäre Feldeffekttransistorpaare (11, 12; 14, 15; 21, 22; 2k, 25) enthalten.

009830/1390

<0

Leerseite